JP2012015453A - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2012015453A
JP2012015453A JP2010153125A JP2010153125A JP2012015453A JP 2012015453 A JP2012015453 A JP 2012015453A JP 2010153125 A JP2010153125 A JP 2010153125A JP 2010153125 A JP2010153125 A JP 2010153125A JP 2012015453 A JP2012015453 A JP 2012015453A
Authority
JP
Japan
Prior art keywords
lead
heat sink
terminal
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010153125A
Other languages
English (en)
Other versions
JP5206743B2 (ja
Inventor
Keita Fukutani
啓太 福谷
Kuniaki Masamitsu
真光  邦明
Yasutsugu Okura
康嗣 大倉
Masayoshi Nishihata
雅由 西畑
Hiroyuki Wado
弘幸 和戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010153125A priority Critical patent/JP5206743B2/ja
Priority to US13/173,248 priority patent/US8497572B2/en
Publication of JP2012015453A publication Critical patent/JP2012015453A/ja
Application granted granted Critical
Publication of JP5206743B2 publication Critical patent/JP5206743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】部品点数の削減を図りつつ、面積の拡大を抑制し、かつ、製造工程が複雑になることを防止できる構造の半導体モジュールを提供することができる。
【解決手段】上アーム側の半導体チップ11aとヒートシンク17aとの間に配置されるターミナル18に接続部18aを備え、この接続部18aが下アーム側のヒートシンク16bに接続されるようにする。このように、ターミナル18にて接続部18aを構成することで、接続部18aを別部品とする場合と比較して、部品点数の削減を図ることができるし、製造工程が複雑になることを防止できる。また。ターミナル18の他の部分に対して接続部18aを折り曲げることで傾斜させる。これにより、ヒートシンク17aやヒートシンク16bの面積の拡大を抑制することも可能となる。
【選択図】図2

Description

本発明は、ヒートシンクによる放熱が行われる半導体パワー素子が形成された半導体チップとヒートシンクとを樹脂封止して一体構造とした半導体モジュールおよびその製造方法に関するもので、上アーム(ハイサイド側素子)と下アーム(ローサイド側素子)の二つの半導体パワー素子を樹脂モールドした2in1構造の半導体モジュールなどに適用すると好適である。
従来、特許文献1において、半導体パワー素子がそれぞれ備えられた上アームと下アームとを直列に接続した2in1構造の半導体モジュールが開示されている。この半導体モジュールは、半導体パワー素子としてIGBT(絶縁ゲート型電界効果トランジスタ)を備えたもので、上アームおよび下アームそれぞれについて、IGBTが形成された半導体チップのエミッタ側に金属ブロックを介してヒートシンクを配置すると共にコレクタ側にヒートシンクを配置し、各ヒートシンクを封止樹脂部から露出させた状態で樹脂封止した構造とされている。上アームと下アームとを接続する中間電位となるヒートシンクは他のヒートシンクよりも大きくされ、その上に、上アーム側の半導体チップについては表面側が上を向けられ、下アーム側の半導体チップについては裏面側が上を向けられて搭載されている。
しかながら、このような構造の半導体モジュールの場合、半導体チップの搭載方向が統一されていないため、組付け工程が煩雑になるという問題がある。
そこで、例えば特許文献2において、半導体チップの搭載方向を統一しつつ、一方の半導体チップの表面に接続されたヒートシンク(電極板)と他方の半導体チップの裏面側に接続されたヒートシンク(電極板)とを別部品として設けられた導体部品を用いて接続する構造が提案されている。
しかしながら、特許文献2に示すような構造の場合、上下アームの接続のために素子表面に実装されるヒートシンクとは別部品が必要になるため、部品点数が多くなるという問題がある。また、部品点数が多いために、接続点数が多くなり、半導体モジュールの製造も複雑になるという問題がある。さらに、一方の半導体チップの表面に接続されたヒートシンクと他方の半導体チップの裏面側に接続されたヒートシンクとを互いに近づくよう引き出し、その引き出された箇所において導体部品による電気的接続を行っている。このため、ヒートシンクの面積が大きくなり、引いては半導体モジュールの面積が拡大してしまうという問題も発生する。
このため、例えば特許文献3において、上下アームの間を接続する接続部とヒートシンクとを一体にし、かつ、ヒートシンク内にターミナル(金属ブロック)となる突起を備える構造が提案されている。
しかし、このように上下アームの間を接続する接続部と上下アームそれぞれのヒートシンクとを一体化すると、半導体素子が形成された半導体チップとヒートシンクとをそれぞれ組付けたのち、さらにその後で半導体チップを接合したヒートシンクを一体化構造のヒートシンクに対して組付けなければならないため、半導体モジュールの製造工程が複雑になるという問題がある。
特許第4192396号公報 特開2006−140217号公報 特開2006−222149号公報
本発明は上記点に鑑みて、部品点数削減を図りつつ、ヒートシンクの面積の拡大を抑制し、かつ、製造工程が複雑になることを防止できる構造の半導体モジュールを提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、表面および裏面を有し、上アーム(41、51、53、55)を構成する第1半導体チップ(11a)の裏面側に第1ヒートシンク(16a)を備えると共に、表面側に第1ターミナル(13c、18)を介して第2ヒートシンク(17a)を備え、かつ、下アーム(42、52、54、56)を構成する第2半導体チップ(11b)の裏面側に第3ヒートシンク(16b)を備えると共に、表面側に第2ターミナル(14a、19)を介して第4ヒートシンク(17b)を備えてなる半導体モジュールにおいて、接続部(13a、18a)を第1ターミナル(13c、18)と一体構造とし、第1ターミナル(13c、18)に対して斜めに折り曲げた構造として第3ヒートシンク(16b)に接続することを特徴としている。
このように、第1半導体チップ(11a)と第2ヒートシンク(17a)との間を所定距離空けるための第1ターミナル(13c、18)と接続部(13a、18a)とが一体構造となるようにしている。このため、第1ターミナル(13c、18)の厚板部にて厚みを確保しつつ、接続部(18a)にて上アーム(41、51、53、55)と下アーム(42、52、54、56)との間を接続することができる。これにより、接続部(18a)を別部品とする場合と比較して、部品点数の削減を図ることが可能となる。
また、このような構成とすることで、上下アーム(41、42、51〜56)の接続箇所を1箇所、つまり接続部(18a)の先端部分のみとすることが可能となる。このため、接続点数を低下させることが可能となり、半導体モジュールの製造も簡素化することができる。そして、このような構造であれば、特許文献3に示したような上下アームの間を接続する接続部と上下アームそれぞれのヒートシンクとを一体化した構造ではないため、各構成部品を積み重ねていくだけで半導体モジュールを製造することができ、より製造工程の簡略化を図ることができる。
さらに、接続部(13a、18a)を第1ターミナル(13c、18)の他の部分に対して斜めに折り曲げることで第3ヒートシンク(16b)に接続している。このため、第2ヒートシンク(17a)や第3ヒートシンク(16b)の面積を拡大しなくても、上下アーム(41、42、51〜56)の接続を行うことが可能となる。したがって、第2ヒートシンク(17a)や第3ヒートシンク(16b)の面積の拡大を抑制できる。
請求項2に記載の発明では、接続部(13a、18a)は、第1、第2半導体チップ(11a、11b)を通る直線よりも出力リード(13)側に配置されており、第3ヒートシンク(16b)のうちの直線よりも出力リード(13)側において、接続部(13a、18a)が接続されていることを特徴としている。
このようにすれば、第3ヒートシンク(16b)のうち接続部(18a)の接続用のスペースを第1半導体チップ(11a)と第2半導体チップ(11b)とを通る線上に設ける必要がなくなる。このため、第3ヒートシンク(16b)の横幅、つまり半導体チップ(11a、11b)が並べられる方向と同方向の寸法を縮小することができ、引いては半導体モジュールの小型化を図ることが可能となる。
また、請求項3に記載の発明では、中間リード(13)は、第1ターミナル(13c)および接続部(13a)を一体化しており、第1ターミナル(13c)および接続部(13a)と、第1ターミナル(13c)より延設されると共に樹脂モールド部(20)から露出させられる出力端子(13b)とを有した構成とされていることを特徴としている。
このように、中間リード(13)に対して第1ターミナル(13c)および接続部(13a)を一体化し、中間リード(13)が第1ターミナル(13c)や接続部(13a)および出力端子(13b)を有した構成とされるようにしている。これにより、中間リード(13)に設けた第1ターミナル(13c)にて厚みを確保しつつ、上アーム(41、51、53、55)と下アーム(42、52、54、56)との間を接続する接続部(13a)や出力端子(13b)も構成されるようにできる。このため、接続部(13a)を別部品とする場合と比較して、部品点数の削減を図ることが可能となる。
例えば、請求項4に記載したように、第1ターミナル(13c)は、中間リード(13)のうちの残りの部分となる接続部(13a)および出力端子(13b)よりも厚くされた厚板部とされる。このような第1ターミナル(13c)は、中間リード(13)を構成するための金属板の一部を予め厚く形成しておくことによって形成されるようにしても良いし、同じ厚みの金属板にて中間リード(13)を形成したのち、後で第1ターミナル(13c)と同寸法の金属板をはんだもしくは溶接等によって接合して形成されるようにしても良い。
このような構成の半導体モジュールでは、例えば、請求項5に記載したように、正極リード(12)と中間リード(13)および負極リード(14)を一方向から引き出し、中間リード(13)は、該中間リード(13)と正極リード(12)および負極リード(14)が並べられたときに、その配列方向のいずれか一方の端に配置されるようにすることができる。
また、請求項6に記載したように、正極リード(12)と中間リード(13)および負極リード(14)を一方向から引き出し、中間リード(13)を挟んでその両側に正極リード(12)と負極リード(14)が配置されるようにしても良い。
さらに、請求項7に記載したように、正極リード(12)が引き出された方向と、中間リード(13)および負極リード(14)が引き出された方向とを異ならせ、正極リード(12)が第1半導体チップ(11a)を挟んで中間リード(13)とは反対側から引き出されるようにしても良い。
また、第1半導体チップ(11a)や第2半導体チップ(11b)にて上下アーム(41、42、51〜56)を構成する各素子を1チップ化したものであっても構わないが、請求項8に記載したように、第1半導体チップ(11a)および第2半導体チップ(11b)を、半導体パワー素子(41a、42a、51a〜56a)が形成されたチップ(11aa、11ba)とフリーホイールダイオード(41b、42b、51b〜56b)が形成されたチップ(11ab、11bb)に2チップ化したものとしても良い。
請求項9に記載の発明では、第1、第2半導体チップ(11a、11b)、第1〜第4ヒートシンク(16a、16b、17a、17b)、正極リード(12)と中間リード(13)および負極リード(14)を一相分として、複数相分が樹脂モールド部(20)内に樹脂モールドされており、複数相分の正極リード(12)同士が第1連結部(12a)にて接続されていると共に、複数分の負極リード(14)同士が第2連結部(14b)にて接続されていることを特徴としている。
このように、複数相分を樹脂モールド部(20)内に樹脂モールドした構成、例えば4つのアームを有する4in1構造や6つのアームを有する6in1構造の半導体モジュールとすることができる。この場合、複数相分の正極リード(12)同士が第1連結部(12a)にて接続されるようにし、複数分の負極リード(14)同士が第2連結部(14b)にて接続されるようにすれば良い。
請求項10に記載の発明は、請求項1ないし9に記載の半導体モジュールの製造方法であって、金属板をプレス加工することにより、正極リード(12)と中間リード(13)および負極リード(14)をフレーム(31)にて保持したリードフレーム(30)を形成する工程と、リードフレーム(30)の状態で中間リード(13)における第1ターミナル(13c)と第1半導体チップ(11a)との接続および第1ターミナル(13c)と第2ヒートシンク(17a)との接続を行うと共に、負極リード(14)における第2ターミナル(14a)と第2半導体チップ(11b)との接続および第2ターミナル(14a)と第4ヒートシンク(17b)との接続を行い、樹脂モールド部(20)による樹脂モールドを行う工程と、を含み、リードフレーム(30)を形成する工程では、一方向を長手方向とし、第1、第2ターミナル(13c、14a)と対応する位置を通り、かつ、長手方向と同方向に伸びるラインにおいて、金属板の他の部分よりも厚くされたものを金属板として用いることを特徴としている。
このように、リードフレーム(30)を形成する際に、一方向を長手方向とする長い金属板であって、金属板のうち第1、第2ターミナル(13c、14a)と対応する箇所を通過するラインを他の部分よりも厚く構成してあるものを用いている。このため、例えば必要な相数分のリードフレーム(30)を形成したあと、引き続きリードフレーム(30)を形成するときに、長い金属板の残りの部分を使用してリードフレーム(30)を連続的に形成することができる。また、このとき、金属板のうち厚板部とされる第1、第2ターミナル(13c、14a)と対応する箇所を通過するラインを他の部分より厚くしていることから、連続的に複数のリードフレーム(30)を形成したとしても、位置ズレの影響を受けずに、確実に第1、第2ターミナル(13c、14a)を厚板部とすることができる。また、リードフレーム(30)を形成した後に第1、第2ターミナル(13c、14a)と同寸法の金属板をはんだもしくは溶接等によって接合することなどが必要なくなる。このため、リードフレーム(30)の形成工程を簡略化でき、引いては半導体モジュールの製造の容易化を図ることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態にかかる半導体モジュール10が適用されるインバータ1の回路図である。 半導体モジュール10の断面図である。 半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。 本発明の第2実施形態にかかる半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。 本発明の第3実施形態にかかる半導体モジュール10の断面図である。 本発明の第4実施形態にかかる半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。 本発明の第5実施形態にかかる半導体モジュール10の断面図である。 半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。 本発明の第6実施形態にかかる半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。 本発明の第7実施形態にかかる半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。 本発明の第8実施形態にかかる半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。 本発明の第9実施形態にかかる半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。 本発明の第10実施形態で説明する半導体モジュール10の製造に用いる各リード12〜14がフレーム31に接合されている状態のリードフレーム30の上面図である。 複数相のリードフレームを形成した様子を示した図である。 本発明の第11実施形態にかかる半導体モジュール10の断面図である。 本発明の第12実施形態にかかる半導体モジュール10の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールの適用例として、三相モータ駆動用のインバータを例に挙げて説明する。
図1は、インバータ1の回路図である。図1に示すように、インバータ1は、直流電源2に基づいて負荷である三相モータ3を交流駆動するためのもので、昇圧回路4とインバータ出力回路5とを備えた構成とされている。
昇圧回路4は、直列接続した上下アーム41、42と、リアクトル43およびコンデンサ44にて構成されている。上下アーム41、42は、それぞれ、IGBT41a、42aとフリーホイールダイオード(以下、FWDという)41b、42bが並列接続された構成とされ、上下アーム41、42の間にリアクトル43を介して直流電源2の正極側が接続されている。また、リアクトル43よりも直流電源2側において、直流電源2と並列的にコンデンサ44が接続されている。このようにして昇圧回路4が構成されている。
このように構成される昇圧回路4では、上アーム41のIGBT41aをオフ、下アーム42のIGBT42aをオンしているときに直流電源2からの電力供給に基づいてリアクトル43がエネルギーを蓄積する。例えば直流電源2は288Vの電圧を発生させる200V系のバッテリであり、この高電圧に基づいてリアクトル43にエネルギーが蓄えられる。そして、上アーム41のIGBT41aをオン、下アーム42のIGBT42aをオフすると、リアクトル43に蓄積されているエネルギーがインバータ出力回路5への電源供給ライン6に直流電源2よりも大きな電源電圧を印加する。このような上下アーム41、42のIGBT41a、42aのオンオフ動作を交互に繰り返し行うことで、一定の電源電圧をインバータ出力回路5側に供給することができる。
なお、昇圧回路4とインバータ出力回路5との間において、電源供給ライン6とGNDライン7との間にコンデンサ8および抵抗9が並列的に接続されている。コンデンサ8は、平滑用コンデンサであり、昇圧回路4における上下アーム41、42のIGBT41a、42aのスイッチング時のリプルの低減やノイズの影響を抑制して一定な電源電圧を形成するために用いられる。抵抗9は、放電抵抗であり、昇圧回路4における上アーム41のIGBT41aのオフ時に、コンデンサ8に蓄えられているエネルギーを消費するために備えられている。
インバータ出力回路5は、直列接続した上下アーム51〜56が三相分並列接続された構成とされ、上アーム51、53、55と下アーム52、54、56との中間電位を三相モータ3のU相、V相、W相の各相に順番に入れ替えながら印加する。すなわち、上下アーム51〜56は、それぞれ、IGBT51a〜56aおよびFWD51b〜56bを備えた構成とされ、各相の上下アーム51〜56のIGBT51a〜56aがオンオフ制御されることで、三相モータ3に対して周期の異なる三相の交流電流を供給する。これにより、三相モータ3の駆動を可能としている。
本実施形態では、昇圧回路4における上下アーム41、42もしくはインバータ出力回路5における上下アーム51〜56の1相分に対して本発明の一実施形態を適用することで、2つのアームを構成する半導体チップを1つにパッケージ化した2in1構造の半導体モジュールとしている。
図2に、半導体モジュール10の断面図を示す。また、図3に半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図を示す。なお、図2は、樹脂モールドを行った後における図3のA−A’断面に相当する断面図である。この図は断面図ではないが、便宜上部分的にハッチングを示してある。以下、これらの図を参照して本実施形態に係る半導体モジュール10の構成およびその製造方法について説明する。
図2および図3に示すように、半導体モジュール10は、半導体チップ11、リード12、13、14、制御端子15、上下のヒートシンク16、17およびターミナル18、19を樹脂モールド部20にて樹脂モールドして一体化した構造とされている。具体的には、下側のヒートシンク16の上にはんだ等を介して半導体チップ11を接続すると共にヒートシンク16、17に対してリード12〜14を接続した後、半導体チップ11の上にはんだ等を介してターミナル18、19を接続し、さらにターミナル18、19の上にはんだ等を介して上側のヒートシンク17を接続し、これらを樹脂モールド部20にて樹脂モールドすることで一体化している。
半導体チップ11は、上下アーム41、42、51〜56を構成する素子が形成されたもので、2つの半導体チップ11a、11bが備えられている。各半導体チップ11a、11bの基本構造は同じ構造とされているが、一方に上アーム41、51、53、55が形成され、他方に下アーム42、52、54、56が形成されている。例えば図2の紙面左側の半導体チップ11aに上アーム41、51、53、55、紙面右側の半導体チップ11bに下アーム42、52、54、56が形成されている。本実施形態では、半導体チップ11a、11bに形成されるIGBT41a、42a、51a〜56aおよびFWD41b、42b、51b〜56bを基板垂直方向に電流を流す縦型素子として形成しており、半導体チップ11a、11bの表面側と裏面側に各種パッドが形成されている。具体的には、図3に示すように、半導体チップ11a、11bの表面側には、IGBT41a、42a、51a〜56aのゲートに接続されるパッドが形成されていると共に、IGBT41a、42a、51a〜56aのエミッタおよびFWD41b、42b、51b〜56bのアノードに接続されるパッドが形成されている。また、裏面側は、裏面全面がIGBT51a〜56aのコレクタおよびFWD41b、42b、51b〜56bのカソードに繋がるパッド(図示せず)とされている。
リード12〜14は、図3に示すように正極リード12と中間リード13および負極リード14を備えた構成とされ、例えば一枚の金属板をプレス加工することで形成されている。正極リード12は、電源供給ライン6などに接続される端子を構成するもので、負極リード14は、GNDラインに接続される端子を構成するものである。中間リード13は、上アーム41、51、53、55と下アーム42、52、54、56との間を接続する中間電位ラインの任意の場所に接続されるものであり、三相モータ3に接続されるものである。
具体的には、図3に示すように、正極リード12は、後述するヒートシンク16aを介して、半導体チップ11aにおける裏面側、つまり上アーム41、51、53、55のIGBT41a、51a、53a、55aのコレクタおよびFWD41b、51b、53b、55bのカソードに接続されている。正極リード12は、一端がヒートシンク16aの表面にはんだもしくは溶接等によって接合されており、他端が樹脂モールド部20から露出させられた構造とされる。そして、正極リード12のうち樹脂モールド部20から露出させられた部分が電源供給ライン6などに接続される。
中間リード13は、後述するヒートシンク17aおよびターミナル18を介して半導体チップ11aの表面側、つまり上アーム41、51、53、55のIGBT41a、51a、53a、55aのエミッタおよびFWD41b、51b、53b、55bのアノードに接続されている。この中間リード13は、一端がヒートシンク17aの裏面にはんだもしくは溶接等によって接合されており、他端が樹脂モールド部20から露出させられいる。そして、中間リード13のうち樹脂モールド部20から露出させられた部分が三相モータ3に接続される。
負極リード14は、後述するヒートシンク17bを介して半導体チップ11bの表面側、つまり下アーム42、52、54、56のIGBT42a、52a、54a、56aのエミッタおよびFWD42b、52b、54b、56bのアノードに接続されている。負極リード14は、一端がヒートシンク17bの裏面に接続されており、他端が樹脂モールド部20から露出させられた構造とされる。そして、負極リード14のうち樹脂モールド部20から露出させられた部分がGNDラインなどに接続される。
制御端子15は、IGBT41a、42a、51a〜56aのゲート配線となるもので、半導体チップ11a、11bの表面側に形成されたIGBT41a、42a、51a〜56aのゲートに接続されるパッドにボンディングワイヤ22を介して電気的に接続されている。また、制御端子15における半導体チップ11a、11bとは反対側の端部は、樹脂モールド部20から露出させられており、この露出部分を通じて外部との接続が行えるように構成されている。
下側のヒートシンク16は、半導体チップ11aに接続されるヒートシンク16aと半導体チップ11bに接続されるヒートシンク16bによって構成されている。各ヒートシンク16a、16bにおける半導体チップ11a、11bとは反対側の面は、樹脂モールド部20から露出させられており、放熱が行えるようになっている。また、上側のヒートシンク17は、上アーム側のヒートシンク17aと下アーム側のヒートシンク17bによって構成されている。ヒートシンク17aは、ターミナル18を挟んで半導体チップ11aと反対側に配置され、ターミナル18を介して半導体チップ11aに接続されている。ヒートシンク17bは、ターミナル19を挟んで半導体チップ11bと反対側に配置され、ターミナル19を介して半導体チップ11bに接続されている。各ヒートシンク17a、17bにおける半導体チップ11a、11bとは反対側の面は、樹脂モールド部20から露出させられており、放熱が行えるようになっている。これら上下のヒートシンク16、17は、半導体チップ11a、11bよりも大寸法とされることで、半導体チップ11a、11bの熱を広範囲に拡散させ、広い範囲での放熱が行える構成とされている。
ターミナル18、19は、半導体チップ11a、11bと上側のヒートシンク17との間が所定距離確保できるようにするための部品として、各半導体チップ11a、11bと上側のヒートシンク17a、17bとの間に備えられる。これにより、ボンディングワイヤ22がヒートシンク17と接触しないようにしつつ、ボンディングワイヤ22による制御端子15とゲートに接続されるパッドとの接続が行えるようにしている。ターミナル18、19は、基本的には各半導体チップ11a、11bに備えられるIGBT41a、41b、51a〜56aのエミッタおよびFWD41b、41b、51b〜56bのカソードに接続されるパッドと対応する寸法とされ、その部分を厚板部とした構造とされるが、本実施形態では、ターミナル18を接続部18aが備えられた異形材で構成している。
つまり、従来のように、上アーム側の上側のヒートシンクと下アーム側の下側のヒートシンクとが接続部を介して接続された構造に対し、本実施形態では、半導体チップ11aに接続されるターミナル18にて接続部18aも構成し、上アーム41、51、53、55と下アーム42、52、54、56の間を接続する役割も果たさせるようにしている。具体的には、接続部18aは、ターミナル18の厚板部から下アーム側の半導体チップ11b側に向けて延ばされ、厚板部に対して斜め方向に折り曲げられたのちヒートシンク16bの表面に接続されている。このように、ターミナル18に接続部18aを備えるようにしているため、接続部18aを別部品で構成する必要がなくなる。
樹脂モールド部20は、上記各構成部品を成形型に設置し、その成形型内に樹脂を注入してモールド化することで構成される。この樹脂モールド部20により、各リード12〜14および制御端子15の露出箇所以外が覆われることで、半導体チップ11などが保護されている。
以上のようにして本実施形態の半導体モジュール10が構成されている。このように構成される半導体モジュール10は、以下のように製造される。
まず、金属板のプレス加工などによって形成した各リード12〜14を用意する。次に、ヒートシンク16aに対して正極リード12をはんだもしくは溶接等によって接続すると共に、ヒートシンク16bに対してターミナル18の接続部18aをはんだもしくは溶接等によって接続する。続いて、ヒートシンク16a、16bの上にはんだ等を介して半導体チップ11a、11bを接合したのち、半導体チップ11aの上にはんだ等を介してターミナル18を接合すると共に半導体チップ11bの上にはんだ等を介してターミナル19を接合する。この時、18aと16bも同時にはんだ等を介して接合する。そして、各半導体チップ11a、11bのIGBT41a、42a、51a〜56aのゲートに接続されるパッドと制御端子15とをボンディングワイヤ22にて接続したのち、はんだ等を介してターミナル18、19の上にヒートシンク17a、17bを接合すると共に中間リード13とヒートシンク17aとの接合および負極リード14とヒートシンク17bとの接合を行う。なお、図3中において、ターミナル18、19については細線ハッチングで示してあり、各リード12〜14やターミナル18の接続部18aと各ヒートシンク16、17との接合箇所を太線ハッチングで示してある。
そして、この状態で成形型(図示せず)内に配置した後、成形型内に樹脂を注入して樹脂モールドすることで、樹脂モールド部20にて各構成部品を覆う。これにより、本実施形態にかかる半導体モジュール10が完成する。
以上説明した本実施形態にかかる半導体モジュール10では、半導体チップ11aとヒートシンク17aとの間において、半導体チップ11aとヒートシンク17aとの間を所定距離空けるためのターミナル18を接続部18aが備えられた異形材で構成している。つまり、ターミナル18の厚板部にて厚みを確保しつつ、接続部18aにて上アーム41、51、53、55と下アーム42、52、54、56との間を接続するようにしている。このため、接続部18aを別部品とする場合と比較して、部品点数の削減を図ることが可能となる。
また、このような構成とすることで、上下アーム41、42、51〜56の接続箇所を1箇所、つまり接続部18aの先端部分のみとすることが可能となる。このため、接続点数を低下させることが可能となり、半導体モジュール10の製造も簡素化することができる。そして、このような構造であれば、特許文献3に示したような上下アームの間を接続する接続部と上下アームそれぞれのヒートシンクとを一体化した構造ではないため、各構成部品を積み重ねていくだけで半導体モジュール10を製造することができ、より製造工程の簡略化を図ることができる。また、ターミナル18、19とヒートシンク17a、17bとが別部材とされているため、これらの間を接続する部分によってヒートシンク16、17の厚みの寸法公差などを吸収することができる。
さらに、接続部18aをターミナル18の他の部分(厚板部)に対して斜めに折り曲げることでヒートシンク16bに接続している。このため、ヒートシンク17aやヒートシンク16bの面積を拡大、つまり上側のヒートシンク17aを下側のヒートシンク16aの端部から突き出させると共に下側のヒートシンク16bを上側のヒートシンク17bの端部から突き出すような形態としなくても、上下アーム41、42、51〜56の接続を行うことが可能となる。したがって、ヒートシンク17aやヒートシンク16bの面積の拡大を抑制でき、ヒートシンク17aやヒートシンク16bの面積拡大に伴う半導体モジュール10の大型化を抑制することが可能となる。
同様に、接続部18aを斜めに折り曲げた構造とする場合、接続部18aと異電位となるヒートシンク16a、17bとの距離について、製造時および最終製品となるときにこれらが接触しないだけの距離を確保できれば良いため、その距離の確保が容易に行うようにできる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態の半導体モジュール10は、第1実施形態に対して接続部18aの構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図4に、本実施形態にかかる半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図を示す。本図は断面図ではないが、便宜上部分的にハッチングを示してあり、ターミナル18、19については細線ハッチングで示し、各リード12〜14やターミナル18の接続部18aと各ヒートシンク16、17との接合箇所を太線ハッチングで示してある。
図4に示されるように、本実施形態では、第1実施形態に対してターミナル18の接続部18aのレイアウトを変更している。具体的には、第1実施形態では、ターミナル18の厚板部から下アーム側の半導体チップ11bに向けて接続部18aが伸ばされる形態としたが、本実施形態では、半導体チップ11aと半導体チップ11bとを通る直線上とは異なる位置、つまりその直線よりも上(出力リード13側)に接続部18aが配置されるようにしている。そして、接続部18aがヒートシンク16bのうち半導体チップ11aと半導体チップ11bとを通る線上ではなく、その上で接続されるようにしている。
このようにすれば、接続部18aの接続用のスペースを半導体チップ11aと半導体チップ11bとを通る線上に設ける必要がなくなる。このため、ヒートシンク17aの横幅、つまり半導体チップ11a、11bが並べられる方向と同方向の寸法を縮小することができる。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態の半導体モジュール10は、第1、第2実施形態に対して接続部18aの構成を変更したものであり、その他に関しては第1、第2実施形態と同様であるため、第1、第2実施形態と異なる部分についてのみ説明する。
図5は、本実施形態にかかる半導体モジュール10の断面図である。上記実施形態では、ターミナル18の接続部18aを厚板部に対して斜めに折り曲げ、かつ、ヒートシンク16bの表面に接続する形態について説明した。これに対して、本実施形態では、図5に示すように、ターミナル18の接続部18aを厚板部に対して斜めに折り曲げると共に、接続部18aの先端部がヒートシンク16bの側面に接続されるようにしている。
このように、接続部18aの先端部がヒートシンク16bの側面に接続されるようにしても良い。このような形態とすれば、上下アーム接続の公差を垂直方向(半導体チップ11に対する法線方向)ではなく、平面方向で吸収することが可能となる。
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態の半導体モジュール10は、リードに対して接続部やターミナルを一体化させたものであり、その他に関しては第1、第22実施形態と同様であるため、第1、第2実施形態と異なる部分についてのみ説明する。
図6に、本実施形態にかかる半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図を示す。この図は断面図ではないが、便宜上部分的にハッチングを示してある。
図6に示すように、本実施形態では、中間リード13に対して接続部13aを備え、さらに中間リード13を接続部13aおよび出力端子13bとして機能させるのに加えて、ターミナル13cとしても機能させるようにする。つまり、第1実施形態で説明したターミナル18および接続部18aを中間リード13に一体化させた構造としている。同様に、負極リード14についても、ターミナル14aを備えた構造とし、第1実施形態で説明したターミナル19を負極リード14に一体化させた構造としている。
具体的には、中間リード13や負極リード14は、半導体チップ11a、11bに直接接続されている。そして、中間リード13や負極リード14のうち半導体チップ11a、11bと接続される部位がターミナル13c、14aとされ、他の部位よりも厚さが厚くされた厚板部とされることで、ヒートシンク16と半導体チップ11a、11bとの間に所定の間隔が形成されるようにしている(なお、図6中では、厚板部とされたターミナル13c、14aの部分を細線ハッチングで示してある)。
中間リード13の接続部13aおよび出力端子13bや負極リード14のリード部は、各ターミナル13c、14aから引き出されている。これらのターミナル13c、14aは、各リード12〜14を構成するための金属板の一部を予め厚く形成しておくことによって形成されるようにしても良いし、同じ厚みの金属板にて各リード12〜14を形成したのち、後でターミナル13c、14aと同寸法の金属板をはんだもしくは溶接等によって接合して形成されるようにしても良い。
つまり、従来の場合には、半導体チップとヒートシンクとが金属ブロックを介して接続され、ヒートシンクに中間リードや負極リードが接続された構造とされているのに対し、本実施形態では、半導体チップ11a、11bに中間リード13や負極リード14を直接接続し、中間リード13および負極リード14に金属ブロックとしての役割も果たさせるようにしている。
そして、中間リード13については、図6に示されるようにターミナル13cを挟んで制御端子15とは反対側において、2つに分岐する延設部を設けることで、接続部13aおよび出力端子13bを構成している。これにより、接続部13aにて半導体チップ11bの裏面側が接続されるヒートシンク16に接続でき、出力端子13bにて三相モータ3に接続できる構造とされている。換言すれば、中間リード13は、上アーム41、51、53、55と下アーム42、52、54、56との間を接続する接続部13aと、三相モータ3に接続される出力端子13bと、金属ブロックとして機能するターミナル13cとが一体となった異形材とされている。この1つの中間リード13によって、上アーム41、51、53、55と下アーム42、52、54、56との間を接続する接続部13aを構成することができるため、接続部13aを別部品で構成する必要がなくなる。
以上のようにして本実施形態の半導体モジュール10が構成されている。このように構成される半導体モジュール10は、以下のように製造される。
まず、金属板をプレス加工することなどによって各リード12〜14を形成する。このときには、図6に示すようにまだリード12〜14がリードフレーム30の一部としてフレーム31に保持された形態となっている。このとき、金属板のうちリード13、14におけるターミナル13c、14aと対応する部分が元々肉厚とされている場合には、金属板のプレス加工などによってターミナル13c、14aも同時に形成されるが、単なる厚みが均一の金属板を用いる場合には、ターミナル13c、14aと同寸法の金属板をはんだもしくは溶接等によって接合することで、ターミナル13c、14aを構成する。
続いて、ヒートシンク16a、16bの上にはんだ等を介して半導体チップ11a、11bの接合したのち、半導体チップ11aの上にはんだ等を介して中間リード13の接合すると共に半導体チップ11bの上にはんだ等を介して負極リード14を接合する。さらに、ヒートシンク16aに対して正極リード12をはんだもしくは溶接等によって接続すると共に、ヒートシンク16bに対して中間リード13の接続部13aをはんだもしくは溶接等によって接続する(図6中では、中間リード13とヒートシンク16a、16bとの接続箇所を太線ハッチングで示してある)。そして、各半導体チップ11a、11bのIGBT41a、42a、51a〜56aのゲートに接続されるパッドと制御端子15とをボンディングワイヤ22にて接続したのち、中間リード13および負極リード14の上にはんだ等を介してヒートシンク17a、17bを接合する。
そして、この状態で成形型(図示せず)内に配置した後、成形型内に樹脂を注入して樹脂モールドすることで、樹脂モールド部20にて各構成部品を覆う。最後に、フレーム31と各リード12〜14および制御端子とを繋いでいる場所を切断することで、本実施形態にかかる半導体モジュール10が完成する。
以上説明した本実施形態にかかる半導体モジュール10では、中間リード13により、半導体チップ11aとヒートシンク17aとの間において、半導体チップ11aとヒートシンク17aとの間を所定距離空けるための部材(従来でいう金属ブロック)としての役割を果たすようにしている。つまり、中間リード13を異形材で構成することにより、ターミナル13cにて厚みを確保しつつ、上アーム41、51、53、55と下アーム42、52、54、56との間を接続する接続部13aおよび三相モータ3に接続される出力端子13bが構成されるようにしている。このため、接続部13aを別部品とする場合と比較して、部品点数の削減を図ることが可能となる。
また、このような構成とすることで、上下アーム41、42、51〜56の接続箇所を1箇所、つまり接続部13aの先端部分のみとすることが可能となる。このため、接続点数を低下させることが可能となり、半導体モジュール10の製造も簡素化することができる。
さらに、接続部13aが中間リード13の他の部分(例えば出力端子13b)に対して斜めに折り曲げられることでヒートシンク16bに接続している。このため、第1実施形態と同様、ヒートシンク17aやヒートシンク16bの面積の拡大を抑制でき、ヒートシンク17aやヒートシンク16bの面積拡大に伴う半導体モジュール10の大型化を抑制することが可能となる。
(第5実施形態)
本発明の第5実施形態について説明する。本実施形態の半導体モジュール10は、第4実施形態に対して各アーム41、42、51〜56を構成する半導体チップ11の構成を変更したものであり、その他に関しては第4実施形態と同様であるため、第4実施形態と異なる部分についてのみ説明する。
図7に、半導体モジュール10の断面図を示す。また、図8に半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図を示す。なお、図7は、樹脂モールドを行った後における図8のB−B’断面に相当する断面図である。図8は断面図ではないが、便宜上部分的にハッチングを示してあり、ターミナル13c、14aについては細線ハッチング、正極リード12や中間リード13とヒートシンク16a、16bとの接続箇所を太線ハッチングで示してある。以下、これらの図を参照して本実施形態に係る半導体モジュール10について説明する。
図7および図8に示すように、本実施形態では、各アーム41、42、51〜56を構成する半導体チップ11を2チップにて構成している。具体的には、上アーム41、51、53、55を半導体チップ11aa、11abにて構成し、下アーム42、52、54、56を半導体チップ11ba、11bbにて構成している。半導体チップ11aa、11baにはIGBT41a、42a、51a〜56aを形成してあり、半導体チップ11ab、11bbにはFWD41b、42b、51b〜56bを形成してある。
そして、中間リード13および負極リード14に2つずつターミナル13ca、13cb、14aa、14abを備えた構成とし、各ターミナル13ca、13cb、14aa、14abがそれぞれ半導体チップ11aa、11ab、11ba、11bbと接合されるようにしている。
このように、各アーム41、42、51〜56を構成する半導体チップ11を2チップにて構成する場合でも、中間リード13に設けたターミナル13ca、13cbにて厚みを確保しつつ、上アーム41、51、53、55と下アーム42、52、54、56との間を接続する接続部13aと、三相モータ3に接続される出力端子13bも構成されるようにしている。これにより、第1実施形態と同様の効果を得ることができる。
なお、ここでは上アーム41、51、53、55の半導体チップ11aa、11abや下アーム42、52、54、56の半導体チップ11ba、11bbを横並び、つまり各アーム41、42、51〜56の並べられた方向に平行に配置している。これに対して、半導体チップ11aaと半導体チップ11abとを縦並びにすると共に半導体チップ11baと半導体チップ11bbとを縦並び、つまり各アーム41、42、51〜56の並べられた方向に対して垂直方向に並べるようにしても良い。
(第6実施形態)
本発明の第6実施形態について説明する。本実施形態の半導体モジュール10は、リード12〜14の構成を変更したものであり、その他に関しては第4実施形態と同様であるため、第4実施形態と異なる部分についてのみ説明する。
図9は、半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。本図も断面図ではないが、便宜上部分的にハッチングを示してあり、ターミナル13c、14aについては細線ハッチング、正極リード12や中間リード13とヒートシンク16a、16bとの接続箇所を太線ハッチングで示してある。この図に示すように、本実施形態では、中間リード13と正極リード12の引き出し位置を第4実施形態に対して反対にしている。すなわち、第4実施形態では、図6に示したように正極リード12を中間に挟んで中間リード13と負極リード14をその両側に配置したレイアウトとしているが、本実施形態では、図9に示すように中間リード13を中間に挟んで正極リード12と負極リード14をその両側に配置したレイアウトとしている。このようなレイアウトとした各構成部品を樹脂モールド部20にて樹脂モールドしたものが本実施形態の半導体モジュール10である。
このように、各リード12〜14の引き出し位置を変更することも可能である。このようにしても、第4実施形態と同様の効果を得ることができる。
(第7実施形態)
本発明の第7実施形態について説明する。本実施形態の半導体モジュール10も、リード12〜14の構成を変更したものであり、その他に関しては第4実施形態と同様であるため、第4実施形態と異なる部分についてのみ説明する。
図10は、半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。本図も断面図ではないが、便宜上部分的にハッチングを示してあり、ターミナル13c、14aについては細線ハッチング、正極リード12や中間リード13とヒートシンク16a、16bとの接続箇所を太線ハッチングで示してある。この図に示すように、本実施形態では、正極リード12の引き出し位置を中間リード13や負極リード14とは反対側、つまり半導体チップ11aを挟んで中間リード13などと反対側である制御端子15が配置された側としている。このようなレイアウトとした各構成部品を樹脂モールド部20にて樹脂モールドしたものが本実施形態の半導体モジュール10である。
このように、各リード12〜14が単一方向に引き出されるのではなく、二方向(もしくはそれ以上の方向)から引き出すような構成とすることもできる。このようにしても、第4実施形態と同様の効果を得ることができる。
(第8実施形態)
本発明の第8実施形態について説明する。本実施形態の半導体モジュール10は、二相分の上下アームを一体構造とした4in1構造のものであり、その他に関しては第4〜第7実施形態と同様であるため、第4〜第7実施形態と異なる部分についてのみ説明する。
図11は、半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。本図も断面図ではないが、便宜上部分的にハッチングを示してあり、ターミナル13c、14aについては細線ハッチング、正極リード12や中間リード13とヒートシンク16a、16bとの接続箇所を太線ハッチングで示してある。この図に示すように、本実施形態では、第1実施形態で示した上下アーム51〜56のうちの二相分を備えた構成とされている。各相の正極リード12同士が連結部12aにて接続されていると共に、各相の負極リード14同士が連結部14bにて接続されている。なお、連結部12aおよび連結部14bについては、図を見易くするために破線ハッチングで示してある。正極リード12と連結部12aとが交差している部分、および、負極リード14と連結部14bとが交差している部分が、それぞれの接続箇所であり、これらの部分についても太線ハッチングで示してある。
このように、半導体モジュール10を4in1構造とする場合にも、上記各実施形態の構成を適用することができ、上記各実施形態と同様の効果を得ることができる。そして、このような4in1構造とする場合にも、一枚の金属板を1度のプレス加工によって4つのアーム分の各リード12〜14が備えられたリードフレーム30を形成できるため、効率よくリードフレーム30を形成することができる。
なお、図11では、第4実施形態で説明したレイアウトを4in1構造に適用した場合について図示したが、勿論、第5〜第7実施形態で説明したレイアウトについても4in1構造を適用することができる。また、上記のような三相分の上下アーム51〜56が備えられるようなインバータ出力回路5に限らず、例えばHブリッジ状に配置された二相の上下アームが備えられるHブリッジ回路等に本実施形態を適用すると好ましい。
(第9実施形態)
本発明の第9実施形態について説明する。本実施形態の半導体モジュール10は、三相分の上下アームを一体構造とした6in1構造のものであり、その他に関しては第4〜第7実施形態と同様であるため、第4〜第7実施形態と異なる部分についてのみ説明する。
図12は、半導体モジュール10を樹脂モールドする前の状態の概略レイアウト図である。本図も断面図ではないが、便宜上部分的にハッチングを示してあり、ターミナル13c、14aについては細線ハッチング、正極リード12や中間リード13とヒートシンク16a、16bとの接続箇所を太線ハッチングで示してある。この図に示すように、本実施形態では、第1実施形態で示した上下アーム51〜56のうちの三相分を備えた構成とされている。本実施形態でも、第8実施形態と同様、各相の正極リード12同士が連結部12aにて接続されていると共に、各相の負極リード14同士が連結部14bにて接続されている。なお、本図でも、連結部12aおよび連結部14bについて、図を見易くするために破線ハッチングで示してある。正極リード12と連結部12aとが交差している部分、および、負極リード14と連結部14bとが交差している部分が、それぞれの接続箇所であり、これらの部分についても太線ハッチングで示してある。
このように、半導体モジュール10を6in1構造とする場合にも、上記各実施形態の構成を適用することができ、上記各実施形態と同様の効果を得ることができる。そして、このような6in1構造とする場合にも、一枚の金属板を1度のプレス加工によって6つのアーム分の各リード12〜14が備えられたリードフレーム30を形成できるため、効率よくリードフレーム30を形成することができる。
なお、図12では、第4実施形態で説明したレイアウトを6in1構造に適用した場合について図示したが、勿論、第5〜第7実施形態で説明したレイアウトについても6in1構造を適用することができる。
(第10実施形態)
本発明の第10実施形態について説明する。本実施形態は、上記各実施形態の半導体モジュール10の製造に用いるリードフレーム30の形成について第4〜第9実施形態に対して変更したものであり、その他に関しては第4〜第9実施形態と同様であるため、第4〜第9実施形態と異なる部分についてのみ説明する。
図13は、第4実施形態の半導体モジュール10の製造に用いる各リード12〜14がフレーム31に接合されている状態のリードフレーム30の上面図である。また、図14は、複数相のリードフレーム30を形成した様子を示した図である。図13および図14も断面図ではないが、便宜上部分的にハッチングを示してある。
本実施形態では、リードフレーム30の形成工程として、一方向を長手方向とする長い金属板を用いて、それを引き抜き加工やプレス加工することで図14に示すように複数相のリードフレーム30を形成しておき、必要な相数のリードフレーム30を切断することで、例えば図13に示すような一相分のリードフレーム30を形成する。金属板のうちターミナル13c、14aと対応する箇所を通過するラインを他の部分よりも厚く構成してあり、金属板を使用して連続的に複数相分のリードフレーム30を形成し続けることができる。
すなわち、リードフレーム30の形成工程の際に、一方向を長手方向とする長い金属板であって、金属板のうちターミナル13c、14aと対応する箇所を通過するラインが他の部分よりも厚く構成してあるものを用いている。このため、例えば必要な相数分のリードフレーム30を形成したあと、引き続きリードフレーム30を形成するときに、長い金属板の残りの部分を使用してリードフレーム30を連続的に形成することができる。
このとき、金属板のうち厚板部とされるターミナル13c、14aと対応する箇所を通過するラインを他の部分を厚くしていることから、連続的に複数のリードフレーム30を形成したとしても、位置ズレの影響を受けずに、確実にターミナル13c、14aを厚板部とすることができる。また、リードフレーム30を形成した後にターミナル13c、14aと同寸法の金属板をはんだもしくは溶接等によって接合することが必要なくなる。このため、リードフレーム30の形成工程を簡略化でき、引いては半導体モジュール10の製造の容易化を図ることができる。
なお、ここでは、図13において第4実施形態で説明した2in1構造の半導体モジュール10に適用されるリードフレーム30を例に挙げて説明したが、勿論、第5〜第7実施形態の構造の半導体モジュール10に適用されるリードフレーム30に適用することもできる。また、必要な相数の位置で切断すれば良いため、第8実施形態や第9実施形態で説明したような4in1構造や6in1構造の半導体モジュール10のリードフレーム30についても適用することができる。
(第11実施形態)
本発明の第11実施形態について説明する。本実施形態の半導体モジュール10は、上アーム側のヒートシンク17aに対してターミナルおよび接続部を備えた構造としたものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図15は、本実施形態にかかる半導体モジュール10の断面図である。この図に示すように、本実施形態では、上アーム側のヒートシンク17aの裏面、つまり半導体チップ11a側の面に対して突出させたターミナル17aaを備えると共に接続部17abを備え、さらに下アーム側のヒートシンク17bの裏面、つまり半導体チップ11b側の面に対して突出させたターミナル17baを備えた構造としている。
接続部17abは、ヒートシンク17aから下アーム側の半導体チップ11b側に向けて延ばされ、ターミナル17aaを含むヒートシンク17aの他の部分に対して斜め方向に向けられることにより、ヒートシンク16bの表面に接続されている。このように、ヒートシンク17aに対して接続部17abを備えるようにしているため、接続部17abを別部品で構成する必要がなくなる。
また、このような構成とすることで、上下アーム41、42、51〜56の接続箇所を1箇所、つまり接続部17abの先端部分のみとすることが可能となる。このため、接続点数を低下させることが可能となり、半導体モジュール10の製造も簡素化することができる。そして、このような構造であれば、特許文献3に示したような上下アームの間を接続する接続部と上下アームそれぞれのヒートシンクとを一体化した構造ではないため、各構成部品を積み重ねていくだけで半導体モジュール10を製造することができ、より製造工程の簡略化を図ることができる。
さらに、接続部17abをヒートシンク17aの他の部分に対して斜めにすることでヒートシンク16bに接続している。このため、第1実施形態と同様、ヒートシンク17aやヒートシンク16bの面積を拡大しなくても、上下アーム41、42、51〜56の接続を行うことが可能となる。したがって、ヒートシンク17aやヒートシンク16bの面積の拡大を抑制でき、ヒートシンク17aやヒートシンク16bの面積拡大に伴う半導体モジュール10の大型化を抑制することが可能となる。
同様に、接続部17abを斜めに折り曲げた構造とする場合、接続部17abと異電位となるヒートシンク16a、17bとの距離について、製造時および最終製品となるときにこれらが接触しないだけの距離を確保できれば良いため、その距離の確保が容易に行える。また、ヒートシンク16、17の厚みの寸法公差などについては、接続部17ab自身のたわみや接続部17abとヒートシンク16bとの接続箇所によって吸収することができる。
(第12実施形態)
本発明の第12実施形態について説明する。本実施形態の半導体モジュール10は、下アーム側のヒートシンク16bに対してターミナルおよび接続部を備えた構造としたものであり、その他に関しては第11実施形態と同様であるため、第11実施形態と異なる部分についてのみ説明する。
図16は、本実施形態にかかる半導体モジュール10の断面図である。この図に示すように、本実施形態では、下アーム側のヒートシンク16bの表面、つまり半導体チップ11b側の面に対して、接続部16baを備えた構造としている。また、上アーム側のヒートシンク17aの裏面、つまり半導体チップ11a側の面に対して突出させたターミナル17abを備えると共に、下アーム側のヒートシンク17bの裏面、つまり半導体チップ11b側の面に対して突出させたターミナル17baを備えた構造としている。
このように、下アーム側のヒートシンク16bに接続部16baを備えるようにしても、第11実施形態と同様の効果を得ることができる。
(他の実施形態)
(1)上記第4〜第9実施形態では、中間リード13だけでなく負極リード14に対してもターミナル14aと一体化構造としているが、負極リード14を上記第1〜第3実施形態のようにターミナル19と別部材とした構成としても良い。また、第4〜第9実施形態では中間リード13における接続部13aと出力端子13bとがターミナル13cの一箇所から引き出されたリードを二つに分岐することによって構成したが、最初からターミナル13cの二箇所から引き出された構造とされていても良い。例えば、接続部13aが第1実施形態のように半導体チップ11a、11bを通る直線上に引き出された構造とされていても良い。ただし、上述した第10実施形態で示したように、リードフレーム30を形成する金属板の所定ラインをすべて肉厚とするような場合には、第4〜第9実施形態に示したような構造とするのが好ましい。
(2)上記第4〜第9実施形態では、中間リード13の接続部13aを出力端子13bに対して斜めに折り曲げ、かつ、ヒートシンク16bの表面に接続した形態について説明した。また、第11実施形態では、接続部17abをヒートシンク17aに対して斜めに形成し、かつ、ヒートシンク16bの表面に接続した形態について説明した。さらに、第12実施形態では、接続部16baをヒートシンク16bに対して斜めに形成し、かつ、ヒートシンク17aの裏面に接続した形態について説明した。しかしながら、これらの形態に限るものではない。例えば、図5に示した第3実施形態のように、接続部13a、16ba、17abの先端部がヒートシンク16bもしくはヒートシンク17aの側面に接続されるようにしても構わない。
(3)上記第1〜第3実施形態では、各リード12〜14が半導体チップ11を挟んで制御端子15と反対側から引き出された構造、つまり単一方向から引き出された構造としたが、第7実施形態のように二方向(もしくはそれ以上の方向)から引き出すような構成とすることもできる。
(4)上記第8、第9実施形態では、第4〜第7実施形態の構造について4in1構造や6in1構造を適用する場合について説明した。これと同様に、第1〜第3実施形態についても、同じ構造のものを複数相並べると共に、各相の正極リード12同士が連結部12aにて接続され、各相の負極リード14同士が連結部14bにて接続されるようにすれば、4in1構造や6in1構造に適用することが可能である。
(5)上記実施形態では、三相モータ3を駆動するインバータ1について説明したが、半導体モジュール10の適用対象としてインバータ1に限るものではなく、少なくとも半導体モジュール10が備えられるものであれば、どのようなものに対しても上記各実施形態に示した構成を適用することができる。例えば、コンバータなどに対して上記各実施形態に示した構成を適用することができる。
(6)上記第5実施形態以外では、半導体チップ11にIGBT41a、42a、51a〜56aやFWD41b、42b、51b〜56bが一体形成されているものについて説明したが、第5実施形態のように、これらがそれぞれ別チップとされている構造としても良い。さらに、半導体パワー素子としてIGBTを例に挙げて説明したが、他の素子、例えばパワーMOSFETなどが用いられる場合についても、本発明を適用することも可能である。
1 インバータ
3 三相モータ
4 昇圧回路
5 インバータ出力回路
10 半導体モジュール
11 半導体チップ
12 正極リード
13 中間リード
13a 接続部
13b 出力端子
13c、14a ターミナル
14 負極リード
15 制御端子
16、17 ヒートシンク
18 樹脂モールド部
30 リードフレーム
41、51、53、55 上アーム
42、52、54、56 下アーム

Claims (11)

  1. 表面および裏面を有し、半導体パワー素子(41a、42a、51a〜56a)が形成された上アーム(41、51、53、55)を構成する第1半導体チップ(11a)および下アーム(42、52、54、56)を構成する第2半導体チップ(11b)と、
    前記第1半導体チップ(11a)の裏面側に備えられるパッドに接続される第1ヒートシンク(16a)と、
    前記第1ヒートシンク(16a)に接続される正極リード(12)と、
    前記上アーム(41、51、53、55)と前記下アーム(42、52、54、56)とを接続する接続部(13a、18a)が接続され、前記第1半導体チップ(11a)の表面側に備えられるパッドに接続される第1ターミナル(13c、18)と、
    前記上アーム(41、51、53、55)と前記下アーム(42、52、54、56)との間に接続される中間端子を構成する中間リード(13)と、
    前記第1ターミナル(13c、18)を挟んで前記第1半導体チップ(11a)の反対側に配置され、前記第1ターミナル(13c、18)に接続された第2ヒートシンク(17a)と、
    前記第2半導体チップ(11b)の裏面側に備えられるパッドに接続される第3ヒートシンク(16b)と、
    前記第2半導体チップ(11b)の表面側に備えられるパッドに接続される第2ターミナル(14a、19)と、
    前記第2ターミナル(14a、19)を挟んで前記第2半導体チップ(11b)の反対側に配置され、前記第2ターミナル(14a、19)に接続された第4ヒートシンク(17b)と、
    前記第2半導体チップ(11b)の表面側に備えられるパッドに接続される負極リード(14)とを備え、
    前記接続部(13a、18a)は、前記第1ターミナル(13c、18)と一体構造とされ、前記第1ターミナル(13c、18)に対して斜めに折り曲げられることで前記第3ヒートシンク(16b)に接続されていることを特徴とする半導体モジュール。
  2. 前記接続部(13a、18a)は、前記第1、第2半導体チップ(11a、11b)を通る直線よりも前記出力リード(13)側に配置されており、前記第3ヒートシンク(16b)のうちの前記直線よりも前記出力リード(13)側において、前記接続部(13a、18a)が接続されていることを特徴とする請求項1に記載の半導体モジュール。
  3. 前記中間リード(13)は、前記第1ターミナル(13c)および前記接続部(13a)を一体化しており、前記第1ターミナル(13c)および前記接続部(13a)と、前記第1ターミナル(13c)より延設されると共に前記樹脂モールド部(20)から露出させられる出力端子(13b)とを有した構成とされていることを特徴とする請求項1または2に記載の半導体モジュール。
  4. 前記第1ターミナル(13c)は、前記中間リード(13)のうちの残りの部分となる前記接続部(13a)および前記出力端子(13b)よりも厚くされた厚板部とされ、
    前記第2ターミナル(14b)は、前記負極リード(14)のうちの残りの部分よりも厚くされた厚板部とされていることを特徴とする請求項3に記載の半導体モジュール。
  5. 前記正極リード(12)と前記中間リード(13)および前記負極リード(14)は一方向から引き出されており、前記中間リード(13)は、該中間リード(13)と前記正極リード(12)および前記負極リード(14)が並べられたときに、その配列方向のいずれか一方の端に配置されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体モジュール。
  6. 前記正極リード(12)と前記中間リード(13)および前記負極リード(14)は一方向から引き出されており、前記中間リード(13)を挟んでその両側に前記正極リード(12)と前記負極リード(14)が配置されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体モジュール。
  7. 前記正極リード(12)が引き出された方向と、前記中間リード(13)および前記負極リード(14)が引き出された方向とが異なっており、前記正極リード(12)が前記第1半導体チップ(11a)を挟んで前記中間リード(13)とは反対側から引き出されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体モジュール。
  8. 前記第1半導体チップ(11a)および前記第2半導体チップ(11b)は、前記半導体パワー素子(41a、42a、51a〜56a)が形成されたチップ(11aa、11ab)とフリーホイールダイオード(41b、42b、51b〜56b)が形成されたチップ(11ab、11bb)に2チップ化されていることを特徴とする請求項1ないし7のいずれか1つに記載の半導体モジュール。
  9. 前記第1、第2半導体チップ(11a、11b)、前記第1〜第4ヒートシンク(16a、16b、17a、17b)、前記正極リード(12)と前記中間リード(13)および前記負極リード(14)を一相分として、複数相分が前記樹脂モールド部(20)内に樹脂モールドされており、
    複数相分の前記正極リード(12)同士が第1連結部(12a)にて接続されていると共に、複数分の前記負極リード(14)同士が第2連結部(14b)にて接続されていることを特徴とする請求項1ないし8のいずれか1つに記載の半導体モジュール。
  10. 請求項1ないし9のいずれか1つに記載の半導体モジュールの製造方法であって、
    金属板をプレス加工することにより、前記正極リード(12)と前記中間リード(13)および前記負極リード(14)をフレーム(31)にて保持したリードフレーム(30)を形成する工程と、
    前記リードフレーム(30)の状態で前記中間リード(13)における第1ターミナル(13c)と前記第1半導体チップ(11a)との接続および前記第1ターミナル(13c)と前記第2ヒートシンク(17a)との接続を行うと共に、前記負極リード(14)における第2ターミナル(14a)と前記第2半導体チップ(11b)との接続および前記第2ターミナル(14a)と前記第4ヒートシンク(17b)との接続を行い、前記樹脂モールド部(20)による樹脂モールドを行う工程と、を含み、
    前記リードフレーム(30)を形成する工程では、一方向を長手方向とし、前記第1、第2ターミナル(13c、14a)と対応する位置を通り、かつ、前記長手方向と同方向に伸びるラインにおいて、前記金属板の他の部分よりも厚くされたものを前記金属板として用いることを特徴とする半導体モジュールの製造方法。
  11. 表面および裏面を有し、半導体パワー素子(41a、42a、51a〜56a)が形成された上アーム(41、51、53、55)を構成する第1半導体チップ(11a)および下アーム(42、52、54、56)を構成する第2半導体チップ(11b)と、
    前記第1半導体チップ(11a)の裏面側に備えられるパッドに接続される第1ヒートシンク(16a)と、
    前記第1ヒートシンク(16a)に接続される正極リード(12)と、
    前記第1半導体チップ(11a)の表面側に備えられるパッドに接続される第1ターミナル(17aa)を構成すると共に、前記第1ターミナル(17aa)を介して前記第1半導体チップ(11a)の表面側に備えられるパッドに接続される第2ヒートシンク(17a)と、
    前記第2半導体チップ(11b)の裏面側に備えられるパッドに接続される第3ヒートシンク(16b)と、
    前記第2半導体チップ(11b)の表面側に備えられるパッドに接続される第2ターミナル(17ba)を構成すると共に、該第2ターミナル(17ba)を介して前記第2半導体チップ(11b)の表面側に備えられるパッドに接続される第4ヒートシンク(17b)と、
    前記第4ヒートシンク(17b)に接続される負極リード(14)と、
    前記上アーム(41、51、53、55)と前記下アーム(42、52、54、56)との間に接続される中間端子を構成する中間リード(13)と、
    前記第1、第2半導体チップ(11a、11b)、前記第1〜第4ヒートシンク(16a、16b、17a、17b)、前記正極リード(12)と前記中間リード(13)および前記負極リード(14)を樹脂モールドする樹脂モールド部(20)とを備え、
    前記第2ヒートシンク(17a)と前記第3ヒートシンク(16a)の一方には、前記第2ヒートシンク(17a)もしくは前記第3ヒートシンク(16a)に対して斜めに延設された接続部(17ab、16ba)が備えられ、該接続部(17ab、16ba)が前記第2ヒートシンク(17a)と前記第3ヒートシンク(16a)の他方と接続されていることを特徴とする半導体モジュール。
JP2010153125A 2010-07-05 2010-07-05 半導体モジュールおよびその製造方法 Active JP5206743B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010153125A JP5206743B2 (ja) 2010-07-05 2010-07-05 半導体モジュールおよびその製造方法
US13/173,248 US8497572B2 (en) 2010-07-05 2011-06-30 Semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153125A JP5206743B2 (ja) 2010-07-05 2010-07-05 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2012015453A true JP2012015453A (ja) 2012-01-19
JP5206743B2 JP5206743B2 (ja) 2013-06-12

Family

ID=45601496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153125A Active JP5206743B2 (ja) 2010-07-05 2010-07-05 半導体モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5206743B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149684A (ja) * 2012-01-17 2013-08-01 Denso Corp 半導体装置及びその製造方法
JP2013157398A (ja) * 2012-01-27 2013-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013162019A (ja) * 2012-02-07 2013-08-19 Toyota Motor Corp 半導体モジュール
JP2014045157A (ja) * 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2014154736A (ja) * 2013-02-11 2014-08-25 Denso Corp 半導体装置
JP2015026781A (ja) * 2013-07-29 2015-02-05 トヨタ自動車株式会社 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法
WO2015037221A1 (ja) * 2013-09-16 2015-03-19 株式会社デンソー 半導体装置
US9006784B2 (en) 2013-03-14 2015-04-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2015115464A (ja) * 2013-12-11 2015-06-22 トヨタ自動車株式会社 半導体装置
WO2016002184A1 (ja) * 2014-07-03 2016-01-07 株式会社デンソー 半導体装置
JP2018029201A (ja) * 2017-10-13 2018-02-22 ローム株式会社 半導体装置
JP2018061066A (ja) * 2012-05-15 2018-04-12 ローム株式会社 パワーモジュール半導体装置
JP2018081947A (ja) * 2016-11-14 2018-05-24 三菱電機株式会社 パワーモジュールおよびその製造方法
JP2020047725A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 半導体装置
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2007035670A (ja) * 2005-07-22 2007-02-08 Denso Corp 半導体装置
JP2007184525A (ja) * 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
JP2008098654A (ja) * 2007-11-05 2008-04-24 Renesas Technology Corp 半導体装置
JP2008220045A (ja) * 2007-03-05 2008-09-18 Honda Motor Co Ltd 電動機の制御装置および車両

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120970A (ja) * 2004-10-25 2006-05-11 Toyota Motor Corp 半導体モジュールとその製造方法
JP2007035670A (ja) * 2005-07-22 2007-02-08 Denso Corp 半導体装置
JP2007184525A (ja) * 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置
JP2008220045A (ja) * 2007-03-05 2008-09-18 Honda Motor Co Ltd 電動機の制御装置および車両
JP2008098654A (ja) * 2007-11-05 2008-04-24 Renesas Technology Corp 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149684A (ja) * 2012-01-17 2013-08-01 Denso Corp 半導体装置及びその製造方法
JP2013157398A (ja) * 2012-01-27 2013-08-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013162019A (ja) * 2012-02-07 2013-08-19 Toyota Motor Corp 半導体モジュール
JP2018061066A (ja) * 2012-05-15 2018-04-12 ローム株式会社 パワーモジュール半導体装置
JP2014045157A (ja) * 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2014154736A (ja) * 2013-02-11 2014-08-25 Denso Corp 半導体装置
US9006784B2 (en) 2013-03-14 2015-04-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2015026781A (ja) * 2013-07-29 2015-02-05 トヨタ自動車株式会社 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法
WO2015037221A1 (ja) * 2013-09-16 2015-03-19 株式会社デンソー 半導体装置
JP2015115464A (ja) * 2013-12-11 2015-06-22 トヨタ自動車株式会社 半導体装置
US11545419B2 (en) 2013-12-11 2023-01-03 Toyota Jidosha Kabushiki Kaisha Semiconductor package having an additional material with a comparative tracking index (CTI) higher than that of encapsulant resin material formed between two terminals
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
WO2016002184A1 (ja) * 2014-07-03 2016-01-07 株式会社デンソー 半導体装置
JP2016015451A (ja) * 2014-07-03 2016-01-28 株式会社デンソー 半導体装置
JP2018081947A (ja) * 2016-11-14 2018-05-24 三菱電機株式会社 パワーモジュールおよびその製造方法
JP2018029201A (ja) * 2017-10-13 2018-02-22 ローム株式会社 半導体装置
JP2020047725A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP5206743B2 (ja) 2013-06-12

Similar Documents

Publication Publication Date Title
JP5206743B2 (ja) 半導体モジュールおよびその製造方法
US8497572B2 (en) Semiconductor module and method of manufacturing the same
JP5947537B2 (ja) 半導体装置及びその製造方法
JP4582161B2 (ja) 電力変換装置
US8129836B2 (en) Semiconductor device
US9312211B2 (en) Semiconductor device and manufacturing method thereof
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
EP2099119B1 (en) Power converter apparatus
JP6836201B2 (ja) 電力変換装置
EP2851950A1 (en) Power semiconductor module
US10056309B2 (en) Electronic device
CN110178304B (zh) 半导体装置
CN108511396B (zh) 电子装置
CN108133927B (zh) 半导体装置及电力变换装置
JP5152263B2 (ja) 半導体モジュール
JP5092892B2 (ja) 半導体装置
JP2011258594A (ja) 半導体モジュールの製造方法
JP2012089794A (ja) 半導体装置
EP2634799A2 (en) Semiconductor device and method for manufacturing semiconductor device
CN110622307B (zh) 半导体模块以及电力变换装置
JP5092804B2 (ja) 電力変換装置
CN113874998A (zh) 半导体模块以及电力变换装置
JP5494590B2 (ja) 半導体モジュールおよびその製造方法
JP2012209598A (ja) 半導体装置
CN113614917A (zh) 功率半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5206743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250