JP2018081947A - パワーモジュールおよびその製造方法 - Google Patents

パワーモジュールおよびその製造方法 Download PDF

Info

Publication number
JP2018081947A
JP2018081947A JP2016221214A JP2016221214A JP2018081947A JP 2018081947 A JP2018081947 A JP 2018081947A JP 2016221214 A JP2016221214 A JP 2016221214A JP 2016221214 A JP2016221214 A JP 2016221214A JP 2018081947 A JP2018081947 A JP 2018081947A
Authority
JP
Japan
Prior art keywords
frame
lead frame
chip
dlb
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016221214A
Other languages
English (en)
Other versions
JP6647187B2 (ja
Inventor
直輝 池田
Naoteru Ikeda
直輝 池田
浩公 秦
Hirokimi Hata
浩公 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016221214A priority Critical patent/JP6647187B2/ja
Publication of JP2018081947A publication Critical patent/JP2018081947A/ja
Application granted granted Critical
Publication of JP6647187B2 publication Critical patent/JP6647187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】本発明は、低コストかつ高い信頼性を得ることが可能なパワーモジュールを提供することを目的とする。【解決手段】本発明によるパワーモジュールは、リードフレーム2上に電気的に接続されたパワートランジスタチップ4およびFWDiチップ5と、リードフレーム6上に電気的に接続されパワートランジスタチップ4の駆動を制御する制御ICチップ7と、パワートランジスタチップ4およびFWDiチップ5を電気的に接続するDLBフレーム8と、パワートランジスタチップ4と制御ICチップ7、および制御ICチップ7とリードフレーム6の各々を電気的に接続する細線ワイヤ9と、リードフレーム2の一部、リードフレーム6の一部、およびDLBフレーム8の一部が外方に突出するように封止するモールド樹脂10とを備え、モールド樹脂10の厚さは、細線ワイヤ9が存在する部分よりもDLBフレーム8が存在する部分の方が薄い。【選択図】図1

Description

本発明は、パワーモジュールに関する。
従来、ワイヤボンド接合を用いたトランスファーモールド型のパワーモジュールがある(例えば、特許文献1参照)。当該パワーモジュールでは、第1リード端子のダイパッド上に、はんだによってパワートランジスタチップおよびFWDi(Free Wheeling Diode)チップが接合されている。ダイパッドの下には、絶縁シートが配置されている。第1リード端子、パワートランジスタチップ、およびFWDiチップは、太線アルミワイヤで電気的に接続されている。第2リード端子には、金属を含んだ樹脂ペーストによって制御ICが接合されている。第2リード端子と制御IC、および制御ICとパワートランジスタチップの各々は、細線金ワイヤによって電気的に接続されている。第1リード端子および第2リード端子は、めっき処理が施されており基板に実装されている。第1リード端子および第2リード端子には、パワートランジスタチップにおける熱抵抗を下げるために、銅または銅合金が用いられている。
また、従来、DLB(Direct Lead Bonding)接合を用いたトランスファーモールド型のパワーモジュールがある(例えば、特許文献2参照)。当該パワーモジュールでは、ベース板上に、はんだなどの接合部材によってパワートランジスタチップおよびFWDiチップが接合されている。パワートランジスタおよびFWDiチップ上には、はんだなどの接合部材によってリードフレームが接合されている。
特開2011−243839号公報 特開2014−116333号公報
ワイヤボンド接合を用いたトランスファーモールド型のパワーモジュールでは、太線アルミワイヤがパワートランジスタチップの発熱部に直接接合されているため、パワートランジスタチップのオンおよびオフの繰り返しによって生じる熱ストレスが太線アルミワイヤに付加され、当該熱ストレスがそのまま疲労寿命となって現れる。また、太線アルミワイヤおよび細線金ワイヤのループを作るためには、絶縁性を確保するためにループの高さ以上のパワーモジュールの厚さが必要となる。従って、パワーモジュールを小型化するのには限界があり、放熱性も悪いという問題があった。
また、DLB接合を用いたトランスファーモールド型のパワーモジュールでは、パワートランジスタおよびFWDiチップとリードフレームとが直接接合されているため、優れた信頼性を有している。しかし、金型などの初期投資を多く必要とするため、ワイヤボンド接合を用いたトランスファーモールド型のパワーモジュールのような設計の自由度は低く、コストが高くなるという問題があった。
本発明は、このような問題を解決するためになされたものであり、低コストかつ高い信頼性を得ることが可能なパワーモジュールを提供することを目的とする。
上記の課題を解決するために、本発明によるパワーモジュールは、第1リードフレームと、第1リードフレーム上に電気的に接続された複数のパワーチップと、第1リードフレームと離間して設けられた第2リードフレームと、第2リードフレーム上に電気的に接続され、一のパワーチップの駆動を制御する制御IC(Integrated Circuit)チップと、各パワーチップ上であって、各パワーチップを電気的に接続するDLB(Direct Lead Bonding)フレームと、一のパワーチップと制御ICチップ、および制御ICチップと第2リードフレームの各々を電気的に接続するワイヤと、第1リードフレームの一部、第2リードフレームの一部、およびDLBフレームの一部が外方に突出するように第1リードフレーム、各パワーチップ、第2リードフレーム、制御ICチップ、DLBフレーム、およびワイヤを封止する樹脂とを備え、樹脂の厚さは、ワイヤが存在する部分よりもDLBフレームが存在する部分の方が薄い。
また、本発明によるパワーモジュールの製造方法は、(a)第1リードフレームを準備する工程と、(b)第1リードフレーム上に複数のパワーチップを電気的に接続する工程と、(c)第1リードフレームと離間して第2リードフレームを配置する工程と、(d)第2リードフレーム上に一のパワーチップの駆動を制御する制御IC(Integrated Circuit)チップを電気的に接続する工程と、(e)各パワーチップ上であって、DLB(Direct Lead Bonding)フレームで各パワーチップを電気的に接続する工程と、(f)一のパワーチップと制御ICチップ、および制御ICチップと第2リードフレームの各々をワイヤで電気的に接続する工程と、(g)第1リードフレームの一部、第2リードフレームの一部、およびDLBフレームの一部が外方に突出するように、樹脂で第1リードフレーム、各パワーチップ、第2リードフレーム、制御ICチップ、DLBフレーム、およびワイヤを封止する工程とを備え、工程(g)において、樹脂の厚さは、ワイヤが存在する部分よりもDLBフレームが存在する部分の方が薄い。
本発明によると、パワーモジュールは、第1リードフレームと、第1リードフレーム上に電気的に接続された複数のパワーチップと、第1リードフレームと離間して設けられた第2リードフレームと、第2リードフレーム上に電気的に接続され、一のパワーチップの駆動を制御する制御IC(Integrated Circuit)チップと、各パワーチップ上であって、各パワーチップを電気的に接続するDLB(Direct Lead Bonding)フレームと、一のパワーチップと制御ICチップ、および制御ICチップと第2リードフレームの各々を電気的に接続するワイヤと、第1リードフレームの一部、第2リードフレームの一部、およびDLBフレームの一部が外方に突出するように第1リードフレーム、各パワーチップ、第2リードフレーム、制御ICチップ、DLBフレーム、およびワイヤを封止する樹脂とを備え、樹脂の厚さは、ワイヤが存在する部分よりもDLBフレームが存在する部分の方が薄いため、低コストかつ高い信頼性を得ることが可能となる。
また、パワーモジュールの製造方法は、(a)第1リードフレームを準備する工程と、(b)第1リードフレーム上に複数のパワーチップを電気的に接続する工程と、(c)第1リードフレームと離間して第2リードフレームを配置する工程と、(d)第2リードフレーム上に一のパワーチップの駆動を制御する制御IC(Integrated Circuit)チップを電気的に接続する工程と、(e)各パワーチップ上であって、DLB(Direct Lead Bonding)フレームで各パワーチップを電気的に接続する工程と、(f)一のパワーチップと制御ICチップ、および制御ICチップと第2リードフレームの各々をワイヤで電気的に接続する工程と、(g)第1リードフレームの一部、第2リードフレームの一部、およびDLBフレームの一部が外方に突出するように、樹脂で第1リードフレーム、各パワーチップ、第2リードフレーム、制御ICチップ、DLBフレーム、およびワイヤを封止する工程とを備え、工程(g)において、樹脂の厚さは、ワイヤが存在する部分よりもDLBフレームが存在する部分の方が薄いため、低コストかつ高い信頼性を得ることが可能となる。
本発明の実施の形態1によるパワーモジュールの構成の一例を示す断面図である。 本発明の実施の形態1によるパワーモジュールの構成の一例を示す平面図である。 本発明の実施の形態2によるパワーモジュールの構成の一例を示す平面図である。 本発明の実施の形態3によるパワーモジュールの構成の一例を示す平面図である。 本発明の実施の形態3によるパワーモジュールの構成の一例を示す断面図である。 本発明の実施の形態4によるパワーモジュールの構成の一例を示す平面図である。 本発明の実施の形態5によるパワーモジュールの構成の一例を示す平面図である。 本発明の実施の形態5によるパワーモジュールの構成の一例を示す断面図である。 本発明の実施の形態6によるパワーモジュールの構成の一例を示す平面図である。 本発明の実施の形態7によるパワーモジュールの構成の一例を示す断面図である。 本発明の実施の形態7によるパワーモジュールの構成の一例を示す平面図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
<実施の形態1>
図1は、本発明の実施の形態1によるパワーモジュールの構成の一例を示す断面図である。図2は、本実施の形態1によるパワーモジュールの構成の一例を示す平面図である。具体的には、図1は、図2のA1−A2断面図である。なお、図2において、各構成要素を覆うモールド樹脂10の図示は省略している。また、図2に示すリードフレーム2a,2bは、図1に示すリードフレーム2のように曲げる前の状態を示している。図1に示すリードフレーム6の折り曲げられた部分は、図2では図示を省略している。
パワーモジュール1では、リードフレーム2のダイパッド3上に、はんだまたは焼結によってパワートランジスタチップ4およびFWDiチップ5が接合されている。パワートランジスタチップ4としては、例えばIGBT(Insulated Gate Bipolar Transistor)などが挙げられる。ダイパッド3の下には、必要に応じて図示しない絶縁シートが設けられる。なお、リードフレーム2は、第1リードフレームに相当する。パワートランジスタチップ4およびFWDiチップ5は、パワーチップに相当する。
リードフレーム6には、金属を含んだ樹脂ペーストによって制御ICチップ7が接合されている。リードフレーム6と制御IC7、および制御IC7とパワートランジスタチップ4の各々は、細線ワイヤ9によって電気的に接続されている。リードフレーム2およびリードフレーム6は、基板に実装されており、パワートランジスタチップ4における熱抵抗を下げるために銅または銅合金が用いられている。制御ICチップ7は、パワートランジスタチップ4の駆動を制御する。なお、リードフレーム6は、第2リードフレームに相当する。
パワートランジスタチップ4およびFWDiチップ5上には、はんだまたは焼結によってDLBフレーム8が接合されている。パワートランジスタチップ4およびFWDiチップ5のDLBフレーム6との接合箇所には、はんだ付け可能なようにメタライズ処理が施されている。また、DLBフレーム6とパワートランジスタチップ4およびFWDiチップ5との接合箇所には、はんだのはみ出しを抑えるための穴11が形成されている。
モールド樹脂10は、リードフレーム2の一部、リードフレーム6の一部、およびDLBフレーム8の一部が外方に突出するように、リードフレーム2、パワートランジスタチップ4、FWDiチップ5、リードフレーム6、制御ICチップ7、DLBフレーム8、および細線ワイヤ9を封止する。制御ICチップ7とパワートランジスタチップ4とは、細線ワイヤ9で接続されている。従って、細線ワイヤ9が存在する部分におけるモールド樹脂10の厚さは、細線ワイヤ9のループの高さに合わせて決定される。また、DLBフレーム8が存在する部分におけるモールド樹脂10の厚さは、DLBフレーム8の厚さに合わせて決定される。これにより、モールド樹脂10の厚さは、細線ワイヤ9が存在する部分よりもDLBフレーム8が存在する部分の方が薄い。
図2に示すように、リードフレーム2は、P側リードフレーム2aおよびN側リードフレーム2bを含んでいる。また、DLBフレーム8は、P側DLBフレーム8aおよびN側DLBフレーム8bを含んでいる。以下では、P側リードフレーム2aおよびN側リードフレーム2bを総称してリードフレーム2ともいう。P側DLBフレーム8aおよびN側DLBフレーム8bを総称してDLBフレーム8ともいう。
P側リードフレーム2aには、上アームのP側パワートランジスタチップ4aおよびP側FWDiチップ5aが接合されている。また、N側リードフレーム2bには、下アームのN側パワートランジスタチップ4bおよびN側FWDiチップ5bが接合されている。以下では、P側パワートランジスタチップ4aおよびN側パワートランジスタチップ4bを総称してパワートランジスタチップ4ともいう。P側FWDiチップ5aおよびN側FWDiチップ5bを総称してFWDiチップ5ともいう。
P側リードフレーム2aおよびP側DLBフレーム8aとからなる組と、N側リードフレーム2bとN側DLBフレーム8bとからなる組とは、交互に複数並設されている。P側DLBフレーム8aは、隣接するN側リードフレーム2bに電気的に接続されている。図2の例では、P側リードフレーム2aおよびP側DLBフレーム8aとからなる組が3組、N側リードフレーム2bとN側DLBフレーム8bとからなる組が3組、それぞれの組が交互に並設されている。すなわち、図2に示すパワーモジュールは、三相出力のインバータを構成している。
パワートランジスタチップ4およびFWDiチップ5上にDLBフレーム8を接合する際、一枚のDLBフレームがパワートランジスタチップ4およびFWDiチップ5上に接合される。すなわち、DLBフレームは、パワートランジスタチップ4およびFWDiチップ5に一度に接合される。接合後、DLBフレームの不要な部分がリードカット時に除去され、図2に示すようなP側DLBフレーム8aおよびN側DLBフレーム8bが形成される。
DLBフレーム8の幅および厚さは調整可能である。DLBフレーム8の幅および厚さを調整することによって、DLBフレーム8が有するインダクタンスを最適化し、各相のインダクタンスの絶対値を揃えるようにすることができる。また、DLBフレーム8の幅および厚さを大きくすることによって、DLBフレーム8の熱容量を大きくすることができる。
上記のパワーモジュールの製造方法は、(a)リードフレーム2を準備する工程と、(b)リードフレーム2上にパワートランジスタチップ4およびFWDiチップ5を電気的に接続する工程と、(c)リードフレーム2と離間してリードフレーム6を配置する工程と、(d)リードフレーム6上にパワートランジスタチップ4の駆動を制御する制御ICチップ7を電気的に接続する工程と、(e)パワートランジスタチップ4およびFWDiチップ5上であって、DLBフレーム8でパワートランジスタチップ4およびFWDiチップ5を電気的に接続する工程と、(f)パワートランジスタチップ4と制御ICチップ7、および制御ICチップ7とリードフレーム6の各々を細線ワイヤ9で電気的に接続する工程と、(g)リードフレーム2の一部、リードフレーム6の一部、およびDLBフレーム8の一部が外方に突出するように、モールド樹脂10でリードフレーム2、パワートランジスタチップ4、FWDiチップ5、リードフレーム6、制御ICチップ7、DLBフレーム8、および細線ワイヤ9を封止する工程とを備え、工程(g)において、モールド樹脂10の厚さは、細線ワイヤ9が存在する部分よりもDLBフレーム8が存在する部分の方が薄い。
以上のことから、本実施の形態1によれば、通電によってパワートランジスタチップ4で生じた熱の放熱経路として、パワートランジスタチップ4の裏面からリードフレーム2およびモールド樹脂10を介して大気中または図示しないフィンを通る経路と、パワートランジスタチップ4の上面からDLBフレーム8およびモールド樹脂10を介して大気中または図示しないフィンを通る経路とがあるため、パワーモジュール1の放熱性を向上することができる。DLB接合は、ワイヤボンド接合よりも接合面積が広く、ヒートサイクル信頼性が高いため、パワーモジュール1を長寿命化することができる。また、モールド樹脂10の厚さは、細線ワイヤ9が存在する部分よりもDLBフレーム8が存在する部分の方が薄いため、周囲温度に対する熱抵抗を下げて放熱性を向上させることができ、モールド樹脂10の使用量を少なくすることができるためコストを抑えることができる。
パワーモジュール1は、制御ICチップ7を搭載して1パッケージ化したIPM(Intelligent Power Module)であり、DLBフレーム8の上面のモールド樹脂10の厚さは必要な絶縁距離のみ確保した厚さとしているため、パワーモジュール1の小型化およびコストの低減を図ることができる。
一枚のDLBフレームをパワートランジスタチップ4およびFWDiチップ5に一度に接合しているため、接合に要する時間を最小限に抑えることができる。また、DLBフレームのみを変更することによって、パワーモジュールの品種展開時に配線の接続位置または端子の位置を変えることができるため、設計の自由度が向上する。
DLBフレーム8の幅および厚さを調整して各相のインダクタンスの絶対値を揃えることによって、パワートランジスタチップ4のスイッチングスピードのばらつきを抑えることができる。すなわち、各DLBフレーム8の幅および厚さは、当該幅および厚さのうちの少なくとも一方が異なったものを含む。また、デッドタイム設計の自由度が増し、出力電流のばらつきを抑えることができる。DLBフレーム8の幅および厚さを大きくすることによって、DLBフレーム8の熱量量が大きくなるため、損失による温度上昇を抑えることができる。
<実施の形態2>
図3は、本発明の実施の形態2によるパワーモジュールの構成の一例を示す平面図であり、一相分の構成を示している。
N側リードフレーム2cには、下アームのN側パワートランジスタチップ4bおよびN側FWDiチップ5bが接合されている。また、N側リードフレーム2cは、DLB部12を有している。このように、本実施の形態2によるN側リードフレーム2cは、実施の形態1におけるN側リードフレーム2bとP側DLBフレーム8aとを一体した形状となっている。その他の構成は、実施の形態1と同様であるため、ここでは詳細な説明を省略する。
DLB部12は、P側リードフレーム2aに接合されたP側パワートランジスタチップ4aおよびP側FWDiチップ5a上にはんだによって接合される。具体的には、N側リードフレーム2cを押さえ治具で固定しながらDLB部12を曲げ加工し、そのままP側パワートランジスタチップ4aおよびP側FWDiチップ5a上にはんだによって接合する。
以上のことから、本実施の形態2によれば、DLB部12を有する1枚のN側リードフレーム2cを用いてパワーモジュールの高電圧側の配線を形成することができるため、使用する部材点数を減らし、コストを低減することができる。
<実施の形態3>
図4は、本発明の実施の形態3によるパワーモジュールの構成の一例を示す平面図であり、一相分の構成を示している。図5は、図4のB1−B2断面図である。なお、図4,5において、P側FWDiチップ5aおよびN側FWDiチップ5bは図示を省略している。
N側リードフレーム2dには、下アームのN側パワートランジスタチップ4bが接合されている。また、N側リードフレーム2dは、DLB部13を有している。このように、本実施の形態3によるN側リードフレーム2dは、実施の形態1におけるN側リードフレーム2bとP側DLBフレーム8aとを櫛歯状に一体した形状となっている。その他の構成は、実施の形態1と同様であるため、ここでは詳細な説明を省略する。
P側リードフレーム2a、N側リードフレーム2d、およびN側DLBフレーム8bは、1枚のフレームで構成されている。すなわち、1枚のフレームを櫛歯状に加工することによって、P側リードフレーム2a、N側リードフレーム2d、およびN側DLBフレーム8bを形成している。
DLB部13は、P側パワートランジスタチップ4a上に接合するために段差部を有している。P側パワートランジスタチップ4aは、図4,5の紙面横方向からP側リードフレーム2aとDLB部13との間に挿入され、裏面がP側リードフレーム2aに、上面がDLB部13に各々同時にはんだ付けされる。
また、N側DLBフレーム8bは、N側パワートランジスタチップ4b上に接合するために段差部を有している。N側パワートランジスタ4bは、図4の紙面横方向からN側リードフレーム2dとN側DLBフレーム8bとの間に挿入され、裏面がN側リードフレーム2dに、上面がN側DLBフレーム8bに各々同時にはんだ付けされる。
以上のことから、本実施の形態3によれば、1枚のフレームで高電圧側の配線を形成することができるため、使用する部品点数を減らし、コストを低減することができる。
<実施の形態4>
図6は、本発明の実施の形態4によるパワーモジュールの構成の一例を示す平面図である。
各P側リードフレーム2aは、制御ICチップ7とP側パワートランジスタチップ4aおよびN側パワートランジスタチップ4bの各々とを接続する細線ワイヤ9の下を通って一体に形成されている。その他の構成は、実施の形態1と同様であるため、ここでは詳細な説明を省略する。
以上のことから、本実施の形態4によれば、例えばパワートランジスタチップ4がIGBTである場合において、各相のIGBTのコレクタに対して、パワーモジュールが実装される制御基板上で高電圧のパターンをそれぞれ形成する必要がなくなるため、制御基板の設計の自由度が向上する。また、P側リードフレーム2aを各相共通とすることによって、高電圧パターンの引き回しを減らすことができる。
<実施の形態5>
図7は、本発明の実施の形態5によるパワーモジュールの構成の一例を示す平面図である。図8は、図7の断面図である。
N側リードフレーム2b、P側DLBフレーム8a、およびN側DLBフレーム8bは、モールド樹脂10から外方に突出する側に段差14を有している。各P側リードフレーム2aは、当該段差14の下を通って一体に形成されている。その他の構成は、実施の形態1と同様であるため、ここでは説明を省略する。
以上のことから、本実施の形態5によれば、例えばパワートランジスタチップ4がIGBTである場合において、各相のIGBTのコレクタに対して、パワーモジュールが実装される制御基板上で高電圧の配線パターンをそれぞれ形成する必要がなくなるため、制御基板の設計の自由度が向上する。また、P側リードフレーム2aを各相共通とすることによって、高電圧の配線パターンの引き回しを減らすことができる。
<実施の形態6>
図9は、本発明の実施の形態6によるパワーモジュールの構成の一例を示す平面図である。
各N側DLBフレーム8bは、制御ICチップ7とP側パワートランジスタチップ4aおよびN側パワートランジスタチップ4bの各々とを接続する細線ワイヤ9の下を通って一体に形成されている。その他の構成は、実施の形態5と同様であるため、ここでは詳細な説明を省略する。
以上のことから、本実施の形態6によれば、パワーモジュールが実装される制御基板における高電圧のPNの配線パターン間を最小とすることができるため、制御基板における配線パターンのインダクタンスを低減することができる。また、P側リードフレーム2aの端子とN側リードフレーム2bの端子とを近づけることによって、制御基板における配線パターンの設計がしやすくなる。
<実施の形態7>
図10は、本発明の実施の形態7によるパワーモジュール15の構成の一例を示す断面図である。図11は、本実施の形態7によるパワーモジュール15の構成の一例を示す平面図である。具体的には、図10は、図11のC1−C2断面図である。なお、図10に示すリードフレーム2,6の折り曲げられた部分は、図11では図示を省略している。
DLBフレーム16は、パワートランジスタチップ4とFWDiチップ5とのみを電気的に接続している。P側リードフレーム2aにおけるパワートランジスタチップ4aおよびFWDiチップ5上に接合されたDLBフレーム16は、ワイヤ17を介してN側リードフレーム2bと電気的に接続されている。
N側リードフレーム2bにおけるパワートランジスタチップ4bおよびFWDiチップ5b上に接合されたDLBフレーム16は、ワイヤ17を介してN端子18と電気的に接続されている。DLBフレーム16にワイヤ17をワイヤボンドする位置は、FWDiチップ5aまたはFWDiチップ5b側である。
細線ワイヤ9が存在する部分におけるモールド樹脂10の厚さは、細線ワイヤ9のフープの高さに合わせて決定される。DLBフレーム16が存在する部分におけるモールド樹脂10の厚さは、DLBフレーム16の厚さに合わせて決定される。ワイヤ17が存在する部分におけるモールド樹脂10の厚さは、ワイヤ17のループの高さに合わせて決定される。これにより、モールド樹脂10の厚さは、細線ワイヤ9およびワイヤ17が存在する部分よりもDLBフレーム16が存在する部分の方が薄い。
以上のことから、本実施の形態7によれば、DLBフレーム16およびワイヤ17を用いることによって、パワーモジュールの放熱性、およびパワートランジスタチップ4とリードフレーム2との間における高い信頼性を維持し、設計の自由度が向上する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 パワーモジュール、2 リードフレーム、2a P側リードフレーム、2b N側リードフレーム、2c N側リードフレーム、2d N側リードフレーム、3 ダイパッド、4 パワートランジスタチップ、4a P側パワートランジスタチップ、4b N側パワートランジスタチップ、5 FWDiチップ、5a P側FWDiチップ、5b N側FWDiチップ、6 リードフレーム、7 制御ICチップ、8 DLBフレーム、8a P側DLBフレーム、8b N側DLBフレーム、9 細線ワイヤ、10 モールド樹脂、11 穴、12 DLB部、13 フレーム、14 段差、15 パワーモジュール、16 DLBフレーム、17 ワイヤ、18 N端子。

Claims (11)

  1. 第1リードフレームと、
    前記第1リードフレーム上に電気的に接続された複数のパワーチップと、
    前記第1リードフレームと離間して設けられた第2リードフレームと、
    前記第2リードフレーム上に電気的に接続され、一の前記パワーチップの駆動を制御する制御IC(Integrated Circuit)チップと、
    各前記パワーチップ上であって、各前記パワーチップを電気的に接続するDLB(Direct Lead Bonding)フレームと、
    前記一のパワーチップと前記制御ICチップ、および前記制御ICチップと前記第2リードフレームの各々を電気的に接続するワイヤと、
    前記第1リードフレームの一部、前記第2リードフレームの一部、および前記DLBフレームの一部が外方に突出するように前記第1リードフレーム、各前記パワーチップ、前記第2リードフレーム、前記制御ICチップ、前記DLBフレーム、および前記ワイヤを封止する樹脂と、
    を備え、
    前記樹脂の厚さは、前記ワイヤが存在する部分よりも前記DLBフレームが存在する部分の方が薄いことを特徴とする、パワーモジュール。
  2. 前記第1リードフレームおよび前記DLBフレームの組が複数並設され、
    一の前記DLBフレームは、隣接する前記第1リードフレームに電気的に接続されることを特徴とする、請求項1に記載のパワーモジュール。
  3. 前記一の前記DLBフレームと、隣接する前記第1リードフレームとは一体に形成されていることを特徴とする、請求項2に記載のパワーモジュール。
  4. 前記一の前記DLBフレームと、隣接する前記リードフレームとは、櫛歯状に一体に形成されていることを特徴とする、請求項2に記載のパワーモジュール。
  5. 前記第1リードフレームは、P側リードフレームおよびN側リードフレームを含み、
    前記DLBフレームは、P側DLBフレームおよびN側DLBフレームを含み、
    前記P側リードフレームおよび前記P側DLBフレームからなる組と、前記N側リードフレームおよび前記N側DLBフレームからなる組とは、交互に複数並設されることを特徴とする、請求項2に記載のパワーモジュール。
  6. 各前記P側リードフレームは、前記一のパワーチップと前記制御ICチップとを接続する前記ワイヤの下を通って一体に形成されることを特徴とする、請求項5に記載のパワーモジュール。
  7. 前記N側リードフレームおよび前記DLBフレームは、前記樹脂から外方に突出する側に段差を有し、
    各前記P側リードフレームは、前記段差の下を通って一体に形成されることを特徴とする、請求項5に記載のパワーモジュール。
  8. 各前記N側DLBフレームは、一体に形成されることを特徴とする、請求項5に記載のパワーモジュール。
  9. 各前記DLBフレームの幅および厚さは、当該幅および厚さのうちの少なくとも一方が異なったものを含むことを特徴とする、請求項5に記載のパワーモジュール。
  10. 前記DLBフレームは、各前記パワーチップのみを電気的に接続することを特徴とする、請求項1に記載のパワーモジュール。
  11. (a)第1リードフレームを準備する工程と、
    (b)前記第1リードフレーム上に複数のパワーチップを電気的に接続する工程と、
    (c)前記第1リードフレームと離間して第2リードフレームを配置する工程と、
    (d)前記第2リードフレーム上に一の前記パワーチップの駆動を制御する制御IC(Integrated Circuit)チップを電気的に接続する工程と、
    (e)各前記パワーチップ上であって、DLB(Direct Lead Bonding)フレームで各前記パワーチップを電気的に接続する工程と、
    (f)前記一のパワーチップと前記制御ICチップ、および前記制御ICチップと前記第2リードフレームの各々をワイヤで電気的に接続する工程と、
    (g)前記第1リードフレームの一部、前記第2リードフレームの一部、および前記DLBフレームの一部が外方に突出するように、樹脂で前記第1リードフレーム、各前記パワーチップ、前記第2リードフレーム、前記制御ICチップ、前記DLBフレーム、および前記ワイヤを封止する工程と、
    を備え、
    前記工程(g)において、前記樹脂の厚さは、前記ワイヤが存在する部分よりも前記DLBフレームが存在する部分の方が薄いことを特徴とする、パワーモジュールの製造方法。
JP2016221214A 2016-11-14 2016-11-14 パワーモジュールおよびその製造方法 Active JP6647187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016221214A JP6647187B2 (ja) 2016-11-14 2016-11-14 パワーモジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016221214A JP6647187B2 (ja) 2016-11-14 2016-11-14 パワーモジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2018081947A true JP2018081947A (ja) 2018-05-24
JP6647187B2 JP6647187B2 (ja) 2020-02-14

Family

ID=62198244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016221214A Active JP6647187B2 (ja) 2016-11-14 2016-11-14 パワーモジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6647187B2 (ja)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316356A (ja) * 1991-04-15 1992-11-06 Mitsubishi Electric Corp 樹脂封止形半導体装置
JP2000138343A (ja) * 1998-10-30 2000-05-16 Mitsubishi Electric Corp 半導体装置
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2002033445A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp パワー素子を含む半導体装置
JP2003018862A (ja) * 2001-07-03 2003-01-17 Mitsubishi Electric Corp インバータモジュール
JP2003115505A (ja) * 2001-10-04 2003-04-18 Mitsubishi Electric Corp 樹脂パッケージ型半導体装置の製造方法
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法
JP2010034348A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
JP2010212727A (ja) * 2010-05-20 2010-09-24 Mitsubishi Electric Corp 半導体装置
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2013162067A (ja) * 2012-02-08 2013-08-19 Mitsubishi Electric Corp パワー半導体装置
JP2014078646A (ja) * 2012-10-12 2014-05-01 Panasonic Corp パワーモジュールとその製造方法
JP2015106682A (ja) * 2013-12-02 2015-06-08 株式会社デンソー モールドパッケージ
JP2016111088A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316356A (ja) * 1991-04-15 1992-11-06 Mitsubishi Electric Corp 樹脂封止形半導体装置
JP2000138343A (ja) * 1998-10-30 2000-05-16 Mitsubishi Electric Corp 半導体装置
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2002033445A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp パワー素子を含む半導体装置
JP2003018862A (ja) * 2001-07-03 2003-01-17 Mitsubishi Electric Corp インバータモジュール
JP2003115505A (ja) * 2001-10-04 2003-04-18 Mitsubishi Electric Corp 樹脂パッケージ型半導体装置の製造方法
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP2009302526A (ja) * 2008-05-16 2009-12-24 Denso Corp 電子回路装置及びその製造方法
JP2010034348A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 半導体装置および半導体モジュール
JP2010212727A (ja) * 2010-05-20 2010-09-24 Mitsubishi Electric Corp 半導体装置
JP2012015453A (ja) * 2010-07-05 2012-01-19 Denso Corp 半導体モジュールおよびその製造方法
JP2012156450A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2013162067A (ja) * 2012-02-08 2013-08-19 Mitsubishi Electric Corp パワー半導体装置
JP2014078646A (ja) * 2012-10-12 2014-05-01 Panasonic Corp パワーモジュールとその製造方法
JP2015106682A (ja) * 2013-12-02 2015-06-08 株式会社デンソー モールドパッケージ
JP2016111088A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP6647187B2 (ja) 2020-02-14

Similar Documents

Publication Publication Date Title
JP5076440B2 (ja) 半導体装置及び半導体装置の製造方法
US9673118B2 (en) Power module and method of manufacturing power module
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9431326B2 (en) Semiconductor device and manufacturing method thereof
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
KR101224702B1 (ko) 파워소자 패키지모듈 및 그의 제조방법
US9468087B1 (en) Power module with improved cooling and method for making
JP3941728B2 (ja) 電力用半導体装置
JP2007234690A (ja) パワー半導体モジュール
EP2851951B1 (en) Method for manufacturing semiconductor device and semiconductor device
US20140239468A1 (en) Semiconductor device
CN108155168B (zh) 电子器件
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
KR102163662B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
JP2015023226A (ja) ワイドギャップ半導体装置
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
JP6747304B2 (ja) 電力用半導体装置
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP6647187B2 (ja) パワーモジュールおよびその製造方法
WO2020254143A1 (en) Half-bridge power assembly
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN218647932U (zh) 一种超声波焊接引线框架的功率半导体模块
CN216958019U (zh) 一种具有金属连接框架的功率模块
JP7278439B1 (ja) 半導体装置及びそれを用いた電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200114

R150 Certificate of patent or registration of utility model

Ref document number: 6647187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250