JP2013162067A

JP2013162067A - パワー半導体装置

Info

Publication number: JP2013162067A
Application number: JP2012024938A
Authority: JP
Inventors: Junichi Murakami; 純一村上; Kota Nakamura; 幸太中村; Takashi Iyomori; 尚伊与森
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-02-08
Filing date: 2012-02-08
Publication date: 2013-08-19
Anticipated expiration: 2032-02-08
Also published as: JP5758816B2

Abstract

【課題】パワー半導体装置の内部構造を工夫することで、パワー半導体装置の絶縁特性は維持しながら、封止体の量を削減して製造コストを削減する。
【解決手段】本発明に係るパワー半導体装置は、パワー半導体素子１と、パワー半導体素子１を制御する制御素子２と、パワー半導体素子１と制御素子２とをそれぞれ保持する、第１のフレーム３および第２のフレーム４と、パワー半導体素子１と第１のフレーム３とを電気的に接続する導電部材５と、パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４の少なくとも一部と、導電部材５とを覆う封止体６とを備え、導電部材５は、パワー半導体素子１表面と平行に延びるように配置される。
【選択図】図１

Description

この発明は、パワー半導体装置に関し、特に、パワー半導体素子を封止体により保護した、パワー半導体装置に関する。

半導体素子は、外部との電気的接続を担うリードフレームと、該リードフレームと半導体素子とを電気的に接続するワイヤと共に、当該半導体素子を物理的および化学的に保護することを目的として、一般に樹脂封止される。このとき、封止体には良好な放熱特性や絶縁耐圧が求められる。放熱特性の改善を目的に、半導体素子の直上の部分において、他の部分よりも封止体を薄く形成した樹脂封止型半導体装置が特開平１−２７３３３９号公報に提案されている。

一方、ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｅｒ（ＩＧＢＴ）やＭｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）等のパワー半導体素子を、同じように樹脂封止してモジュール化する場合にも、当該樹脂などの封止体には放熱特性と絶縁耐圧とが求められるが、絶縁耐圧の点から、低耐圧素子（ＬＶＩＣ：ＬｏｗＶｏｌｔａｇｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）を封止する場合と比較して封止体の厚みを厚くする必要がある。熱伝導率の低い封止体の厚膜化は放熱特性の悪化につながるため、パワー半導体素子を搭載した基板裏面側に熱伝導性の高い絶縁シートを備えることで、求められる放熱特性を実現する手法が採用されている。

特開平１−２７３３３９号公報

しかしながら、パワー半導体素子を封止体により保護する半導体装置において、ＬＶＩＣのみを封止体により保護する半導体装置と比較して樹脂封止を厚くする必要があるということは、製造工程での封止体の構成材料（たとえば樹脂材料）の使用量を増し、製造コストの増大を招いていた。

また、特開平１−２７３３３９号公報のように、半導体装置の内部構造は従来のまま、封止体の厚さを削減可能な箇所のみ削減する手法では、絶縁耐圧を十分確保するといった観点から封止体の厚さを十分に削減することが難しく、封止体の構成材料の使用量を削減して製造コストを低減することに限界があった。

本発明は、上記のような課題を解決するためになされたものである。この発明の主たる目的は、パワー半導体装置の内部構造を工夫することで、パワー半導体装置の絶縁特性は維持しながら、封止体の量を削減してパワー半導体装置の製造コストを削減することである。

本発明に係るパワー半導体装置は、パワー半導体素子と、パワー半導体素子を制御する制御素子と、パワー半導体素子と制御素子とをそれぞれ保持する、第１および第２のフレームと、パワー半導体素子と第１のフレームとを電気的に接続する導電部材と、パワー半導体素子と、制御素子と、第１および第２のフレームの少なくとも一部と、導電部材とを覆う封止体とを備え、導電部材は、パワー半導体素子表面と平行に延びるように配置される。

本発明に係るパワー半導体装置は、絶縁特性を維持しながら、パワー半導体素子、または制御素子、または導電部材、またはこれらの複合部分の直上の封止体の量を削減できる。

本実施の形態１に係るパワー半導体装置の概略構成を示す断面図である。本実施の形態１に係るパワー半導体装置の変形例を示す断面図である。本実施の形態１に係るパワー半導体装置の他の変形例を示す断面図である。本実施の形態２に係るパワー半導体装置の概略構成を示す断面図である。本実施の形態２に係るパワー半導体装置の変形例を示す断面図である。本実施の形態３に係るパワー半導体装置の概略構成を示す断面図である。本実施の形態３に係るパワー半導体装置の変形例を示す断面図である。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。

（実施の形態１）
以下、本発明の実施の形態１について説明する。まず、図１を参照して、実施の形態１に係るパワー半導体装置の構成を説明する。パワー半導体装置は、パワー半導体素子１と、パワー半導体素子１を制御する制御素子２と、パワー半導体素子１と制御素子２とをそれぞれ保持しながら外部との電気的接続を担う第１のフレーム３および第２のフレーム４と、パワー半導体素子１と第１のフレーム３とを電気的に接続する導電部材５と、封止体６とを備える。

パワー半導体素子１は、ＩＧＢＴやＭＯＳＦＥＴなどのパワー半導体素子であり、例えば半田や銀ペーストなどの接続部材（図示せず）を介して第１のフレーム３に保持されている。本実施の形態に係るパワー半導体装置は、複数のパワー半導体素子１を備えてもよい。第１のフレーム３には、第１の凹部が形成されており、当該第１の凹部の内部（具体的には第１の凹部の底面）上にパワー半導体素子１が配置されている。当該第１の凹部の深さの値は、たとえばパワー半導体素子１の高さ（図１の上下方向におけるパワー半導体素子１の厚さ）の値と同じか、当該パワー半導体素子１の厚さの値より大きいことが好ましい。

制御素子２は、パワー半導体素子１を駆動および制御する素子であり、例えば半田や銀ペーストなどの接続部材（図示せず）を介して第２のフレーム４に保持されている。本実施の形態に係るパワー半導体装置は、複数の制御素子２を備えてもよい。

第１のフレーム３は、少なくとも１個以上のパワー半導体素子１を保持するとともに、パワー半導体素子１と外部とを電気的に接続する役割を担っている。第２のフレーム４は、少なくとも１個以上の制御素子２を保持するとともに、制御素子２と外部とを電気的に接続する役割を担っている。本実施の形態に係るパワー半導体装置は、第１のフレーム３および第２のフレーム４をそれぞれ複数備えてもよい。

第１のフレーム３および第２のフレーム４を構成する材料は、導電性を有する任意の素材を採用可能であるが、例えば、銅を含む材料でもよい。また、第１のフレーム３および第２のフレーム４において、パワー半導体素子１や制御素子２を保持している側（本明細書では以後表面側と呼ぶ）とは反対側（本明細書では以後裏面側と呼ぶ）には、絶縁性を有する絶縁シートやヒートシンク（図示せず）を備えていてもよい。

パワー半導体素子１と第１のフレーム３とを電気的に接続する導電部材５は、パワー半導体素子１表面と平行に延びるように配置される。ここで、パワー半導体素子１表面と平行に延びるようにとは、パワー半導体素子１表面に対し、導電部材５の延在方向のなす角度が例えば±５度以内となっている場合を意味する。より好ましくは、導電部材５の延在方向とパワー半導体素子１表面とが略平行であればよい。導電部材５と、パワー半導体素子１および第１のフレーム３との接続は、例えば半田接合により実施できる。このとき、第１のフレーム３には、必要に応じて半田めっきを施しておいてもよい。導電部材５としては、たとえば帯状または板状の導電体を用いることができる。導電部材の材料としてはたとえば銅やアルミニウムを用いることができる。ここで、パワー半導体素子１が配置されている第１のフレーム３の第１の凹部の深さを、パワー半導体素子１の厚さとほぼ同じにしておくことで、導電部材５をパワー半導体素子１表面に対して平行に配置することを容易に実施できる。

封止体６は、パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４の少なくとも一部と、導電部材５とを覆うことにより、物理的および化学的にこれらを保護する。封止体６の材料としては、絶縁性を有する任意の素材を採用可能であるが、例えばエポキシ樹脂を採用できる。封止体６は、例えばトランスファモールド法により形成可能である。なお、上記のように、第１のフレーム３もしくは第２のフレーム４の裏面側に絶縁シートやヒートシンクを備えた場合には、封止体６は裏面側にはほとんど形成しない方が好ましい。

パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４の少なくとも一部と、導電部材５とを保護するために、各部の表面側に配置される封止体の必要な厚みは、例えば１００μｍ以上である。図１の例では、封止体６の厚みは２ｍｍ程度とすることができる。また、制御素子２がＬＶＩＣで構成されている場合は、ＬＶＩＣの直上の部分においては、封止体６の厚みを例えば１０μｍ程度まで薄することもできる。図１に示したパワー半導体装置では、上記のように封止体６の必要な厚みを確保したうえで、パワー半導体素子１上に位置する封止体６の表面に凹部を形成している。

このとき、導電部材５がパワー半導体素子１表面と略平行に延びるように配置されることにより、導電部材５がワイヤボンディング法により形成された導電体ワイヤである場合より、導電部材５をパワー半導体素子１に沿うように（導電体ワイヤを用いた場合よりパワー半導体素子１に近い位置に）形成できる。これにより、従来通りに導電部材５を封止体６により保護しながらも、導電部材５がワイヤボンディング法により形成される場合と比較して、導電部材５の直上の部分の封止体６の量を削減できる。すなわち、導電部材５がパワー半導体素子１表面に沿って（実質的に当該表面に接触するように）形成されているので、導電部材５から封止体６の最表面までの距離（封止体６の厚み）を従来と同じにしたまま、パワー半導体素子１表面から封止体６の最表面までの距離を、導電部材５をワイヤボンディング法により形成した場合より短くできる。このため、パワー半導体素子１上に位置する領域において、封止体６の表面に凹部が形成され、結果的に封止体６を構成する樹脂などの材料の使用量を削減できる。

なお、図１に示すように、第１のフレーム３に上述した第１の凹部８を設けて、第１の凹部８の内部でパワー半導体素子１を保持してもよい。第１の凹部８の形状としては、第１のフレーム３において、封止体６に覆われた部分の中で形成され、パワー半導体素子１を保持可能な任意の形状を採用することができる。これにより、トランスファモールド法により封止体６を形成する場合、従来のモールドを使用してパワー半導体素子１直上の部分の封止体６の厚みを増すことができる。あるいは、パワー半導体素子１直上の部分の封止体６の厚みを維持しつつ、パワー半導体素子１直上の部分の封止体６の表面の位置を他の部分における表面の位置より低く（第１のフレーム３により近い位置に）設定できるので、結果的に封止体６に凹部を形成でき、封止体６を構成する材料の使用量を削減できる。

また、図２を参照して、第２のフレーム４に第２の凹部７を設け、第２の凹部７の内部で制御素子２を保持してもよい。第２の凹部７は、第２のフレーム４において、封止体６に覆われた部分の中で形成される。第２の凹部７の形状としては、制御素子２を保持可能な任意の形状を採用することができる。第２の凹部７の深さは、例えば、制御素子２の厚みに相当するように設定してもよい。この場合、制御素子２表面（第２のフレーム４と接触する裏面と反対側の上部表面）の位置は、第２のフレーム４側に移動する。これにより、制御素子２表面を保護するために必要な封止体６の厚みは維持しながら、制御素子２の直上の部分の封止体６の表面の位置を第２の凹部７が形成されない場合よりも第２のフレーム４側に下げることができる。この結果、制御素子２の表面上の領域についてもパワー半導体素子１の表面上の領域と同様に、封止体６に凹部を形成できるので、結果的に封止体６を構成する材料の使用量を削減できる。

また、図３を参照して、第２のフレーム４の裏面側（パワー半導体素子１が保持されている表面側とは反対側）で制御素子２を保持してもよい。制御素子２は、パワー半導体素子１と比較して高電圧がかからない分、必要な封止体６の厚みは薄く、かつ第２のフレーム４の裏面側にヒートシンクを設ける必要性も低いため、第２のフレーム４の裏面側で制御素子２を保持することができる。これにより、第２のフレーム４の表面側の封止体６の厚みは、第２のフレーム４を保護するのに必要な厚みのみとすることができ、制御素子２を表面側に保持した場合と比較して、第２のフレーム４の表面側の封止体６を削減できる。

なお、図１〜図３の例では、封止体６の端部において、第１のフレーム３および第２のフレーム４のみを覆っている部分の封止体６を削減していないが、絶縁距離（空間距離および沿面距離）を十分に確保するために削減しないほうが好ましい。

（実施の形態２）
以下、本発明の実施の形態２について説明する。まず、図４を参照して、本実施の形態に係るパワー半導体装置の構成を説明する。パワー半導体装置は、パワー半導体素子１と、パワー半導体素子１を制御する制御素子２と、パワー半導体素子１と制御素子２とをそれぞれ保持しながら外部との電気的接続を担う第１のフレーム３および第２のフレーム４と、パワー半導体素子１と第１のフレーム３とを電気的に接続する導電部材５と、封止体６とを備える。本実施の形態に係るパワー半導体装置は、基本的には図１に示した実施の形態１に係るパワー半導体装置と同じ構成部材から成るが、第２のフレーム４が第２の凹部７を含み、かつ導電部材５がワイヤボンディング法で形成される点で異なる。第１のフレーム３に設けた第１の凹部８の内部で、パワー半導体素子１が保持されており、導電部材５はこれらのパワー半導体素子１と第１のフレーム３とを電気的に接続している。第１の凹部８の深さは、パワー半導体素子１の厚みより十分深くなっている。このように、パワー半導体素子１を第１のフレーム３に形成された第１の凹部８の内部に配置することで、図１〜図３に示したパワー半導体装置と同様の効果を得ることができる。

さらに、第２のフレーム４に第２の凹部７を設け、第２の凹部７の内部で制御素子２を保持することにより、制御素子２の直上の部分の封止体６の表面の位置を第２の凹部７が形成されない場合よりも第２のフレーム４側に下げることができる。

また、図５を参照して、第１の凹部８の内部で第１のフレーム３と導電部材５とを電気的に接続させてもよい。これにより、図４に示したように導電部材５を第１のフレーム３の第１の凹部８以外の部分に接続する場合より、導電部材５の形成位置を第１のフレーム３により接近させることができる。この結果、従来通りに導電部材５を封止体６により保護しながらも（つまり導電部材５から封止体６の表面までの距離を維持しながら）、導電部材５の直上の部分の封止体６の表面の位置を第１のフレーム３に近づけることができる。

（実施の形態３）
以下、本発明の実施の形態３について説明する。まず、図６を参照して、本実施の形態に係るパワー半導体装置を説明する。パワー半導体装置は、パワー半導体素子１と、パワー半導体素子１を制御する制御素子２と、パワー半導体素子１と制御素子２とをそれぞれ保持しながら外部との電気的接続を担う第１のフレーム３および第２のフレーム４と、パワー半導体素子１と第１のフレーム３とを電気的に接続する導電部材５と、封止体６とを備える。本実施の形態に係るパワー半導体装置は、基本的には図４に示した実施の形態２に係るパワー半導体装置と同じ構成部材から成るが、制御素子２が第２のフレーム４の裏面側に保持されている点が図４に示したパワー半導体装置と異なる。

このようにすれば、図４に示したパワー半導体装置により得られる効果に加えて、第２のフレーム４の裏面側で制御素子２を保持することにより、第２のフレーム４の表面側の封止体６の厚みを、第２のフレーム４を保護するのに必要な厚みのみとすることができる。このため、制御素子２を表面側に保持した場合と比較して、第２のフレーム４の表面側に形成される封止体６の厚みを削減できる。

また、図７を参照して、第１の凹部８の内部で第１のフレーム３と導電部材５とを電気的に接続させてもよい。この場合、図５に示したパワー半導体装置と同様に、従来通りに導電部材５を封止体６により保護しながらも、導電部材５の直上の部分の封止体６の表面の位置を第１のフレーム３に近づけることができる。

以下、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。

この発明に従ったパワー半導体装置は、図１〜図３に示すように、パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４と、導電部材５と、封止体６とを備える。制御素子２は、パワー半導体素子１を制御する。第１のフレーム３および第２のフレーム４は、パワー半導体素子１と制御素子２とをそれぞれ保持する。導電部材５は、パワー半導体素子１と第１のフレーム３とを電気的に接続する。封止体６は、パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４の少なくとも一部と、導電部材５とを覆う。導電部材５は、パワー半導体素子１表面と平行に延びるように配置される。

このようにすれば、導電部材５がパワー半導体素子１表面に沿って（実質的に当該表面に接触するように）形成されているので、導電部材５から封止体６の最表面までの距離（封止体６の厚み）を従来と同じにしたまま、パワー半導体素子１表面から封止体６の最表面までの距離を、導電部材５をワイヤボンディング法により形成した場合より短くできる。このため、パワー半導体素子１上に位置する領域において、封止体６の表面に凹部が形成され、結果的に封止体６を構成する樹脂などの材料の使用量を削減できる。

上記パワー半導体装置において、図２に示すように第２のフレーム４は第２の凹部７を含んでいてもよく、第２の凹部７に制御素子２を保持してもよい。この場合、制御素子２表面を保護するために必要な封止体６の厚みは維持しながら、制御素子２の直上の部分の封止体６の表面の位置を第２の凹部７が形成されない場合よりも第２のフレーム４側に下げることができる。この結果、封止体６を構成する材料の使用量を削減できる。

上記パワー半導体装置では、図３に示すように、第１のフレーム３においてパワー半導体素子１が保持された側と反対側に位置する面である、第２のフレーム４の裏面に、制御素子２が保持されていてもよい。この場合、第２のフレーム４の表面側の封止体６の厚みは、第２のフレーム４を保護するのに必要な厚みのみとすることができ、制御素子２を表面側に保持した場合と比較して、第２のフレーム４の表面側の封止体６を削減できる。

この発明に従ったパワー半導体装置は、図２、図４、図５に示すように、パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４と、封止体６とを備える。制御素子２は、パワー半導体素子１を制御する。第１のフレーム３および第２のフレーム４は、パワー半導体素子１と制御素子２とをそれぞれ保持する。封止体６は、パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４とを覆う。第２のフレーム４は第２の凹部７を含む。第２の凹部７に制御素子２が保持される。

このようにすれば、制御素子２表面を保護するために必要な封止体６の厚みは維持しながら、制御素子２の直上の部分の封止体６の表面の位置を第２の凹部７が形成されない場合よりも第２のフレーム４側に下げることができる。この結果、封止体６を構成する材料の使用量を削減できる。

この発明に従ったパワー半導体装置は、図３、図６、図７に示すように、パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４と、封止体６とを備える。制御素子２は、パワー半導体素子１を制御する。第１のフレーム３および第２のフレーム４は、パワー半導体素子１と制御素子２とをそれぞれ保持する。封止体６は、パワー半導体素子１と、制御素子２と、第１のフレーム３および第２のフレーム４とを覆う。第１のフレーム３においてパワー半導体素子１が保持された側と反対側に位置する面である、第２のフレーム４の裏面に、制御素子２が保持されている。

このようにすれば、第２のフレーム４の表面側の封止体６の厚みは、第２のフレーム４を保護するのに必要な厚みのみとすることができ、制御素子２を表面側に保持した場合と比較して、第２のフレーム４の表面側の封止体６を削減できる。

上記パワー半導体装置は、図５および図７に示すように、パワー半導体素子１と第１のフレーム３とを電気的に接続する導電部材５を備えていてもよい。第１のフレーム３は第１の凹部８を含んでいてもよい。パワー半導体素子１は第１のフレーム３の第１の凹部８に保持されてもよい。導電部材５は、第１のフレーム３の第１の凹部８の内部において第１のフレーム３と電気的に接続されていもよい。

このようにすれば、導電部材５から封止体６の表面までの距離を維持しながら、導電部材５の直上の部分の封止体６の表面の位置を第１のフレーム３に近づけることができる。

以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲のすべての変更が含まれることが意図される。

この発明は、パワー半導体素子を封止体により保護したパワー半導体装置に、特に有利に適用される。

１パワー半導体素子、２制御素子、３第１のフレーム、４第２のフレーム、５導電部材、６封止体、７第２の凹部、８第１の凹部。

Claims

パワー半導体素子と、
前記パワー半導体素子を制御する制御素子と、
前記パワー半導体素子と前記制御素子とをそれぞれ保持する、第１および第２のフレームと、
前記パワー半導体素子と前記第１のフレームとを電気的に接続する導電部材と、
前記パワー半導体素子と、前記制御素子と、前記第１および第２のフレームの少なくとも一部と、前記導電部材とを覆う封止体とを備え、
前記導電部材は、前記パワー半導体素子表面と平行に延びるように配置される、パワー半導体装置。
前記第２のフレームは凹部を含み、
前記凹部に前記制御素子を保持する、請求項１に記載のパワー半導体装置。
前記第１のフレームにおいて前記パワー半導体素子が保持された側と反対側に位置する面である、前記第２のフレームの裏面に、前記制御素子が保持されている、請求項１に記載のパワー半導体装置。
パワー半導体素子と、
前記パワー半導体素子を制御する制御素子と、
前記パワー半導体素子と前記制御素子とをそれぞれ保持する、第１および第２のフレームと、
前記パワー半導体素子と、前記制御素子と、前記第１および第２のフレームとを覆う封止体とを備え、
前記第２のフレームは凹部を含み、
前記凹部に前記制御素子を保持する、パワー半導体装置。
パワー半導体素子と、
前記パワー半導体素子を制御する制御素子と、
前記パワー半導体素子と前記制御素子とをそれぞれ保持する、第１および第２のフレームと、
前記パワー半導体素子と、前記制御素子と、前記第１および第２のフレームとを覆う封止体とを備え、
前記第１のフレームにおいて前記パワー半導体素子が保持された側と反対側に位置する面である、前記第２のフレームの裏面に、前記制御素子が保持されている、パワー半導体装置。
前記パワー半導体素子と前記第１のフレームとを電気的に接続する導電部材を備え、
前記第１のフレームは凹部を含み、
前記パワー半導体素子は前記第１のフレームの前記凹部に保持され、
前記導電部材は、前記第１のフレームの前記凹部の内部において前記第１のフレームと電気的に接続する、請求項４または請求項５に記載のパワー半導体装置。