JP2014078646A - パワーモジュールとその製造方法 - Google Patents

パワーモジュールとその製造方法 Download PDF

Info

Publication number
JP2014078646A
JP2014078646A JP2012226470A JP2012226470A JP2014078646A JP 2014078646 A JP2014078646 A JP 2014078646A JP 2012226470 A JP2012226470 A JP 2012226470A JP 2012226470 A JP2012226470 A JP 2012226470A JP 2014078646 A JP2014078646 A JP 2014078646A
Authority
JP
Japan
Prior art keywords
individual semiconductor
substrate
semiconductor chip
internal lead
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012226470A
Other languages
English (en)
Other versions
JP2014078646A5 (ja
Inventor
Eiji Yasuda
英司 安田
Shigetoshi Soda
茂稔 曽田
Do Hwan An
道煥 安
Toshikazu Imai
俊和 今井
Eiichi Hirai
栄一 平井
Sadayuki Yoshida
貞之 吉田
Kazue Doura
和重 道羅
Akira Yamaguchi
旭 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012226470A priority Critical patent/JP2014078646A/ja
Publication of JP2014078646A publication Critical patent/JP2014078646A/ja
Publication of JP2014078646A5 publication Critical patent/JP2014078646A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することを目的とする。
【解決手段】あらかじめ、個別半導体チップ２と板状の内部リード１とを導電性接合材１８を用いて接合させておき、内部リード１と接合した個別半導体チップ２を導電性接合材の再溶融開始温度より低い温度で基板に実装することにより、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することができる。
【選択図】図２

Description

本発明は、電源回路に使用されるパワーモジュールとその製造方法等に関するものである。
電源回路は、パワーＭＯＳＦＥＴと、パワーＭＯＳＦＥＴのドライバーと、動作を制御するコントローラと、電位を安定化させる各種の能動素子とから構成される。一般的には、これらを単体の半導体装置として製造し、これらを装置基板に実装して電源回路を構成する。しかし、電源回路の小型化のため、１つの基板にこれらの回路の内、パワーＭＯＳＦＥＴと、パワーＭＯＳＦＥＴのドライバーと、動作を制御するコントローラとを混載してモジュール化したパワーモジュールが用いられている場合があった。
以下、従来のパワーモジュールについて図１２を用いて説明する。
図１２は従来のパワーモジュールの構成を示す斜視図であり、一部を透視的に表している。
図１２において、３０はリードフレーム等の基板である。基板３０上に、高電圧側のパワーＭＯＳＦＥＴ３１，低電圧側のパワーＭＯＳＦＥＴ３２およびドライバーとコントローラの機能を備える制御用ＩＣ３３が搭載されている。高電圧側のパワーＭＯＳＦＥＴ３１および低電圧側のパワーＭＯＳＦＥＴ３２は、それぞれドレイン端子（図示せず）と基板３０の表面電極（図示せず）とが電気的に接続されるように基板３０上に搭載される。高電圧側のパワーＭＯＳＦＥＴ３１および低電圧側のパワーＭＯＳＦＥＴ３２のゲート端子（図示せず）はワイヤー３４により制御用ＩＣ３３と電気的に接続される。高電圧側のパワーＭＯＳＦＥＴ３１および低電圧側のパワーＭＯＳＦＥＴ３２のソース端子（図示せず）はそれぞれ、複数のワイヤー３５により基板３０の外部端子３６，３７と電気的に接続される。また、制御用ＩＣ３３はワイヤー３８により基板３０の複数の外部端子３９と電気的に接続される。そして、基板３０上を封止樹脂４０により封止して、パワーモジュールを構成していた。これにより、電源回路の省スペース化を実現していた（例えば、特許文献１参照）。
また、単体のパワーＭＯＳＦＥＴ装置において、接続抵抗を下げるために、ソース端子と外部電極との接続を金属プレートにより行う場合があった。以下、図１３を用いて従来の単体のパワーＭＯＳＦＥＴ装置の構成を説明する。
図１３は従来の単体のパワーＭＯＳＦＥＴ装置の構成を示す斜視図であり、一部を透視的に表している。
図１３において、４１はリードフレーム等の基板であり、基板４１上にパワーＭＯＳＦＥＴ４２が搭載されている。パワーＭＯＳＦＥＴ４２はドレイン端子（図示せず）と基板４１の表面電極（図示せず）とが電気的に接続されるように基板４１上に搭載される。パワーＭＯＳＦＥＴ４２のゲート端子（図示せず）はワイヤー４３により外部端子４４と電気的に接続される。パワーＭＯＳＦＥＴ４２のソース端子（図示せず）はＣｕ製の金属プレートからなる内部リード４５により基板４１の外部端子４６と電気的に接続される。そして、基板４１上を封止樹脂４７で封止してパワーＭＯＳＦＥＴ装置を製造していた。このように、ソース端子（図示せず）と外部端子４６との接続を金属プレートからなる内部リード４５により行うことにより、複数のワイヤーで接続する場合に比べて低抵抗化を実現していた。
特表２００３−５２８４４９号公報 特開２００１−２９１８２３号公報
ここで、従来のパワーモジュールにおいても、さらなる省スペース化と、ソース端子あるいはドレイン端子と基板や外部端子との接続の低抵抗化が求められている。
しかしながら、複数のＩＣが混載されるパワーモジュールにおいて、各ＩＣを基板に実装した後、内部リードをパワーＭＯＳＦＥＴに接続する必要があるため、周囲のＩＣと干渉し、省スペース化を図りながら内部リードを接続することが困難となっていた。また、各ＩＣを基板に実装した後に内部リードを接続すると、内部リードの接続の際の熱処理により、基板と各ＩＣとの接合部分が、オープンとなったりずれたりするという問題点を有していた。
上記課題を解決するために、本発明は、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することを目的とする。
上記目的を達成するために、本発明のパワーモジュールは、表面に形成されるドレイン端子を備えて前記表面に対する裏面に形成されるソース端子およびゲート端子を備える１または複数の個別半導体チップと、表面に前記個別半導体チップに対応するソース電極，ゲート電極および複数の外部端子を備える基板と、導電性接合剤を硬化させるにより前記ドレイン端子と電気的に接続されて一端が１つの前記外部端子と電気的に接続する板状の内部リードと、前記基板の表面に実装される１または複数の機能素子とを有し、前記内部リードは前記個別半導体チップが前記基板に実装される前に前記個別半導体チップの前記ドレイン端子に接合され、前記個別半導体チップは前記基板上に前記ソース端子と前記ソース電極，前記ゲート端子と前記ゲート電極がそれぞれフリップチップボンディングされて実装されることを特徴とする。
また、前記導電性接合剤が銀を含んでも良い。
また、前記導電性接合剤は、硬化した後に、再溶融開始温度が前記プリップチップボンディングに用いる導電性材料の溶融温度より高くなることが好ましい。
また、前記内部リードが銅製であることが好ましい。
また、前記基板の前記外部端子上の前記内部リードの一端が接続される領域に設けられる第１の窪みと、前記個別半導体チップの前記ドレイン端子が接続される前記内部リードの面側に前記内部リードの一端を曲げる曲げ部とをさらに有し、前記内部リードの一端が前記第１の窪みに位置決めされた状態で前記個別半導体チップを前記基板に実装しても良い。
また、前記基板の前記個別半導体チップが実装される領域に形成される第２の窪みと、前記第２の窪み内で個別半導体チップの裏面と前記基板との間に充填される樹脂とをさらに有しても良い。
さらに、本発明のパワーモジュールの製造方法は、導電性接合剤により個別半導体チップと内部リードとを電気的に接合する工程と、前記内部リードが接合された前記個別半導体チップを基板に実装する工程と、機能素子を前記基板に実装する工程とを有することを特徴とする。
または、導電性接合剤により個別半導体チップと内部リードとを電気的に接合する工程と、前記内部リードの一端を基板の外部端子に形成された窪みに位置決めした状態で前記内部リードが接合された前記個別半導体チップを基板に実装する工程と、機能素子を前記基板に実装する工程とを有することを特徴とする。
また、前記個別半導体チップを前記基板に実装する際に、硬化した前記導電性接合剤の再溶融開始温度より溶融温度の低い温度の導電性材料で前記個別半導体チップを前記基板に実装することが好ましい。
以上のように、あらかじめ、個別半導体チップと内部リードとを導電性接合材を用いて接合させておき、内部リードと接合した個別半導体チップを基板に実装することにより、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することができる。
実施の形態１におけるパワーモジュールの構成を例示する斜視図 実施の形態１におけるパワーモジュールの構成を例示する断面図 実施の形態２におけるパワーモジュールの構成を例示する断面図 本発明のパワーモジュールの製造方法を説明する工程断面図 本発明のパワーモジュールの製造方法を説明する工程断面図 本発明のパワーモジュールの製造方法を説明する工程断面図 本発明のパワーモジュールの製造方法を説明する工程断面図 本発明のパワーモジュールの製造方法を説明する工程断面図 本発明のパワーモジュールの製造方法を説明する工程断面図 本発明のパワーモジュールの製造方法を説明する工程断面図 本発明のパワーモジュールの製造方法を説明する工程断面図 従来のパワーモジュールの構成を示す斜視図 従来の単体のパワーＭＯＳＦＥＴ装置の構成を示す斜視図
本発明のパワーモジュールは、パワーＭＯＳＦＥＴ等である縦型の個別半導体チップと機能素子とを基板上に混載して形成される。そして、個別半導体チップの表面に設けられるドレイン端子とパワーモジュールの外部端子との電気的接続を導電性を有する板状の内部リードを介して行い、ドレイン端子と内部リードとを銀ペースト等の導電性接合材を硬化させることにより接続する。また、パワーモジュールの製造の際には、あらかじめ、個別半導体チップと内部リードを接合しておき、その後、他の機能素子と同時、あるいは相前後して内部リードが接合された個別半導体チップを基板に実装する。実装の際には、基板に形成されたソース電極と個別半導体チップのソース端子，基板に形成されたゲート電極と個別半導体チップのゲート端子をそれぞれフリップチップボンディングするように、導電性接合剤の再溶融開始温度より低い接合温度でボンディング材料である導電性材料を用いて基板に個別半導体チップを実装する。
このように、あらかじめ、個別半導体チップと内部リードを接合しておくことにより、接続抵抗を低減させながら周囲に実装される個別半導体チップや機能素子の影響を受けず、容易に内部リードを介してドレイン端子と外部端子との電気的接続を行うことができる。さらに、導電性接合剤の再溶融開始温度より低い温度で内部リードが接合された個別半導体チップを基板に実装するため、個別半導体チップと内部リードとの接合信頼性を確保することができる。また、ゲート端子をフリップチップ実装することにより、ワイヤーボンディングする場合に比べて容易にボンディングを行うことができる。
なお、基板としては、内部リードとの接続領域や機能素子等からのワイヤーボンディング領域を備える外部端子，ソース端子およびゲート端子等を備える樹脂基板やセラミック基板、あるいは、これらの端子が電気的に独立したリードフレームを用いることができる。また、基板には、放熱板付き基板，空洞パッケージ用基板，金属基板，フレキシブル基板も含む。また、個別半導体チップは高電圧側および低電圧側の２つの個別半導体チップを搭載することができるが、いずれか一方の個別半導体チップあるいは３つ以上の個別半導体チップを同様に実装することもできる。また、機能素子は、ドライバーやコントローラあるいはこれらの機能を備える集積回路チップや抵抗，容量，コイル等の受動素子，能動素子を組み合わせて実装することができる。また、内装樹脂として、例えば、内部リードフレームと外部リードフレームや基板との応力緩和のためのアンダーフィル材、個別半導体チップ動作時における放熱性向上のための熱伝導性非絶縁グリース等が用いられる。
以下、図面を用いて実施の形態について説明する。なお、基板としてリードフレームを用い、高電圧側および低電圧側の２つの個別半導体チップと集積回路チップとを混載する場合を例に説明する。
（実施の形態１）
まず、図１，図２を用いて実施の形態１におけるパワーモジュールの構成について説明する。
図１は実施の形態１におけるパワーモジュールの構成を例示する斜視図、図２は実施の形態１におけるパワーモジュールの構成を例示する断面図であり、図１のＸ−Ｘ’断面図である。
図１，図２に示すように、外部リードフレーム４は、インナーリード部１３と連続的に形成されてそれぞれ電気的に分離する複数の外部端子１２、インナーリード部２３と連続的に形成されてそれぞれ電気的に分離する複数の外部端子２２、および２つの個別半導体チップ２それぞれの搭載領域となる２つのダイパッド１４，集積回路チップ８の搭載領域となるダイパッド１５とから構成される。ダイパッド１４には、個別半導体チップ２のソース端子（図示せず）と接続するソース電極１６、およびゲート端子（図示せず）と接続するゲート電極１７が独立して形成される。個別半導体チップ２の表面にはドレイン端子（図示せず）が形成され、表面に対する裏面にはソース端子（図示せず）およびゲート端子（図示せず）が形成される。個別半導体チップ２は裏面側で外部リードフレーム４のダイパッド１４と接続され、この接続は、ソース端子（図示せず）とソース電極１６、およびゲート端子（図示せず）とゲート電極１７とを電気的に接続することによりなされる。個別半導体チップ２のドレイン端子（図示せず）には導電性を有する板状の内部リード１が電気的に接続され、内部リード１の一端が１つの外部端子１２のインナーリード部１３と電気的に接続されることにより、ドレイン端子（図示せず）と外部端子１２が導通される。集積回路チップ８はダイパッド１５に実装され、集積回路チップ８の電極９がワイヤー１０を介してゲート電極１７や外部端子２２と導通される。また、個別半導体チップ２と外部リードフレーム４との間を内装樹脂７で封止しても良い。さらに、外部リードフレーム４上を外部端子１２、外部端子２２を露出させながら封止樹脂１１で樹脂封止してもよい。
ここで、内部リード１は、外部リードフレーム４に個別半導体チップ２が実装されるに先立って、あらかじめ個別半導体チップ２のドレイン端子（図示せず）と接合される。接合に際して、ドレイン端子（図示せず）と内部リード１との間に銀ペースト等の導電性接合剤１８を設け、加熱して導電性接合剤１８を硬化させることによりドレイン端子（図示せず）と内部リード１とを接合する。銀ペーストの硬化温度は、例えば、約１７５〜２００℃であり、硬化後の銀ペーストの再溶融温度は約４００℃である。ここでは銀ペースト以外にも、導電性接着剤，導電性接合材，導電性ペースト等の導電性接合材料を用いることができる。
また、２つの個別半導体チップ２，集積回路チップ８の外部リードフレーム４への実装は、同時にまたは任意の順番に行うことができ、端子と電極間、あるいは集積回路チップ８裏面とダイパッド１５との間を、半田等の導電性材料１９を設け、導電性材料１９を溶融凝固させることにより接合する。この場合、溶融温度が導電性接合剤１８の再溶融開始温度より低い導電性材料１９を用いて個別半導体チップ２，集積回路チップ８の外部リードフレーム４への実装を行う。例えば、高温半田を用いても、その溶融温度は２７０〜３２０℃であり、導電性接合剤１８の再溶融開始温度より低いので、内部リード１と個別半導体チップ２との接合信頼性を確保することができる。なお、図では、ソース電極１６，ゲート電極１７上に導電性材料１９を設けて接合しているが、ソース電極１６を複数の導電性材料からなる突起電極の集合とし、ゲート電極１７も導電性材料からなる突起電極として、加熱によりソース端子（図示せず）とソース電極１６、およびゲート端子（図示せず）とゲート電極１７とを溶融接合する構成としても良い。
このように、あらかじめ、個別半導体チップ２に内部リード１を接合してから、個別半導体チップ２を外部リードフレーム４に実装することにより、外部リードフレーム４に実装された他の個別半導体チップ２や集積回路チップ８に影響されず、省スペース化されたパワーモジュールであっても、ドレイン端子の接続を板状の内部リード１により行うことができ、容易に低抵抗化を図ることができる。さらに、導電性接合剤１８の再溶融開始温度より溶融温度が低い導電性材料１９を用いて個別半導体チップ２，集積回路チップ８の外部リードフレーム４への実装を行うことにより、実装時に導電性接合剤１８が再溶融せず、個別半導体チップ２と内部リード１との接合信頼性を確保することができる。また、ゲート端子をフリップチップ接続するため、外部リードフレーム４上でワイヤーボンディングする必要がなくなり、より省スペース化や接続信頼性の向上を実現することができる。
前述したように、外部リードフレーム４に代えて樹脂やセラミック等の基板を用いることもできる。この場合は、内部配線と電極により、必要な電気的な接続と分離を行う。また、個別半導体チップ２の個数や集積回路チップ８の機能，個数は任意である。また、内部リード１にはできるだけ抵抗値の低い材質を用いることが好ましく、アルミニウムや銅等が好適である。例えば、銅製の内部リード１として、無酸素銅、若しくは鉄（Ｆｅ）、燐（Ｐ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の内の少なくとも１種類の不純物を含む銅剤により形成されるものを用いることができ、低抵抗化のためにより好ましい。また、その形状は、できるだけ幅の広い板状とし、搭載状態でのドレイン端子と外部端子１２のインナーリード部１３との高さを調整するために１または複数個所で曲げることもできる。
（実施の形態２）
次に、図３を用いて実施の形態２におけるパワーモジュールの構成について説明する。
図３は実施の形態２におけるパワーモジュールの構成を例示する断面図であり、図１のＸ−Ｘ’に相当する位置での断面図である。
実施の形態２のパワーモジュールは、実施の形態１のパワーモジュールにおいて、外部リードフレームのインナーリード部に窪みを設け、内部リードの一端をこの窪みに位置決め固定することを特徴とする。
図３に示すように、実施の形態２におけるパワーモジュールは、外部リードフレーム３の外部端子１２と連続するインナーリード部１３表面に窪み５が形成される。そして、内部リード２０の端部を折り曲げ部で個別半導体チップ２が接合される方向、つまり、内部リード２０のドレイン端子が接続される内部リード２０の面側に折り曲げる。実施の形態１と同様に内部リード２０が接合された個別半導体チップ２を外部リードフレーム３に実装する際には、内部リード２０の一端をこの窪み５に位置決めした状態で、個別半導体チップ２を外部リードフレーム３に実装することが特徴である。なお、内部リード２０の折り曲げは一端が個別半導体チップ２が接合される方向に突出すれば良く、折り曲げ回数は任意である。また、窪み５に挿入される一端の形状は任意であり、任意の方向にさらに折り曲げて内部リード２０の先端部を面形状にしても良い。この場合、先端部の形状に応じて窪み５の形状を決定する。これ以外の構成は実施の形態１と同様である。
このように、外部リードフレーム３に窪み５を形成し、個別半導体チップ２を外部リードフレーム３に実装する際に、個別半導体チップ２に接合された内部リード２０の一端を窪み５に固定することにより、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することができ、さらに、実装の位置精度が向上すると共に、実装信頼性を向上させることができる。
また、外部リードフレーム３のダイパッド１４表面に窪み６を設け、窪み６内部に個別半導体チップ２を実装しても良い。この構成によると、個別半導体チップ２の下部を内部樹脂７で封止した場合、内部樹脂７の流出を窪み６の内壁で防止することができ、実装信頼性をさらに向上させることができる。
（実施の形態３）
次に、図４〜図１１を用いて、実施の形態３として、実施の形態１および実施の形態２のパワーモジュールの製造方法について説明する。
図４〜図１１は本発明のパワーモジュールの製造方法を説明する工程断面図であり、図１のＸ−Ｘ’に相当する位置での断面図である。また、図では実施の形態２のパワーモジュールを例に示すが、特に示さない限り、実施の形態１のパワーモジュールも同様である。
まず、図４に示すように、個別半導体チップ２と、個別半導体チップ２のドレイン端子（図示せず）に応じた幅の板状の内部リード２０を形成する。図では内部リード２０を曲げ加工しているが、実施の形態１のパワーモジュールに用いる場合は曲げ加工をしなくても良い。
次に、図５に示すように、個別半導体チップ２のドレイン端子（図示せず）を接合面として、導電性接合剤１８を用いて個別半導体チップ２と内部リード２０とを接合する。
次に、図６に示すように、外部リードフレーム３のダイパッド１４に個別半導体チップ２を実装すると共に、内部リード２０の一端を外部端子１２のインナーリード部１３と電気的に接続する。この時、図のように窪み５を設けている場合には、窪み５に内部リード２０の一端を挿入し、位置決めした状態で実装を行う。また、インナーリード部１３と内部リード２０の一端との接合は、導電性接合剤や導電性材料を用いて行うことができる。個別半導体チップ２の実装は、導電性材料１９で溶融接合することによりソース端子，ゲート端子と外部リードフレーム３とを接合することにより行う。この時、導電性材料１９は、溶融温度が導電性接合剤１８の再溶融開始温度より低いものを用いる。
このように、ドレイン端子（図示せず）とインナーリード部１３との接続を板状の内部リード２０を用いて行うことにより低抵抗化を図ることができる。また、溶融温度が導電性接合剤１８の再溶融開始温度より低い導電性材料１９を用いて個別半導体チップ２の実装を行うことにより、接合信頼性を向上させることができる。
次に、図７，図８に示すように、個別半導体チップ２と外部リードフレーム３との間を内装樹脂７により封止しても良い。この時、図に示すように窪み６が形成されていると、内装樹脂７の流出を防止できるため好ましい。
次に、図９，図１０に示すように、ダイパッド１５上に集積回路チップ８を実装し、対応する外部端子２２のインナーリード部２３やダイパッド１４のゲート電極領域（図示せず）と電極９とをワイヤー１０を介して電気的に接続する。
なお、個別半導体チップ２の実装後に集積回路チップ８を実装する場合について説明したが、この順番が逆になっても良いし、熱接合を同時に行っても良い。
最後に、図１１に示すように、外部リードフレーム３上を、外部端子１２、外部端子２２を露出するように封止樹脂１１を用いて樹脂封止する。
以上のように製造したパワーモジュールによると、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することができる。
なお、上記各実施の形態において、内部リードを外部リードフレームに比べてより薄くすることにより、パワーモジュールの重心が下方に向き、プリント基板への実装が容易となる。
また、内部リードを外部リードフレームに比べてより硬度を低くすることにより、組立や実装で熱を加える際に、硬度の低い方が熱応力が緩和されて信頼性が向上される。
また、内部リードを外部リードフレームに比べてより軟化温度を低くすることにより、組立や実装で熱を加える際に、軟化温度の低い方が熱応力が緩和されて信頼性が向上される。
また、外部リードフレームに実装する前に、内部リードが接合された個別半導体チップを電気的特性や外観の検査を行うことができ、良品チップのみをダイボンディングすることもできる。そのため、早期に不良を発見できると共に、半田付け等の接合工程の異常を早期に推定できるため、品質管理上好適である。
本発明は、省スペース化されても、低抵抗化を図ると共に接続信頼性を確保することができ、電源回路に使用されるパワーモジュールとその製造方法等に有用である。
１ 内部リード
２ 個別半導体チップ
３ 外部リードフレーム
４ 外部リードフレーム
５ 窪み
６ 窪み
７ 内装樹脂
８ 集積回路チップ
９ 電極
１０ ワイヤー
１１ 封止樹脂
１２ 外部端子
１３ インナーリード部
１４ ダイパッド
１５ ダイパッド
１６ ソース電極
１７ ゲート電極
１８ 導電性接合剤
１９ 導電性材料
２０ 内部リード
２２ 外部端子
２３ インナーリード部
３０ 基板
３１ パワーＭＯＳＦＥＴ
３２ パワーＭＯＳＦＥＴ
３３ 制御用ＩＣ
３４ ワイヤー
３５ ワイヤー
３６ 外部端子
３７ 外部端子
３８ ワイヤー
３９ 外部端子
４０ 封止樹脂
４１ 基板
４２ パワーＭＯＳＦＥＴ
４３ ワイヤー
４４ 外部端子
４５ 内部リード
４６ 外部端子
４７ 封止樹脂

Claims (9)

  1. 表面に形成されるドレイン端子を備えて前記表面に対する裏面に形成されるソース端子およびゲート端子を備える１または複数の個別半導体チップと、
    表面に前記個別半導体チップに対応するソース電極，ゲート電極および複数の外部端子を備える基板と、
    導電性接合剤を硬化させるにより前記ドレイン端子と電気的に接続されて一端が１つの前記外部端子と電気的に接続する板状の内部リードと、
    前記基板の表面に実装される１または複数の機能素子と
    を有し、前記内部リードは前記個別半導体チップが前記基板に実装される前に前記個別半導体チップの前記ドレイン端子に接合され、前記個別半導体チップは前記基板上に前記ソース端子と前記ソース電極，前記ゲート端子と前記ゲート電極がそれぞれフリップチップボンディングされて実装されることを特徴とするパワーモジュール。
  2. 前記導電性接合剤が銀を含むことを特徴とする請求項１記載のパワーモジュール。
  3. 前記導電性接合剤は、硬化した後に、再溶融開始温度が前記プリップチップボンディングに用いる導電性材料の溶融温度より高くなることを特徴とする請求項１または請求項２のいずれかに記載のパワーモジュール。
  4. 前記内部リードが銅製であることを特徴とする請求項１〜請求項３のいずれかに記載のパワーモジュール。
  5. 前記基板の前記外部端子上の前記内部リードの一端が接続される領域に設けられる第１の窪みと、
    前記個別半導体チップの前記ドレイン端子が接続される前記内部リードの面側に前記内部リードの一端を曲げる曲げ部と
    をさらに有し、前記内部リードの一端が前記第１の窪みに位置決めされた状態で前記個別半導体チップを前記基板に実装することを特徴とする請求項１〜請求項４のいずれかに記載のパワーモジュール。
  6. 前記基板の前記個別半導体チップが実装される領域に形成される第２の窪みと、
    前記第２の窪み内で個別半導体チップの裏面と前記基板との間に充填される樹脂と
    をさらに有することを特徴とする請求項１〜請求項５のいずれかに記載のパワーモジュール。
  7. 導電性接合剤により個別半導体チップと内部リードとを電気的に接合する工程と、
    前記内部リードが接合された前記個別半導体チップを基板に実装する工程と、
    機能素子を前記基板に実装する工程と
    を有することを特徴とするパワーモジュールの製造方法。
  8. 導電性接合剤により個別半導体チップと内部リードとを電気的に接合する工程と、
    前記内部リードの一端を基板の外部端子に形成された窪みに位置決めした状態で前記内部リードが接合された前記個別半導体チップを基板に実装する工程と、
    機能素子を前記基板に実装する工程と
    を有することを特徴とするパワーモジュールの製造方法。
  9. 前記個別半導体チップを前記基板に実装する際に、硬化した前記導電性接合剤の再溶融開始温度より溶融温度の低い温度の導電性材料で前記個別半導体チップを前記基板に実装することを特徴とする請求項７または請求項８のいずれかに記載のパワーモジュールの製造方法。
JP2012226470A 2012-10-12 2012-10-12 パワーモジュールとその製造方法 Pending JP2014078646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012226470A JP2014078646A (ja) 2012-10-12 2012-10-12 パワーモジュールとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012226470A JP2014078646A (ja) 2012-10-12 2012-10-12 パワーモジュールとその製造方法

Publications (2)

Publication Number Publication Date
JP2014078646A true JP2014078646A (ja) 2014-05-01
JP2014078646A5 JP2014078646A5 (ja) 2015-11-26

Family

ID=50783723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012226470A Pending JP2014078646A (ja) 2012-10-12 2012-10-12 パワーモジュールとその製造方法

Country Status (1)

Country Link
JP (1) JP2014078646A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018081947A (ja) * 2016-11-14 2018-05-24 三菱電機株式会社 パワーモジュールおよびその製造方法
JP2018110512A (ja) * 2017-01-05 2018-07-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
JP6366806B1 (ja) * 2017-10-25 2018-08-01 三菱電機株式会社 電力用半導体装置
JP2018160604A (ja) * 2017-03-23 2018-10-11 株式会社デンソー 半導体装置
JP2020098821A (ja) * 2018-12-17 2020-06-25 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268152A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 半導体集積回路装置
JP2002026067A (ja) * 2000-07-04 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその実装方法
JP2004221460A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Ind Co Ltd 半導体部品、半導体装置、及び該半導体装置の製造方法
JP2005223008A (ja) * 2004-02-03 2005-08-18 Toshiba Corp 半導体モジュール
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2012191238A (ja) * 2012-06-15 2012-10-04 Hitachi Ltd 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268152A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 半導体集積回路装置
JP2002026067A (ja) * 2000-07-04 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置及びその実装方法
JP2004221460A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Ind Co Ltd 半導体部品、半導体装置、及び該半導体装置の製造方法
JP2005223008A (ja) * 2004-02-03 2005-08-18 Toshiba Corp 半導体モジュール
JP2012129336A (ja) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2012191238A (ja) * 2012-06-15 2012-10-04 Hitachi Ltd 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018081947A (ja) * 2016-11-14 2018-05-24 三菱電機株式会社 パワーモジュールおよびその製造方法
JP2018110512A (ja) * 2017-01-05 2018-07-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
JP7032910B2 (ja) 2017-01-05 2022-03-09 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
JP2018160604A (ja) * 2017-03-23 2018-10-11 株式会社デンソー 半導体装置
JP6366806B1 (ja) * 2017-10-25 2018-08-01 三菱電機株式会社 電力用半導体装置
DE102018210724A1 (de) 2017-10-25 2019-04-25 Mitsubishi Electric Corporation Leistungshalbleitereinrichtung
JP2019079935A (ja) * 2017-10-25 2019-05-23 三菱電機株式会社 電力用半導体装置
US11101199B2 (en) 2017-10-25 2021-08-24 Mitsubishi Electric Corporation Power semiconductor device
JP2020098821A (ja) * 2018-12-17 2020-06-25 富士電機株式会社 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI588919B (zh) 半導體封裝結構及其製造方法
JP6161251B2 (ja) 半導体装置およびその製造方法
JP3773268B2 (ja) サンドイッチ構造のマイクロエレクトロニクス構成部材
CN101908530B (zh) 半导体装置
JP5870200B2 (ja) 半導体装置の製造方法および半導体装置
US9196577B2 (en) Semiconductor packaging arrangement
US8674490B2 (en) Semiconductor die package including IC driver and bridge
US9029995B2 (en) Semiconductor device and method of manufacturing the same
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
JP7199167B2 (ja) パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法
CN101681897A (zh) 双侧冷却集成功率装置封装和模块及其制造方法
US7498195B2 (en) Multi-chip semiconductor connector assembly method
JP2014078646A (ja) パワーモジュールとその製造方法
JP2020519029A (ja) 露出した端子領域を有する樹脂封止パワー半導体モジュール
EP3813106A1 (en) Semiconductor device
JP2009054690A (ja) リードフレーム構造体
KR20130139765A (ko) 신축성 전력 모듈 반도체 패키지
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
CN108933124A (zh) 电子装置
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
US11798909B2 (en) Semiconductor package structure and manufacturing method thereof
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
US9318423B2 (en) Leadless package type power semiconductor module
US10818581B2 (en) Method of manufacturing semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228