JP2020519029A - 露出した端子領域を有する樹脂封止パワー半導体モジュール - Google Patents

露出した端子領域を有する樹脂封止パワー半導体モジュール Download PDF

Info

Publication number
JP2020519029A
JP2020519029A JP2019560386A JP2019560386A JP2020519029A JP 2020519029 A JP2020519029 A JP 2020519029A JP 2019560386 A JP2019560386 A JP 2019560386A JP 2019560386 A JP2019560386 A JP 2019560386A JP 2020519029 A JP2020519029 A JP 2020519029A
Authority
JP
Japan
Prior art keywords
substrate
power semiconductor
terminal
power
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019560386A
Other languages
English (en)
Other versions
JP7030844B2 (ja
JP2020519029A5 (ja
Inventor
モーン，ファビアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2020519029A publication Critical patent/JP2020519029A/ja
Publication of JP2020519029A5 publication Critical patent/JP2020519029A5/ja
Application granted granted Critical
Publication of JP7030844B2 publication Critical patent/JP7030844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

パワー半導体モジュール（１０）は、金属化層（１８）を有する基板（１２）と、基板（１２）に接着された少なくとも１つのパワー半導体チップ（１４）と、半導体チップ（１４）および基板（１２）を部分的に封止する成形封止部（２６）とを備え、成形封止部（２６）は、金属化層（１８）の端子領域（３８，４０）を露出させる少なくとも１つの窓（３６）を備え、窓（３６）と基板（１２）の境界（２８）との間の成形封止部（２６）の境界部（３４）は、成形封止部（２６）の中央部（３２）の最大高さよりも小さな基板上方高さを有する。

Description

発明の分野
本発明は、パワー半導体モジュール、パワー半導体モジュールアセンブリ、およびパワー半導体モジュールの製造方法に関する。
発明の背景
電流を切り換えるまたは整流するために、ＩＧＢＴまたはＭＯＳＦＥＴなどのソリッドステート半導体スイッチを含むパワー半導体モジュールがさまざまなパワーエレクトロニクス用途で使用されている。重要かつ急成長している用途は、電気自動車またはハイブリッド電気自動車のためのコンバータシステムである。このような用途のための一般的なモジュールは、１２００Ｖまでの電圧定格および数百アンペアの電流定格を有し得る。
通常、パワー半導体モジュールは複数の電気端子を必要とし、これらの電気端子によってＤＣおよびＡＣ負荷電流が外部バスバーに接続される。モジュールにおける半導体チップのゲートの制御などのための補助信号端子が外部ゲートドライバ回路基板に接続されている。
パワー端子は、好ましくはＣｕからなっており、数百アンペアほどの電流を流すのに十分な断面を設ける必要があるであろう。パワー端子の一般的な解決策は、外部バスバーまたは外部バスバーに溶接されるリードフレーム端子へのねじ込み接続を含む。低電力モジュールの負荷接続および補助接続では、回路基板の貫通孔にはんだ付けされたピン、プレスフィットピン、またはばね接続が使用されてもよい。
これら全ての解決策には、金属コネクタがパワー半導体モジュールから突き出ているという共通点がある。このため、リードフレーム端子を有するトランスファー成形パワー半導体モジュールにはいくつかの制約が課される可能性がある。
通常、リードフレーム端子は、型の２つの部分の封止面である１つの面にしかない可能性があり、パワー半導体モジュールの基板の外縁に取り付けられるだけでよい。これにより、端子および基板設計に関する自由が制限される可能性があり、多くの端子を必要とする場合にはモジュールのサイズをさらに小さくすることもできなくなる可能性がある。
さらに、さまざまな厚みおよび／または材料の複数のリードフレームを使用することは、型の封止の点で困難であろう。しかし、パワー端子の十分な断面および補助端子のプレスフィット接続を実現するために、電力接続および補助接続にはさまざまなリードフレームが必要であろう。
パワー半導体モジュールの側面において端子が突き出ていることにより、冷却器へのモジュールの取り付けに対して制約が課される可能性がある。ベースプレートと冷却器との間の境界面へのアクセスは、上から行う必要があり、リードフレーム端子によって邪魔される可能性がある。
さらに、端子には通常２つのボンディングプロセス、すなわち、第一に基板への端子のボンディング、および第二に外部バスバーへの端子のボンディングが必要である。
ＵＳ ２０１５／０１４５１２３ Ａ１は、パワー半導体モジュールであって、基板に搭載されたピンを有し、この基板は、ピン挿入開口を有する成形部によって被覆される、パワー半導体モジュールを示す。
ＵＳ ２０１５／０１０３４９８ Ａ１は、パワーモジュールパッケージであって、モジュールに取り付けられた電極を有し、このモジュールは、封止部材の開口に配置される、パワーモジュールパッケージを示す。
ＤＥ １０ ２０１５ １１２ ４５１ Ａ１は、パワーモジュールであって、基板上の半導体チップの電極および基板上の金属化層へのアクセスを提供する開口を備えたハウジングを有するパワーモジュールを示す。
ＤＥ １０ ２００８ ００１ ４１３ Ａ１は、成形材料からなるハウジングを有するパワーモジュールを示す。半導体チップを有する基板上方の成形材料の厚みは、基板上のパワーモジュールの導電部の高さに適合される。
ＤＥ １０ ２００８ ０４５ ６１５ Ａ１は、成形されたハウジングにおける窓を有するパワーモジュールを示す。導電性プレートがハウジングの最上部に取り付けられ、窓における端子がパワーモジュールの金属化層と導電性プレートとを相互接続する。
ＥＰ ３ ０８９ ２０９ Ａ１は、空洞に設けられた冷却体を有するパワーモジュールを示す。
発明の説明
本発明の目的は、製造が容易でありかつ組み立てが容易であるパワー半導体モジュールを提供すること、および／または、浮遊インダクタンスが低い電気的接続部を有するパワー半導体モジュールを提供することである。
これらの目的は、独立請求項の主題によって達成される。さらなる例示的な実施形態は、従属請求項および以下の説明から明らかである。
本発明の第１の局面は、パワー半導体モジュールに関する。半導体モジュールは、１つ以上の半導体チップ、それらの電気的および機械的相互接続部、ならびにこれらの部品のためのハウジングからなる任意の素子であってもよい。ここではおよび以下では、「パワー」という語は、１００Ｖ以上および／または１０Ａ以上の電流を処理することに適合されたモジュールおよび／または半導体チップを指してもよい。たとえば、パワー半導体モジュールは、電気自動車、ハイブリッド自動車、モーターバイク、バス、トラック、オフロード建設車両および充電ステーションなどの自動車用途で使用されてもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、金属化層を有する基板と、基板に接着された少なくとも１つのパワー半導体チップと、半導体チップおよび基板を部分的に封止する成形封止部とを備える。基板は、一方の側が金属化層で被覆された、プラスチックまたはセラミックなどの電気絶縁材料からなるプレートであってもよい。基板が他方の側にさらなる金属化層を有することも可能であり得る。また、基板がもっぱら１つ以上の金属化層によって設けられることもあり得る。たとえば、基板は、リードフレームであってもよく、またはリードフレームを備えてもよい。金属化層は、半導体チップが接続される導電体を提供するように構成されてもよい。
パワー半導体チップは、ＳｉまたはＳｉＣに基づいてもよく、および／または、ダイオードおよび／または半導体スイッチなどの１つ以上の半導体要素を提供してもよい。このようなスイッチは、トランジスタ、サイリスタ、ＩＧＢＴおよび／またはＭＯＳＦＥＴであってもよい。パワー半導体モジュールが、スイッチを有する半導体チップと、金属化層の導体を介してスイッチに逆並列に接続されたダイオードを有する半導体チップとを備えることもあり得る。さらに、パワー半導体モジュールは、このようなスイッチとダイオードとの組み合わせで構成された１つ以上のハーフブリッジを備えてもよい。
１つ以上のパワー半導体チップは、金属化層に接着される。接着は、はんだ付け、焼結および溶接を指してもよい。さらに、１つ以上のパワー半導体チップは、ボンドワイヤを介して互いにおよび金属化層と接続されてもよい。
成形封止部は、たとえば熱可塑性材料または化学硬化材料を用いて、トランスファー成形によって生成されてもよい。成形材料は、エポキシ樹脂であってもよい。成形封止部は、１つ以上のパワー半導体チップおよび１つ以上のパワー半導体チップに直接取り付けられた導電体の一部を完全に密封してもよい。さらに、基板および金属化層は、成形封止部によって部分的に被覆されてもよい。
本発明の一実施形態によれば、成形封止部は、金属化層の端子領域を露出させる少なくとも１つの窓を備える。言い換えれば、成形封止部は、端子領域として、すなわち外部導体を相互接続するために使用され得る金属化層の一部に直接アクセスするための開口または窓を設けてもよい。１つ以上の端子領域は、パワー半導体モジュールの外側に露出した金属化層の唯一の部分であってもよい。端子領域は、成形封止部の外側に露出した平板導体であってもよい。
端子領域のために、パワー半導体モジュールは、１つの一体型導体を有する他の素子に電気的に接続されてもよい。端子は省略されてもよく、端子をバスバーのようなさらなる導体に接続するためのさらなる取り付けプロセスは省略されてもよい。パワー半導体モジュールは、パワー半導体チップを担持する基板の部分を直接露出させる成形封止部における開口または窓を有するトランスファー成形パワー半導体モジュールであってもよい。
さらに、窓と基板の境界との間の成形封止部の境界部は、成形封止部の中央部の最大高さよりも小さな基板上方高さを有する。なお、高さおよび最大高さは、金属化層によって規定される面に直交する方向に決定されてもよい。さらに、高さおよび／または最大高さは、基板および／または基板の上側に対して規定されてもよい。基板の境界が成形封止部の境界部に埋設されることもあり得る。この場合、基板の上方の境界部のみが基板上方高さに寄与する。
パワー半導体チップおよびその電気的接続部を封止する成形封止部の中央部は、境界部よりも高くてもよい。逆に、境界部は、中央部よりも低くてもよい。このようにして、導体ストリップ、導電性リボンまたはボンドワイヤなどの導体を端子領域に取り付けてもよく、中央部の上側よりも低い高さで端子領域から離れるように導いてもよい、ということが可能である。これにより、パワーモジュールの電気的接続部をよりコンパクトにすることができる。
なお、「高い」、「低い」、「上部」、「最上部」、「下部」のような語は、空間内のパワー半導体モジュールの向きに対して規定されるのではなく、基板によって規定される面に対して規定されてもよい。
パワー半導体モジュールは、端部が成形封止部の窓における端子領域に接着されたパワー端子をさらに備える。パワー端子の第２の端部などのパワー端子の端子部は、基板に平行な方向に境界部の上方に突き出ていることにより、端子部の基板上方垂直高さは、成形封止部の中央部の最大高さよりも小さい。パワー半導体モジュールは、成形封止部の中央部の上側よりも低い高さでモジュールから突き出る電気相互接続部を有してもよい。たとえば、パワー端子は、２つの平行な端部を有する折り曲げられた金属ストリップであってもよい。
要約すると、パワー半導体モジュールは、以下の利点を提供することができる。
パワー半導体モジュールは、基板および端子設計に関してより自由であるために、電気的性能を向上させることができる。トランスファー成形アプローチと組み合わせてリードフレームによって課される要件によって端子位置が制限されることはない。たとえば、ＤＣリンクキャパシタへの接続部をより短くすることができる。なぜなら、端子溶接のためのバスバーの空間が不要であるからである。接続部がより短くなることにより、転流ループインダクタンスを低くすることができる。さらに、補助接続部を短くすることにより、ゲートインダクタンスを小さくすることができる。
このパワー半導体モジュールの製造および搭載は、コスト削減をもたらすことができる。なぜなら、端子および端子取り付けプロセスがもはや不要であるからである。たとえば、端子接続の点で柔軟性を向上させることができる。さまざまな用途でさまざまな接続技術が使用されてもよい。端子領域へのバスバーの直接溶接に要する労力は、少なくとも、端子へのバスバーの溶接に要する労力よりも少ない。
このパワー半導体モジュールは、製造性を向上させることができる。成形後に行われ得る端子領域への導体の超音波溶接プロセス中に１つ以上のパワー半導体チップを粒子汚染から保護することができる。また、成形プロセスを簡略化することができ、さまざまな厚みを有する複数のリードフレームの封止が困難であることに起因するリスクが回避される。
本発明の一実施形態によれば、境界部の基板上方高さは、導体の基板上方最大高さよりも小さく、導体は、成形封止部において封止され、半導体チップおよび金属化層に接着される。言い換えれば、端子領域に取り付けられた端子または導体は、成形封止部内の導電体の最大高さ未満の高さにパワー半導体モジュールを置いておくことができる。
本発明の一実施形態によれば、境界部は、成形封止部の中央部を少なくとも部分的に密封する成形封止部の境界である。たとえば、境界部は、中央部よりも薄い、中央部のそばの成形封止部のストリップであってもよい。
本発明の一実施形態によれば、境界部は、窓の周囲および／または窓の全ての側の中央部の最大高さよりも小さな基板上方高さを有する。言い換えれば、窓は、中央部よりも小さな高さを有する成形封止部の一部に設けられてもよい。また、境界部が中央部に向かって小さくなる高さを有することも可能であり得る。
本発明の一実施形態によれば、境界部は、基板の境界に重なり合う。たとえば、成形封止部は、基板の両側に設けられてもよく、１つ以上の端子領域を除いて基板全体を密封してもよい。
また、冷却体が基板の裏面、すなわち１つ以上のパワー半導体チップが接着される側に対向する基板の側、に取り付けられることも可能であり得る。この場合、境界部は、基板の境界に重なり合ってもよく、冷却体と接触してもよい。この場合、パワー半導体モジュールの一方の側のみが成形封止部を備えてもよい。
本発明の一実施形態によれば、成形封止部は、少なくとも２つの窓を備え、各窓は、金属化層の端子領域を露出させる。パワー半導体モジュールの端子のうちのいくつかまたは全てが端子領域によって設けられることもあり得る。
また、パワー半導体モジュールのいくつかの端子が、成形封止部によって部分的に密封され得るリードフレーム端子によって設けられることもあり得る。
本発明の実施形態によれば、端子領域のうちの少なくとも１つは、パワー端子領域であり、すなわちコレクタまたはエミッタなどのパワー半導体チップの負荷電極またはパワー電極に電気的に接続されてもよい。
本発明の一実施形態によれば、端子領域のうちの少なくとも１つは、補助端子領域である。補助端子領域の面積は、パワー端子領域の面積よりも小さくてもよい。たとえば、補助端子領域は、パワー電子チップのゲート電極に電気的に接続されてもよい。
一般に、露出した端子領域と組み合わせて従来のリードフレームアプローチを使用してもよい。リードフレームは、補助接続部および／または補助端子に使用されてもよい。端子領域は、パワー端子領域であってもよく、および／または、直接的なバスバー取り付けに使用されてもよい。
本発明の一実施形態によれば、中央部の最大高さよりも小さな基板上方高さを有する境界部が少なくとも２つの窓を提供する。パワー半導体モジュールが２つ以上の端子領域を有する場合、これらの端子領域は、中央部よりも小さな基板上方高さを有する成形封止部の一部に設けられてもよい。たとえば、２つ以上の端子領域が基板の境界に沿った中央部の側に設けられてもよい。
なお、境界部および／または中央部は、均一な高さおよび／または厚みを有してもよい。端子領域は、均一な高さを有する境界部に設けられてもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、２つの共面導体ストリップを有する２つのパワー端子をさらに備え、各パワー端子は、それぞれの導体ストリップから突き出る少なくとも２つの足部を、一方のパワー端子からの足部が他方のパワー端子からの足部と交互になるように備え、パワー端子からの足部は、端子領域の列に接着され、端子領域の各々は、成形封止部の専用の窓によって設けられる。
パワーモジュールによって、キャパシタなどの電気素子への低インダクタンス共面バスバー接続が可能になる。共面および／または平行配置された導体ストリップのために、電気的相互接続部は、低インダクタンスを有し得る。端子領域は、交互の端子領域が同一の電位に接続されるように配置され、１つ以上のパワー半導体チップと相互接続されてもよい。共面導体ストリップは、このような端子領域の列に接続されてもよい。これは、それぞれの端子領域に至るまで曲げられた導体ストリップの曲げ部、すなわち足部によってなされてもよい。
たとえば、キャパシタリード線が端子領域に直接接着されて、たとえば交互の＋／−パターンで配置され得る低誘導接続部を形成してもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、第１の端部が成形封止部の窓における端子領域に接着され、第２の端部が中央部の上方に突き出ている補助端子をさらに備える。たとえば、補助端子は、その上部の第２の端部、すなわち端子領域に接着される端部とは反対側の端部上にプレスフィット接続部を任意に有し得るピンであってもよい。回路基板を中央部に取り付けて第２の端部に貼り付けることができるように、第２の端部は中央部よりも高くてもよい。
一般に、外部回路への接続は、ピン構造を１つ以上の端子領域に接着することによって実現されてもよい。このような構造は、たとえば溶接またははんだ付けによって、端子領域に接着され、その後ゲートドライバ回路基板などの回路基板に接続され得るプレスフィットおよび／またははんだピンを備えてもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、成形封止部の中央部に取り付けられた回路基板をさらに備える。ゲートドライバ回路基板などの回路基板は、印刷回路基板であってもよく、またはセラミック基板などの別のタイプの基板に基づいてもよい。たとえば、回路基板は、成形封止部に貼り付けられてもよく、および／または、ねじ留めされてもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、窓における端子領域に接着され、回路基板に接着されたボンドワイヤをさらに備える。回路基板への接続は、端子領域と回路基板上のパッドとの間のワイヤボンディングプロセスによって実現されてもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、印刷回路基板に接続され、窓における端子領域に押し付けられた導電性ばね要素をさらに備える。端子領域への接続部を形成するために、回路基板に一体化されたピンおよび／またはばね要素が使用されてもよいということも可能である。ばね要素は、単に端子領域上に押し付けられるだけであってもよく、任意にたとえばボンディングプロセスによって端子領域に取り付けられてもよい。
本発明の一実施形態によれば、成形封止部の窓における端子領域に接着された端子の端部は、窓に充填された成形材料に埋設される。端子領域へのパワー端子および／または補助端子の接続の信頼性を向上させるために、たとえばエポキシ樹脂によるボンド端部またはボンド足部のポッティングが可能であり得る。鋳造材料は、成形封止部の成形材料とは異なっていてもよい。このようなポッティングは、電子アセンブリの耐振性および耐食性を向上させることができる。さまざまな電位の露出した領域間に必要な沿面距離を提供するために、鋳造材料によって形成されたダムまたは絶縁構造が使用されてもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、金属化層およびパワー半導体チップに対向して基板に取り付けられた冷却プレートをさらに備える、冷却プレートは、基板、たとえば対向する金属化層に取り付けられてもよい。本発明の一実施形態によれば、成形封止部は、冷却プレートの一方の側のみに設けられる。
本発明の一実施形態によれば、成形封止部の境界部は、基板の境界の上方に延在しており、冷却プレート上に配設される。冷却プレートは、より大きな垂直延長部を有してもよい。なぜなら、基板および／または成形封止部は、冷却プレートと接触する基板の境界の上方に突き出てもよいからである。しかし、冷却プレートの境界は、成形封止部に封止されなくてもよい。
本発明の一実施形態によれば、パワー半導体モジュールは、冷却空洞を有する冷却体をさらに備え、冷却空洞は、冷却体に挿入された冷却プレートによって閉じられ、冷却プレートは、冷却プレートの境界に沿って冷却プレートに溶接される。空洞は、冷却空洞内を流れる冷却液であふれさせてもよい。
パワー半導体モジュールの境界の上方に突き出る端子および／または電気的接続部が成形後にモジュールに取り付けられ得るので、冷却プレートの境界は、よりアクセスしやすく、溶接、たとえば摩擦攪拌溶接によって冷却体に取り付けられてもよい。
本発明のさらなる局面は、パワー半導体モジュールアセンブリに関する。このようなアセンブリは、上記および下記の１つ以上のパワー半導体モジュールと、キャパシタおよび／または他のパワー半導体モジュールなどのさらなるパワー電気素子とを備えるデバイスであってもよい。たとえば、パワー半導体モジュールアセンブリは、電気コンバータであってもよく、または電気コンバータの一部であってもよい。
本発明の一実施形態によれば、パワー半導体モジュールアセンブリは、パワー電気素子とパワー半導体モジュールとを直接相互接続するパワー端子などの導体ストリップをさらに備え、導体ストリップは、窓における端子領域およびパワー電気素子に接着される。導体ストリップは、バスバー、たとえば本明細書に記載されている共面バスバーの一部であってもよい。導体ストリップは、折り曲げられた金属ストリップであってもよく、および／または、一体型のストリップであってもよい。このようにして、パワー半導体モジュールとパワー電気素子との間のさらなる接続部を回避することができる。
外部パワー電気素子への接続は、たとえば溶接プロセスを用いて共面バスバーを端子領域に接着することによって実現されてもよい。ＤＣリンクキャパシタがパワー半導体モジュールの基板に直接接続されてもよい。
本発明のさらなる局面は、たとえば上記および下記のパワー半導体モジュールの製造方法に関する。上記および下記の方法の特徴は、上記および下記のパワー半導体モジュールおよびパワー半導体モジュールアセンブリの特徴であってもよい、ということが理解されなければならない。
本発明の一実施形態によれば、上記方法は、金属化層を有する基板を設けるステップを備え、基板には少なくとも１つのパワー半導体チップが接着され、上記方法はさらに、半導体チップおよび基板を成形封止部に成形するステップを備え、成形封止部は、半導体チップを封止する中央部を備え、成形封止部は、金属化層の端子領域を露出させる少なくとも１つの窓を備え、窓と基板の境界との間の成形封止部の境界部は、成形封止部の中央部の最大高さよりも小さな基板上方高さを有する。
成形は、たとえば成形材料としてエポキシ樹脂を用いたトランスファー成形であってもよい。基板上の端子領域を露出させる窓を作製するために、所望の端子領域を成形材料の無い状態に保ち得るばね構造を成形ツールにおいて実現することが可能である。窒素などの不活性雰囲気下でのトランスファー成形およびその後の硬化が末端領域の酸化を回避するのに有益であろう。
端子および／または導体を端子領域に接続するプロセスによっては、端子領域の金属化層の選択的または完全なめっきが成形前または成形後に行われてもよい。
本発明の一実施形態によれば、上記方法は、パワー端子の端部を端子領域に接着するステップをさらに備え、パワー端子の一部は、基板に平行な方向に境界部の上方に突き出ていることにより、上記一部の基板上方垂直高さは、成形封止部の中央部の最大高さよりも小さい。
本発明の一実施形態によれば、上記方法は、基板に取り付けられた冷却プレートを冷却体に溶接するステップをさらに備える。１つ以上の端子領域から外部電子素子への接続部を形成する前、および／または、端子を接着する前に、冷却プレートの境界は、たとえば摩擦攪拌溶接によって冷却体に溶接されてもよい。
溶接プロセスを邪魔する可能性がある補助接続部および／またはパワー接続部は、後で取り付けられてもよい。これには、端子領域に接着される端子および／または導体の設計、基板レイアウトならびに成形封止部の自由度が高くなるなどのいくつかの利点があるだろう。また、超音波溶接中のチップ汚染のリスクも回避することができる。必要なプロセスステップが少なくてすみ、冷却体の組み込みを簡略化することができる。
本発明の一実施形態によれば、上記方法は、補助端子およびパワー端子のうちの少なくとも１つを封止部の窓に設けられた端子領域に接着するステップをさらに備える。この接着は、成形後に行われてもよく、および／または、冷却プレートを冷却体に溶接する前もしくは後に行われてもよい。
本発明の一実施形態によれば、上記方法は、導体ストリップを封止部の窓に設けられた端子領域およびパワー電気素子に接着するステップをさらに備える。１つ以上の端子領域への導体の接着は、パワー半導体モジュールをさらなる電気素子に機械的に接続した後に行われることも可能であり得る。
本発明のこれらのおよび他の局面は、以下に記載する実施形態から明らかであり、以下に記載する実施形態を参照して説明する。
添付の図面に示されている例示的な実施形態を参照して、本発明の主題を以下の本文でより詳細に説明する。
本発明の実施形態に係るパワー半導体モジュールの断面を概略的に示す。 本発明のさらなる実施形態に係るパワー半導体モジュールの断面を概略的に示す。 本発明の実施形態に係るパワー半導体モジュールアセンブリの断面を概略的に示す。 本発明のさらなる実施形態に係るパワー半導体モジュールアセンブリの断面を概略的に示す。 本発明のさらなる実施形態に係るパワー半導体モジュールの断面を概略的に示す。 本発明のさらなる実施形態に係るパワー半導体モジュールの断面を概略的に示す。 本発明のさらなる実施形態に係るパワー半導体モジュールの一部の概略斜視図である。
図面で使用される参照記号およびそれらの意味は、参照記号の一覧に要約形式で記載されている。原則として、図中、同一の部分は同一の参照記号がふられている。
例示的な実施形態の詳細な説明
図１は、パワー半導体チップ１４が接着された基板１２を備えるパワー半導体モジュール１０を示す。なお、上記のように、たとえば２つ以上のパワー半導体チップ１４が基板に接着されてもよい。しかし、図１にはパワー半導体チップ１４が１つだけ示されている。
基板１２は、絶縁性内側セラミック層１６と２つの外側金属化層１８，２０とを有するセラミック基板である。上部金属化層１８は、いくつかの導体を提供するように構造化されている。これらの導体のうちの１つの導体上で、パワー半導体チップ１４は平面パワー電極と接着される。さらに、ボンドワイヤ２１は、たとえばさらなる平面パワー電極および平面ゲート電極を提供するパワー半導体チップ１４の他方の側を相互接続する。
基板１２が印刷回路基板またはリードフレームであり、すなわち基板１２が１つ以上の金属化層のみで構成されてもよい、ということが可能であり得る。
冷却プレート２２は、基板１２および金属化層２０に接着される。示されているように、冷却プレート２２は、基板１２の下方にフィンまたはリブ２４を有していてもよい。
基板および半導体チップ１４は、成形封止部２６に埋設される。パワー半導体チップ１４の接着後は、基板１２は、金型に入れられていてもよく、成形封止部２６は、たとえばエポキシ樹脂を用いたトランスファー成形によって生成されていてもよい。
冷却プレート２２は、基板１２よりも大きな垂直延長部（基板の金属化層１８に平行な方向の延長部）を有する。成形封止部２６は、パワー半導体モジュール１０の一方の側のみに設けられてもよく、基板１２の境界２８の上方に垂直方向に延在しているが、冷却プレート２２の境界３０の上方には延在していなくてもよい。
成形封止部２６は、パワー半導体チップ１４およびボンドワイヤが密封される中央部３２と、窓３６が設けられる境界部３４とを有し、境界部３４は、金属化層１８上の端子領域３８，４０を露出させる。端子領域３８，４０は、金属化層１８の露出部分であり、モジュール１０を電気的に接触させるために使用されてもよく、および／または、モジュール１０の平面端子であると見なされてもよい。
なお、成形封止部２６は、１つの部品であってもよく、および／または、図７に示されるように、成形封止部２６の１つ以上の境界部３４は、中央部３２と相互接続されてもよい。
成形封止部２６の境界部３４は、基板１２上方最大高さ（すなわち、境界部３４が基板１２の上方に延在する最大距離）が中央部３２よりも小さい。中央部３２は、基板１２の一方の側のみに設けられてもよく、および／または、中央部３２の基板１２上方最大高さは、中央部３２の最大厚みであってもよい。基板１２の境界は、成形封止部２６の境界部３４に埋設されてもよい。中央部３２も設けられている基板１２の側の境界部３４の厚みのみが、境界部３４の基板１２上方高さに寄与し得る。
境界部３４は、窓３６と基板の境界２８との間の成形封止部の一部に過ぎないということであってもよい。また、境界部は、少なくとも部分的に窓３６を取り囲むということであってもよい。図１および図７にも示されるように、境界部３４は、窓３６を完全に取り囲んでいてもよい。図７に示されるように、２つ以上の窓３６が境界部３４によって設けられてもよい。窓３６の各々または少なくともいくつかは、成形封止部２６によって完全に取り囲まれる成形封止部の開口であってもよい。
図２は、さらなる製造ステップ後のパワー半導体モジュールを示す。冷却プレート２２は、冷却空洞４３を有する冷却体４２に取り付けられており、冷却空洞４３は、モジュール１０の動作中に冷却液で充填されてもよい。冷却プレート２２は、溶接によって冷却体４２に溶接されていてもよい。モジュール１０から突出し得る邪魔な端子が存在しないので、成形封止部２６の成形後でさえ、冷却プレートの境界３０にアクセス可能である。
図３は、パワー半導体モジュール１０とさらなる電気素子４６とを備えるパワー半導体モジュールアセンブリ４４を示す。アセンブリ４４は、コンバータであってもよく、および／または、電気素子４６は、さらなるパワー半導体モジュールおよび／またはＤＣリンクキャパシタであってもよい。
端子領域３８，４０への端子および／または導体の接続は、成形プロセス後、場合によってはアセンブリ４４へのパワー半導体モジュール１０の取り付け後に、なされる。
パワー半導体モジュール１０の取り付け前または後に、端子４８が端子領域３８のうちの１つ以上に取り付けられてもよい。たとえば、端子４８は、補助端子４８であってもよく、端子領域３８は、パワー半導体チップ１４のゲート電極に電気的に接続され得る補助端子領域３８であってもよい。
端子４８は、たとえば超音波溶接によって端子領域３８に溶接され得る曲がった足部または端部５０を有するピンであってもよい。プレスフィット接続部であってもよい端子４８の上方の第２の端部５２は、成形封止部２６の中央部３２の上方に突き出ていてもよい。このようにして、回路基板は、端子３８上に押し付けられて、中央部３２に取り付けられてもよい。
さらに、折り曲げられた導電性ストリップ５４が端子領域４０を電気素子４６と直接相互接続してもよい。折り曲げられたストリップ５４は、銅または別の導電性金属材料からなっていてもよく、および／または、端子領域４０に接着される足部または端部５８よりも中間部５６の高さが高くなるように曲げられてもよい。境界部３４が成形封止部の中央部３２よりも低いために、折り曲げられたストリップの中間部５６でさえ、中央部３２の上側よりも低くなり得る。
導電性ストリップ５４は、その端部５８が端子領域４０に溶接され、および／または、その他端６０がパワー電気素子４６に溶接されてもよい。たとえば、ＤＣリンクキャパシタのリード線および／または電気モータにつながるバスバーが端子領域４０に直接接着されてもよい。
なお、導電性ストリップ５４は、端子であると見なされてもよく、および／または、導電性ストリップ５４として別の端子が適宜端子領域４０に接着されてもよい。
図４に示されるように、窓３６のうちの１つ以上は、成形封止部３４の成形材料とは異なっていてもよい鋳造材料６２で充填されてもよい。鋳造材料６２は、それぞれの窓の端子領域３８，４０、および／または、端子領域３８，４０に接着された端子４８もしくは導体５４の足部５０，５２を完全に被覆してもよい。
図５および図６は、回路基板６４が成形封止部２６の中央部３２に取り付けられてもよいことを示す。回路基板６４は、印刷回路基板であってもよく、および／または、ゲートドライバなどの電子回路を担持してもよい。
図５では、回路基板６４は、ボンドワイヤ６６を介して端子領域３８に相互接続され、ボンドワイヤ６６は、一端が端子領域３８に接着され、他端が回路基板６４に接着される。ボンドワイヤ６６および／または回路基板６４は、アセンブリ４４へのモジュール１０の取り付け前または後にモジュール１０に取り付けられてもよい。
図６は、回路基板６４がモジュール１０に取り付けられるときに端子領域３８に押し付けられるばね要素６８を回路基板６４が備えてもよいことを示す。この取り付けも、アセンブリ４４へのモジュール１０の取り付け前または後に行われてもよい。
図７は、共面端子構造７０が端子領域４０の列７２に接続されてもよいことを示す。端子領域４０は、どの第２の端子領域４０も同一の電位に接続されるように半導体チップ１４に接続されてもよい。
共面端子構造７０は、２つの共面導体ストリップ７４を有する２つのパワー端子５４を備え、共面導体ストリップ７４は、それぞれの導体ストリップ７４から突き出る足部７６を、一方のパワー端子５４からの足部７６が他方のパワー端子５４からの足部７６と交互になるように備える。このような構造により、浮遊インダクタンスを非常に低くすることができる。
図面および上記の説明において本発明を詳細に図示し説明してきたが、このような図示および説明は、限定的なものではなく説明的または例示的なものであると考えられるべきであり、本発明は、開示されている実施形態に限定されるものではない。開示されている実施形態に対する他の変形例は、図面、開示および添付の特許請求の範囲を検討することにより、本発明を実施する当業者が理解し、実行することができる。特許請求の範囲において、「備える（comprising）」という語は、他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「ａｎ」は、複数を排除するものではない。単一のプロセッサもしくはコントローラまたは他のユニットは、特許請求の範囲に記載されているいくつかのアイテムの機能を実現することができる。互いに異なる従属項に特定の手段が記載されているという事実だけで、これらの手段の組み合わせを効果的に使うことができないということにはならない。特許請求の範囲におけるいずれの参照記号も範囲を限定するものとして解釈されるべきではない。
参照記号の一覧
１０ パワー半導体モジュール
１２ 基板
１４ 半導体チップ
１６ セラミック層
１８ 上部金属化層
２０ 下部金属化層
２１ ボンドワイヤ
２２ 冷却プレート
２４ フィンまたはリブ
２６ 成形封止部
２８ 基板の境界
３０ 冷却プレートの境界
３２ 中央部
３４ 境界部
３６ 窓
３８ 補助端子領域
４０ パワー端子領域
４２ 冷却体
４３ 冷却空洞
４４ パワー半導体モジュールアセンブリ
４６ パワー電気素子
４８ 補助端子
５０ 第１の端部
５２ 第２の端部
５４ 導電性ストリップ、パワー端子
５６ 中間部
５８ 第１の端部
６０ 第２の端部
６２ 鋳造材料
６４ 回路基板
６６ ボンドワイヤ
６８ ばね要素
７０ 共面端子構造
７２ 端子領域の列
７４ 導電性ストリップ
７６ 足部

Claims (14)

  1. パワー半導体モジュール（１０）であって、
    金属化層（１８）を有する基板（１２）と、
    前記基板（１２）に接着された少なくとも１つのパワー半導体チップ（１４）と、
    前記半導体チップ（１４）および前記基板（１２）を部分的に封止する成形封止部（２６）とを備え、前記成形封止部（２６）は、前記金属化層（１８）の端子領域（３８，４０）を露出させる少なくとも１つの窓（３６）を備え、前記パワー半導体モジュール（１０）はさらに、
    端部（５８）が前記端子領域（４０）に接着されたパワー端子（５４）を備え、
    前記成形封止部（２６）は、前記半導体チップ（１４）を封止する中央部（３２）を備え、
    前記窓（３６）と前記基板（１２）の境界（２８）との間の前記成形封止部（２６）の境界部（３４）は、前記成形封止部（２６）の前記中央部（３２）の基板（１２）上方最大高さよりも小さな基板（１２）上方高さを有し、
    前記パワー端子（５４）の一部（５６）は、前記基板（１２）に平行な方向に前記境界部（３４）の上方に突き出ていることにより、前記一部（５６）の基板（１２）上方垂直高さは、前記成形封止部（２６）の前記中央部（３２）の前記最大高さよりも小さい、パワー半導体モジュール（１０）。
  2. 前記境界部（３４）の前記基板（１２）上方高さは、導体（２１）の基板（１２）上方最大高さよりも小さく、前記導体（２１）は、前記成形封止部（２６）において封止され、前記半導体チップ（１４）および前記金属化層（１８）に接着される、請求項１に記載のパワー半導体モジュール（１０）。
  3. 前記境界部（３４）は、前記基板（１２）の前記境界（２８）と重なり合う、請求項１または２に記載のパワー半導体モジュール（１０）。
  4. 前記成形封止部（２６）は、少なくとも２つの窓（３６）を備え、各窓（３６）は、前記金属化層の端子領域（３８，４０）を露出させ、
    前記端子領域（３８）のうちの少なくとも１つは、パワー端子領域であり、
    前記端子領域（４０）のうちの少なくとも１つは、補助端子領域である、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  5. 前記境界部（３４）は、少なくとも２つの窓（３６）を提供する、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  6. ２つの共面導体ストリップ（７４）を有する２つのパワー端子（５４）をさらに備え、
    各パワー端子（５４）は、それぞれの前記導体ストリップ（７４）から突き出る少なくとも２つの足部（７６）を、一方の前記パワー端子（５４）からの足部（７６）が他方の前記パワー端子（５４）からの足部（７６）と交互になるように備え、
    前記パワー端子（５４）からの前記足部（７６）は、端子領域（４０）の列（７２）に接着され、前記端子領域（４０）の各々は、前記成形封止部（２６）の専用の窓（３６）によって設けられる、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  7. 第１の端部（５０）が前記成形封止部（２６）の窓（３６）における端子領域（３８）に接着され、第２の端部（５２）が前記中央部（３２）の上方に突き出ている補助端子（４８）をさらに備える、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  8. 前記成形封止部（２６）の前記中央部（３２）に取り付けられた回路基板（６４）と、
    窓（３６）における端子領域（３８）に接着され、前記回路基板（６４）に接着されたボンドワイヤ（６６）、および、前記印刷回路基板（６４）に接続され、窓（３６）における端子領域（３８）に押し付けられた導電性ばね要素（６８）のうちの少なくとも１つとをさらに備える、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  9. 前記成形封止部（３４）の窓（３６）における端子領域（３８，４０）に接着された端子（４８，５４）の端部（５０，５８）は、前記窓（３６）に充填された鋳造材料（６２）に埋設される、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  10. 前記パワー半導体チップ（１４）に対向して前記基板（１２）に取り付けられた冷却プレート（２２）をさらに備え、
    前記成形封止部（２６）は、前記冷却プレート（２２）の一方の側のみに設けられ、
    前記成形封止部（２６）の前記境界部（３４）は、前記基板（１２）の前記境界（２８）の上方に延在しており、前記冷却プレート（２２）上に配設される、先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）。
  11. 冷却空洞（４３）を有する冷却体（４２）をさらに備え、前記冷却空洞（４３）は、前記冷却体（４２）に挿入された前記冷却プレート（２２）によって閉じられ、
    前記冷却プレート（２２）は、前記冷却プレート（２２）の境界（３０）に沿って前記冷却体（４２）に溶接される、請求項１０に記載のパワー半導体モジュール（１０）。
  12. パワー半導体モジュールアセンブリ（４４）であって、
    先行する請求項のいずれか１項に記載のパワー半導体モジュール（１０）と、
    パワー電気素子（４６）とを備え、
    前記パワー端子（５４）は、前記パワー電気素子（４６）と前記パワー半導体モジュール（１０）とを直接相互接続する、パワー半導体モジュールアセンブリ（４４）。
  13. パワー半導体モジュール（１０）の製造方法であって、
    金属化層（１８）を有する基板（１２）を設けるステップを備え、前記基板（１２）には少なくとも１つのパワー半導体チップ（１４）が接着され、前記方法はさらに、
    前記半導体チップ（１４）および前記基板（１２）を成形封止部（２６）に成形するステップを備え、前記成形封止部（２６）は、前記半導体チップ（１４）を封止する中央部（３２）を備え、前記成形封止部（２６）は、前記金属化層（１８）の端子領域（３８，４０）を露出させる少なくとも１つの窓（３６）を備え、前記窓（３６）と前記基板（１２）の境界（２８）との間の前記成形封止部の境界部（３４）は、前記成形封止部（２６）の前記中央部（３２）の最大高さよりも小さな基板（１２）上方高さを有し、前記方法はさらに、
    パワー端子（５４）の端部（５８）を前記端子領域（４０）に接着するステップを備え、
    前記パワー端子（５６）の一部（５６）は、前記基板（１２）に平行な方向に前記境界部（３４）の上方に突き出ていることにより、前記一部（５６）の基板（１２）上方垂直高さは、前記成形封止部（２６）の前記中央部（３２）の前記最大高さよりも小さい、方法。
  14. 前記基板（１２）に取り付けられた冷却プレート（２２）を冷却体（４２）に溶接するステップと、
    補助端子（４８）を前記成形封止部（２６）の窓（３６）に設けられた端子領域（３８，４０）に接着するステップと、
    導体ストリップ（５４）を前記成形封止部（２６）の窓（３６）に設けられた端子領域（４０）およびパワー電気素子（４６）に接着するステップとをさらに備える、請求項１３に記載の方法。
JP2019560386A 2017-05-02 2018-04-30 露出した端子領域を有する樹脂封止パワー半導体モジュール Active JP7030844B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17169008.4 2017-05-02
EP17169008 2017-05-02
PCT/EP2018/061017 WO2018202615A1 (en) 2017-05-02 2018-04-30 Resin encapsulated power semiconductor module with exposed terminal areas

Publications (3)

Publication Number Publication Date
JP2020519029A true JP2020519029A (ja) 2020-06-25
JP2020519029A5 JP2020519029A5 (ja) 2021-03-04
JP7030844B2 JP7030844B2 (ja) 2022-03-07

Family

ID=58664584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019560386A Active JP7030844B2 (ja) 2017-05-02 2018-04-30 露出した端子領域を有する樹脂封止パワー半導体モジュール

Country Status (5)

Country Link
US (1) US10950516B2 (ja)
EP (1) EP3613075B1 (ja)
JP (1) JP7030844B2 (ja)
CN (1) CN110785838B (ja)
WO (1) WO2018202615A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322430B2 (en) * 2017-07-28 2022-05-03 Mitsubishi Electric Corporation Semiconductor device and semiconductor module with a highest portion of a terminal lower than a highest portion of the mold sealing resin
US10796998B1 (en) * 2019-04-10 2020-10-06 Gan Systems Inc. Embedded packaging for high voltage, high temperature operation of power semiconductor devices
US11342248B2 (en) 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
DE102020124149A1 (de) * 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Leistungsmodul
EP4050645B1 (en) 2021-02-24 2023-02-22 Hitachi Energy Switzerland AG Power semiconductor device and manufacturing method
KR20230131024A (ko) * 2022-03-04 2023-09-12 현대자동차주식회사 차량용 파워 모듈 및 이의 제조 방법
TWI787111B (zh) * 2022-04-08 2022-12-11 強茂股份有限公司 具複合式針腳結構的封裝元件及其製法
DE102022205490A1 (de) * 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Thermische Schnittstellenmaterialien
WO2024086850A1 (en) * 2022-10-21 2024-04-25 Semiconductor Components Industries, Llc Molded power modules with fluidic-channel cooled substrates

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196011A (ja) * 1998-12-28 2000-07-14 Mitsubishi Electric Corp 電子装置及びその製造方法
JP2004055830A (ja) * 2002-07-19 2004-02-19 Hitachi Unisia Automotive Ltd 半導体装置
JP2008187143A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
WO2010004802A1 (ja) * 2008-07-10 2010-01-14 三菱電機株式会社 電力用半導体モジュール
JP2014013848A (ja) * 2012-07-05 2014-01-23 Uacj Corp 熱交換器
JP2014022444A (ja) * 2012-07-13 2014-02-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014128066A (ja) * 2012-12-25 2014-07-07 Mitsubishi Electric Corp 半導体モジュール
CN103972198A (zh) * 2013-01-25 2014-08-06 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP2015026811A (ja) * 2013-06-21 2015-02-05 株式会社デンソー 電子装置およびその製造方法
JP2016533040A (ja) * 2013-09-17 2016-10-20 アーベーベー・テクノロジー・アーゲー 粒子捕捉を用いる超音波溶接のための方法
JP2016197677A (ja) * 2015-04-06 2016-11-24 三菱電機株式会社 パワー半導体装置および車載用回転電機の駆動装置
JP2016225531A (ja) * 2015-06-02 2016-12-28 昭和電工株式会社 液冷式冷却装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US20050062155A1 (en) * 2003-09-24 2005-03-24 Chung-Che Tsai Window ball grid array semiconductor package and method for fabricating the same
US8039956B2 (en) * 2005-08-22 2011-10-18 Texas Instruments Incorporated High current semiconductor device system having low resistance and inductance
JP2009246116A (ja) * 2008-03-31 2009-10-22 Yamaha Corp リードフレーム及びパッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
DE102008001413A1 (de) 2008-04-28 2009-10-29 Robert Bosch Gmbh Elektrische Leistungseinheit
DE102008045615C5 (de) 2008-09-03 2018-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP5136458B2 (ja) * 2009-02-20 2013-02-06 ヤマハ株式会社 半導体パッケージ及びその製造方法
DE102010001545A1 (de) 2010-02-03 2011-08-04 Robert Bosch GmbH, 70469 Elektrische Kontaktierung von Leistungsmodulen
DE102010002945A1 (de) 2010-03-17 2011-09-22 Robert Bosch Gmbh Schaltungsanordnung und zugehöriges steuergerät für ein kraftfahrzeug
JP2011228528A (ja) 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
CN102354688A (zh) 2011-10-11 2012-02-15 深圳市威怡电气有限公司 一种功率模块
US9666557B2 (en) * 2013-05-30 2017-05-30 Infineon Technologies Ag Small footprint semiconductor package
CN203394862U (zh) 2013-08-12 2014-01-15 沃德(天津)传动有限公司 一种减速机及其风扇罩
US9431394B2 (en) * 2013-08-29 2016-08-30 Infineon Technologies Ag Power semiconductor package with gate and field electrode leads
DE102013219833B4 (de) * 2013-09-30 2020-02-13 Infineon Technologies Ag Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
KR102143890B1 (ko) 2013-10-15 2020-08-12 온세미컨덕터코리아 주식회사 파워 모듈 패키지 및 이의 제조 방법
KR20150060036A (ko) 2013-11-25 2015-06-03 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
JP6369325B2 (ja) 2013-12-25 2018-08-08 三菱マテリアル株式会社 パワーモジュール用基板、およびその製造方法、パワーモジュール
DE102014219998B4 (de) 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
DE102015112451B4 (de) 2015-07-30 2021-02-04 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
US9728493B2 (en) * 2015-08-28 2017-08-08 Infineon Technologies Ag Mold PackageD semiconductor chip mounted on a leadframe and method of manufacturing the same
EP3217774B1 (en) * 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196011A (ja) * 1998-12-28 2000-07-14 Mitsubishi Electric Corp 電子装置及びその製造方法
JP2004055830A (ja) * 2002-07-19 2004-02-19 Hitachi Unisia Automotive Ltd 半導体装置
JP2008187143A (ja) * 2007-01-31 2008-08-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
WO2010004802A1 (ja) * 2008-07-10 2010-01-14 三菱電機株式会社 電力用半導体モジュール
US20110062491A1 (en) * 2008-07-10 2011-03-17 Mitsubishi Electric Corporation Power semiconductor module
CN102067309A (zh) * 2008-07-10 2011-05-18 三菱电机株式会社 电力用半导体模块
JP2014013848A (ja) * 2012-07-05 2014-01-23 Uacj Corp 熱交換器
JP2014022444A (ja) * 2012-07-13 2014-02-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2014128066A (ja) * 2012-12-25 2014-07-07 Mitsubishi Electric Corp 半導体モジュール
CN103972198A (zh) * 2013-01-25 2014-08-06 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP2014143373A (ja) * 2013-01-25 2014-08-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US20150325505A1 (en) * 2013-01-25 2015-11-12 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP2015026811A (ja) * 2013-06-21 2015-02-05 株式会社デンソー 電子装置およびその製造方法
JP2016533040A (ja) * 2013-09-17 2016-10-20 アーベーベー・テクノロジー・アーゲー 粒子捕捉を用いる超音波溶接のための方法
JP2016197677A (ja) * 2015-04-06 2016-11-24 三菱電機株式会社 パワー半導体装置および車載用回転電機の駆動装置
JP2016225531A (ja) * 2015-06-02 2016-12-28 昭和電工株式会社 液冷式冷却装置

Also Published As

Publication number Publication date
JP7030844B2 (ja) 2022-03-07
US10950516B2 (en) 2021-03-16
CN110785838B (zh) 2023-10-24
US20200066609A1 (en) 2020-02-27
EP3613075B1 (en) 2020-11-18
WO2018202615A1 (en) 2018-11-08
CN110785838A (zh) 2020-02-11
EP3613075A1 (en) 2020-02-26

Similar Documents

Publication Publication Date Title
JP7030844B2 (ja) 露出した端子領域を有する樹脂封止パワー半導体モジュール
JP7162013B2 (ja) Ｄｃ端子の同軸配列を有するハーフブリッジモジュール
CN107170718B (zh) 半导体模块
US7247929B2 (en) Molded semiconductor device with heat conducting members
US10014280B2 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
JP6509885B2 (ja) 半導体チップの端子を有するｄｃ−ｄｃコンバータ
CN107731779B (zh) 电子装置
US10490484B2 (en) Electronic device
CN104620372A (zh) 半导体装置
US10777491B2 (en) Package comprising carrier with chip and component mounted via opening
CN114175234A (zh) 半导体装置及电子装置
US9935027B2 (en) Electronic device including a metal substrate and a semiconductor module embedded in a laminate
CN111816572A (zh) 芯片封装及其形成方法、半导体器件及其形成方法、半导体装置及其形成方法、三相系统
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
US20240038612A1 (en) Package with electrically insulated carrier and at least one step on encapsulant
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
US20230121335A1 (en) Power Module with Press-Fit Contacts
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
US11973012B2 (en) Power module with semiconductor packages mounted on metal frame
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US20210035876A1 (en) Semiconductor package including a cavity in its package body
US20230361009A1 (en) Semiconductor package having an embedded electrical conductor connected between pins of a semiconductor die and a further device
JP7278077B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20211129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220222

R150 Certificate of patent or registration of utility model

Ref document number: 7030844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350