CN110785838A - 具有暴露的端子区域的树脂封装功率半导体模块 - Google Patents

具有暴露的端子区域的树脂封装功率半导体模块 Download PDF

Info

Publication number
CN110785838A
CN110785838A CN201880044170.6A CN201880044170A CN110785838A CN 110785838 A CN110785838 A CN 110785838A CN 201880044170 A CN201880044170 A CN 201880044170A CN 110785838 A CN110785838 A CN 110785838A
Authority
CN
China
Prior art keywords
substrate
terminal
power semiconductor
molded package
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880044170.6A
Other languages
English (en)
Other versions
CN110785838B (zh
Inventor
F.莫恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Grid Switzerland AG
Audi AG
Original Assignee
ABB Schweiz AG
Audi AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG, Audi AG filed Critical ABB Schweiz AG
Publication of CN110785838A publication Critical patent/CN110785838A/zh
Application granted granted Critical
Publication of CN110785838B publication Critical patent/CN110785838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

功率半导体模块（10）包括具有金属化层（18）的衬底（12）；接合到衬底（12）的至少一个功率半导体芯片（14）；以及部分地封装半导体芯片（14）和衬底5（12）的模制封装（26）；其中模制封装（26）包括暴露金属化层（18）的端子区域（38、40）的至少一个窗（36）；并且其中在衬底（12）的边界（28）和窗（36）之间的模制封装（26）的边界部分（34）具有在衬底上方的高度，所述高度小于模制封装（26）的中央部分（32）的最大高度。

Description

具有暴露的端子区域的树脂封装功率半导体模块
技术领域
本发明涉及功率半导体模块、功率半导体模块组合件以及用于制造功率半导体模块的方法。
背景技术
包含诸如IGBT或MOSFET之类的固态半导体开关的功率半导体模块被用在各种功率电子应用中以对电流进行开关或者整流。重要并且快速增长的应用是用于电动或混合电动载具的变换器系统。用于这样的应用的典型模块可具有高达1200 V的电压额定值和几百安培的电流额定值。
通常，功率半导体模块要求多个电端子，通过所述多个电端子，DC和AC负载电流被连接到外部汇流条（busbar）。诸如用于控制模块中的半导体芯片的栅极之类的辅助信号端子被连接到外部栅极驱动器电路板。
功率端子优选地由铜制成，并且可能需要提供足够的横截面以承载几百安培数量级的电流。用于功率端子的常见技术方案包括到外部汇流条的螺旋连接或焊接（weld）到外部汇流条的引线框架（leadframe）端子。对于较低功率模块的负载连接以及辅助连接，可使用焊连（solder）到电路板的通孔中的引脚、压入配合（press-fit）引脚或弹簧连接。
所有这些技术方案具有如下共同之处：金属连接器伸出功率半导体模块。这可导致对具有引线框架端子的传递模制（transfer-molded）功率半导体模块的若干个限制。
通常，引线框架端子能够只在一个平面中，所述一个平面是模具的两个部分的密封平面并且只可附接到功率半导体模块的衬底的外围。这可限制在端子和衬底设计方面的自由，并且在需要许多端子的情况下，还可能阻止模块的进一步尺寸减小。
此外，使用不同厚度和/或材料的多个引线框架可在密封模具方面具有挑战性。然而，对于功率和辅助连接可能需要不同的引线框架以便实现功率端子的足够横截面和用于辅助端子的压入配合连接。
在功率半导体模块的一侧伸出的端子可对模块到冷却器的附接施加限制：可能需要从顶部接入基板和冷却器之间的接口，这可被引线框架端子所阻碍。
另外，对于端子通常要求两个接合过程：首先，将端子接合到衬底，并且其次，将端子接合到外部汇流条。
US 2015/0145123 A1示出具有安装到衬底的引脚的功率半导体模块，所述衬底由具有引脚插入开口的模制部分覆盖。
US 2015/0103498 A1示出具有附接到模块的电极的功率模块包，所述电极被布置在封装构件中的开口中。
DE 10 2015 112 451 A1示出功率模块，其具有带有开口的外壳，这提供对衬底上的半导体芯片的电极和对衬底上的金属化层的接入。
DE 10 2008 001 413 A1示出功率模块，其具有由模制材料（mold material/molding material）制成的外壳。模制材料在具有半导体芯片的衬底上方的厚度适于衬底上的功率模块的导电部分的高度。
DE 10 2008 045 615 A1示出具有模制外壳中的窗的功率模块。传导板附接到外壳的顶部并且窗中的端子将功率模块的金属化层与传导板互连。
EP 3 089 209 A1示出具有在腔体中提供的冷却体的功率模块。
发明内容
本发明的目的是提供易于制造并且易于组合功率半导体模块和/或是提供具有带有低杂散电感的电连接的功率半导体模块。
这些目的由独立权利要求的主题实现。根据从属权利要求和以下描述，进一步的示例性实施例是清楚的。
本发明的第一方面涉及功率半导体模块。半导体模块可以是由一个或多个半导体芯片、其电和机械互连以及用于这些组件的外壳组成的任何装置。这里和在下文中的术语“功率”可指的是适用于多于100 V和/或多于10 A的处理电流的模块和/或半导体芯片。例如，功率半导体模块可用于机动应用中，诸如电动载具、混合载具、摩托车、公共车、卡车、越野工程载具和充电站。
根据本发明的实施例，功率半导体模块包括具有金属化层的衬底、接合到衬底的至少一个功率半导体芯片以及部分地封装半导体芯片和衬底的模制封装（moldencapsulation）。衬底可以是诸如塑料或陶瓷之类的电绝缘材料的板，所述衬底在一侧上覆盖有金属化层。可以是可能的：衬底在另一侧上具有另外的金属化层。还可以是：衬底仅由一个或多个金属化层提供。例如，衬底可以是或者可包括引线框架。金属化层可被构造成提供电导体，半导体芯片连接到所述电导体。
功率半导体芯片可基于Si或SiC和/或可提供一个或多个半导体元件，诸如二极管和/或半导体开关。这样的开关可以是晶体管、晶闸管、IGBT和/或MOSFET。可能的是：功率半导体模块包括具有开关的半导体芯片和具有二极管的半导体芯片，所述二极管经由金属化层的导体反向并联连接到开关。此外，功率半导体模块可包括由开关和二极管的这种组合组成的一个或多个半桥。
一个或多个功率半导体芯片接合到金属化层。接合可指的是焊连、烧结和焊接。此外，一个或多个功率半导体芯片可经由接合线与金属化层并且与彼此进行连接。
模制封装可以由传递模制例如用热塑性材料或用化学固化材料生成。模制材料可以是环氧树脂。模制封装可完全包围一个或多个功率半导体芯片和直接附接到一个或多个功率半导体芯片的电导体的部分。此外，衬底和金属化层可部分地由模制封装覆盖。
根据本发明的实施例，模制封装包括暴露金属化层的端子区域的至少一个窗。换句话说，模制封装可提供开口或窗以用于直接接入可被用作端子区域的金属化层的部分，即，用于互连外部导体。一个或多个端子区域可以是只暴露到功率半导体模块的外面的金属化层的部分。端子区域可以是暴露到模制封装的外面的扁平导体。
由于端子区域，功率半导体模块可电连接到具有一个单件导体的其它装置。可以省去端子并且可以省去用于将端子连接到另外的导体（如汇流条）的额外附接过程。功率半导体模块可以是在模制封装中具有开口或窗的传递模制功率半导体模块，所述开口或窗直接暴露承载功率半导体芯片的衬底的部分。
另外，衬底的边界和窗之间的模制封装的边界部分具有在衬底上方的高度，所述高度小于模制封装的中央部分的最大高度。不得不注意的是：高度和最大高度可在与由金属化层定义的平面正交的方向上被确定。此外，高度和/或最大高度可相对于衬底和/或衬底的上侧被定义。可能的是：衬底的边界被嵌入模制封装的边界部分中。在这种情况下，仅在衬底上方的边界部分对衬底上方的高度有贡献。
模制封装的中央部分，其封装功率半导体芯片和它的电连接，可以比边界部分更高。反之亦然，边界部分可以比中央部分更低。采用这种方式，可能的是：诸如导体带、传导条（ribbon）或接合线之类的导体可附接到端子区域并且可在低于中央部分的上侧的水平处被引导远离端子区域。这可导致功率模块的更紧凑的电连接。
不得不注意的是：如“更高”、“更低”、“上部”、“顶部”、“下部”之类的术语不是相对于功率半导体模块在空间中的方位被定义，而是可相对于由衬底定义的平面被定义。
功率半导体模块还包括功率端子，所述功率端子用端部（end）接合到模制封装中的窗中的端子区域。功率端子的端子部分，诸如功率端子的第二端部，在边界部分上方在平行于衬底的方向上突出（protrude），使得端子部分的在衬底上方的垂直高度小于模制封装的中央部分的最大高度。功率半导体模块可具有电互连，所述电互连从在低于模制封装的中央部分的上侧的水平处的模块突出。例如，功率端子可以是具有两个平行端部的折叠金属带。
总之，功率半导体模块可提供以下优点。
由于在衬底和端子设计方面的更大自由，功率半导体模块可具有改进的电性能。端子位置不受由与传递模制方法组合的引线框架施加的要求所限制。例如，可提供到DC链路电容器的较短连接，因为不需要用于汇流条到端子焊接的空间。较短连接可导致较低换向回路电感。另外，较短辅助连接可导致减小的栅极电感。
功率半导体模块的制造和安装可导致减小的成本，因为不再需要端子和端子附接过程。例如，可存在在端子连接方面的改进的灵活性。在不同的应用中，可使用不同的连接技术。将汇流条直接焊接到端子区域至少不要求比将汇流条焊接到端子更多的努力（effort）。
功率半导体模块可具有改进的可制造性。在导体到端子区域的超声焊接过程期间，可保护一个或多个功率半导体芯片免受颗粒污染，这可在模制之后执行。而且，可简化模制过程并且避免由于难以密封具有不同厚度的多个引线框架而导致的风险。
根据本发明的实施例，边界部分的在衬底上方的高度小于导体在衬底上方的最大高度，其中导体被封装在模制封装中并且被接合到半导体芯片和金属化层。换句话说，附接到端子区域的端子或导体可使功率半导体模块留在低于模制封装内的电导体的最大高度的水平上。
根据本发明的实施例，边界部分是至少部分地包围模制封装的中央部分的模制封装的边界。例如，边界部分可以是除中央部分之外的模制封装的带，其比中央部分薄。边界部分可沿着中央部分的一侧延展。
根据本发明的实施例，边界部分具有在衬底上方的高度，所述高度小于在窗的所有侧周围和/或在窗的所有侧上的中央部分的最大高度。换句话说，窗可在具有比中央部分小的高度的模制封装的部分中被提供。还可以是可能的是：边界部分具有朝向中央部分的较小的高度。
根据本发明的实施例，边界部分与衬底的边界重叠。例如，模制封装可在衬底的两侧上被提供，并且可包围除一个或多个端子区域之外的整个衬底。
还可以是可能的是：冷却体附接到衬底的背面，即与一个或多个功率半导体芯片接合到的一侧相对的衬底的一侧。在这种情况下，边界部分可与衬底的边界重叠并且可与冷却体接触。在这种情况下，功率半导体模块的仅一侧可被提供有模制封装。
根据本发明的实施例，模制封装包括至少两个窗，每个窗暴露金属化层的端子区域。可能的是：功率半导体模块的一些或所有端子由端子区域提供。
还可能的是：功率半导体模块的一些端子由引线框架端子提供，所述引线框架端子可部分地由模制封装包围。
根据本发明的实施例，端子区域中的至少一个是功率端子区域，即可电连接到功率半导体芯片的负载电极或功率电极，诸如集电极或发射极。
根据本发明的实施例，端子区域中的至少一个是辅助端子区域。辅助端子区域的区域可以小于功率端子区域的区域。例如，辅助端子区域可电连接到功率电子芯片的栅极电极。
通常，可使用与暴露的端子区域组合的传统引线框架方法。引线框架可用于辅助连接和/或辅助端子。端子区域可以是功率端子区域和/或可用于直接汇流条附接。
根据本发明的实施例，具有在衬底上方的高度，所述高度小于中央部分的最大高度的边界部分提供至少两个窗。当功率半导体模块具有多于一个端子区域时，这些端子区域可在模制封装的部分中被提供，该部分具有在衬底上方比中央部分小的高度。例如，两个或更多个端子区域可沿着衬底的边界在中央部分的一侧上被提供。
不得不注意的是：边界部分和/或中央部分可具有均匀的高度和/或厚度。端子区域可在具有均匀高度的边界部分中被提供。
根据本发明的实施例，功率半导体模块还包括具有两个共面导体带的两个功率端子，其中每个功率端子包括从相应的导体带突出的至少两个脚部（foot），使得来自一个功率端子的脚部与来自另一个功率端子的脚部交替，并且其中来自功率端子的脚部被接合到端子区域的行，所述端子区域中的每个由模制封装中的专用窗提供。
利用功率模块，使到诸如电容器之类的电装置的低电感共面汇流条连接能够实现。由于共面和/或平行布置的导体带，电互连可具有低电感。端子区域可采用将交替端子区域连接到相同的电位的这种方式被布置并且与一个或多个功率半导体芯片互连。共面导体带可被连接到这样的端子区域的行。这可用导体带的弯曲部分（即用脚部）来进行，所述弯曲部分向下弯曲到相应的端子区域。
例如，电容器引线可直接接合到端子区域以形成低电感连接，这例如可采用交替+/−模式来布置。
根据本发明的实施例，功率半导体模块还包括辅助端子，所述辅助端子用第一端部接合到模制封装中的窗中的端子区域并且具有在中央部分上方突出的第二端部。例如，辅助端子可以是引脚，其可选择地可在其上部（第二端部）具有的压入配合连接，即辅助端子接合到端子区域所用的端部相对的端部。第二端部可以高于中央部分，使得电路板可附接到中央部分并且附粘到第二端部。
通常，到外部电路的连接可由将引脚结构接合到一个或多个端子区域来实现。这样的结构可包括压入配合和/或焊连引脚，其可例如通过焊接或焊连被接合到端子区域并且随后被连接到诸如栅极驱动器电路板之类的电路板。
根据本发明的实施例，功率半导体模块还包括附接到模制封装的中央部分的电路板。诸如栅极驱动器电路板之类的电路板可以是印刷电路板或者可基于诸如陶瓷衬底之类的另一种类型的衬底。例如，电路板可胶着在模制封装上和/或螺旋固定到模制封装。
根据本发明的实施例，功率半导体模块还包括接合到窗中的端子区域并且接合到电路板的接合线。到电路板的连接可通过电路板上的焊盘和端子区域之间的线接合过程来实现。
根据本发明的实施例，功率半导体模块还包括连接到印刷电路板并且压在窗中的端子区域上的导电弹簧元件。还可能的是：在电路板中集成的引脚和/或弹簧元件可用于形成到端子区域的连接。弹簧元件可仅压在端子区域上并且可以可选择地例如通过接合过程附接到端子区域。
根据本发明的实施例，接合到模制封装中的窗中的端子区域的端子的端部被嵌入填充到窗中的模制材料中。为了增强将功率和/或辅助端子连接到端子区域的可靠性，例如用环氧树脂来灌入（pot）接合端部或接合脚部可以是可能的。浇注材料（castingmaterial）可以不同于模制封装的模制材料。这样的灌封可改进电子组合件的抗振性和抗腐蚀性。由浇注材料形成的坝（dam）或绝缘结构可用于在不同电位的暴露的区域之间提供要求的爬电距离。
根据本发明的实施例，功率半导体模块还包括冷却板，所述冷却板附接到与金属化层和功率半导体芯片相对的衬底。可将冷却板附接到衬底，例如附接到相对的金属化层。根据本发明的实施例，模制封装仅在冷却板的一侧上被提供。
根据本发明的实施例，模制封装的边界部分在衬底的边界上方延伸并且沉积在冷却板上。冷却板可具有比衬底更大的垂直延伸和/或模制封装可在接触冷却板的衬底的边界上方突出。然而，冷却板的边界不需要被封装到模制封装中。
根据本发明的实施例，功率半导体模块还包括具有冷却腔体的冷却体，所述冷却体由插入到所述冷却体中的冷却板封闭，其中冷却板沿着冷却板的边界被焊接到冷却板。腔体可充满有通过冷却腔体泵送的冷却液体。
由于在功率半导体模块的边界上方突出的端子和/或电连接可在模制之后附接到模块，因此冷却板的边界更容易地可接入并且可通过焊接（例如通过摩擦搅拌焊接）附接到冷却体。
本发明的另外的方面涉及功率半导体模块组合件。这样的组合件可以是包括如在上文中和在下文中所描述的一个或多个功率半导体模块的装置和另外的功率电装置，诸如电容器和/或其它功率半导体模块。例如，功率半导体模块组合件可以是电变换器或者可以是电变换器的部分。
根据本发明的实施例，功率半导体模块组合件还包括直接将功率电装置与功率半导体模块互连的导体带（诸如功率端子），其中导体带接合到窗中的端子区域并且接合到功率电装置。导体带可以是汇流条的部分，例如如本文中所描述的共面汇流条。导体带可以是折叠金属带和/或可以是单件带。在这种方式下，可避免功率半导体模块和功率电装置之间的额外连接。
到外部功率电装置的连接可通过例如使用焊接过程将共面汇流条接合到端子区域来实现。DC链路电容器可直接连接到功率半导体模块的衬底。
本发明的另外的方面涉及制造功率半导体模块的方法，例如如在上文中和在下文中所描述的那样。不得不理解的是：如在上文中和在下文中所描述的方法的特征可以是如在上文中和在下文中所描述的功率半导体模块以及功率半导体模块组合件的特征。
根据本发明的实施例，该方法包括：提供具有金属化层的衬底，所述衬底具有接合到衬底的至少一个功率半导体芯片；以及将半导体芯片和衬底模制到模制封装中，其中模制封装包括中央部分，所述中央部分封装半导体芯片，并且模制封装包括暴露金属化层的端子区域的至少一个窗，并且其中在衬底的边界和窗之间的模制封装的边界部分具有在衬底上方的高度，所述高度小于模制封装的中央部分的最大高度。
模制可以是传递模制，例如用环氧树脂作为模制材料。为了产生暴露衬底上的端子区域的窗，在模制工具中实现弹簧结构是可能的，所述模制工具可保持期望的端子区域没有模制材料。在诸如氮气之类的惰性气氛下的传递模制和后固化可有利于避免端子区域的氧化。
取决于用于将端子和/或导体连接到端子区域的过程，可在模制之前或在模制之后执行端子区域的金属化层的选择性或完全镀覆（plate）。
根据本发明的实施例，该方法还包括：用端部将功率端子接合到端子区域，其中功率端子的部分在边界部分上方在平行于衬底的方向上突出，使得该部分的在衬底上方的垂直高度小于模制封装的中央部分的最大高度。
根据本发明的实施例，该方法还包括：将附接到衬底的冷却板焊接到冷却体。在形成从一个或多个端子区域到外部电子装置和/或接合端子的连接之前，冷却板的边界可焊接被焊接（例如用摩擦搅拌焊接）到冷却体。
可阻碍焊接过程的辅助和/或功率连接焊接可随后被附接。这可具有若干个优点，例如在接合到端子区域的端子和/或导体、衬底布局和模制封装的设计中的更大自由。而且，可避免在超声焊接期间的芯片污染的风险。可需要较少的过程步骤，并且可简化冷却体的集成。
根据本发明的实施例，该方法还包括：将辅助端子和功率端子中的至少一个接合到在封装的窗中提供的端子区域。可在模制之后和/或在将冷却板焊接到冷却体之前或在将冷却板焊接到冷却体之后执行该接合。
根据本发明的实施例，该方法还包括：将导体带接合到在封装的窗中提供的端子区域并且接合到功率电装置。还可以是可能的是：在将功率半导体模块机械连接到另外的电装置之后执行将导体接合到一个或多个端子区域。
本发明的这些和其它方面将根据下文中描述的实施例是清楚的，并且参考下文中描述的实施例被阐明。
附图说明
本发明的主题将参考在附图中图示的示例性实施例在以下的文本中更详细地进行解释。
图1示意性地示出根据本发明的实施例的通过功率半导体模块的横截面。
图2示意性地示出根据本发明的进一步实施例的通过功率半导体模块的横截面。
图3示意性地示出根据本发明的实施例的通过功率半导体模块组合件的横截面。
图4示意性地示出根据本发明的进一步实施例的通过功率半导体模块组合件的横截面。
图5示意性地示出根据本发明的进一步实施例的通过功率半导体模块的横截面。
图6示意性地示出根据本发明的进一步实施例的通过功率半导体模块的横截面。
图7示意性地示出根据本发明的进一步实施例的功率半导体模块的部分的透视图。
在附图中使用的参考符号以及其含义采用概括形式在参考符号的列表中被列出。原则上，相同的部分在附图中被提供有同样的参考符号。
具体实施方式
图1示出功率半导体模块10，其包括衬底12，功率半导体芯片14接合到所述衬底12上。不得不注意的是：多于一个功率半导体芯片14可接合到衬底，例如如上文所描述的那样。然而，仅一个功率半导体芯片14在图1中被示出。
衬底12是具有绝缘内陶瓷层16和两个外金属化层18、20的陶瓷衬底。上部金属化层18构造成提供若干个导体。在这些导体中的一个导体上，功率半导体芯片14接合有平面功率电极。此外，接合线21互连功率半导体芯片14的另一侧，这例如提供另外的平面功率电极和平面栅极电极。
可以是可能的是：衬底12是印刷电路板或引线框架，即可仅由一个或多个金属化层组成。
冷却板22接合到衬底12和金属化层20。如所示出的那样，在衬底12下面，冷却板22可具有鳍或肋24。
衬底和半导体芯片14被嵌入到模制封装26中。在接合功率半导体芯片14之后，衬底12可以已经被放到模制工具中并且模制封装26可以已经由传递模制例如用环氧树脂生成。
冷却板22具有大于衬底12的垂直延伸（其是在平行于衬底的金属化层18的方向上的延伸）。模制封装26可只在功率半导体模块10的一侧上被提供并且可在衬底12的边界28上方而不是在冷却板22的边界30上方在垂直方向上延伸。
模制封装26具有中央部分32和边界部分34，在该中央部分32中包围功率半导体芯片14和接合线，在该边界部分34中提供窗36，所述窗36暴露金属化层18上的端子区域38、40。端子区域38、40是金属化层18的暴露部分，其可用于电接触模块10和/或可被视为模块10的平面端子。
不得不注意的是：模制封装26可以是一件和/或模制封装26的一个或多个边界部分34可与中央部分32互连，如图7中所示出的那样。
模制封装26的边界部分34具有在衬底12上方的比中央部分32小的最大高度（即边界部分34在衬底12上方延伸的最大距离）。中央部分32可仅在衬底12的一侧上被提供和/或中央部分32在衬底12上方的最大高度可以是中央部分32的最大厚度。衬底12的边界可被嵌入模制封装26的边界部分34中。仅在衬底12的一侧上的边界部分34的厚度可对边界部分34在衬底12上方的高度有贡献，还有中央部分32被提供到所述衬底12的一侧上。
可能的是：边界部分34仅是衬底的边界28和窗36之间的模制封装的部分。还可能的是：边界部分至少部分地围绕窗36。如图1以及还有图7中所示出的那样，边界部分34可完全围绕窗36。如图7中所示出的那样，多于一个窗36可由边界部分34提供。窗36中的每个或至少一些可以是模制封装中的由模制封装26完全围绕的开口。
图2示出在另外的制造步骤之后的功率半导体模块。冷却板22已经附接到冷却体42，该冷却体42具有冷却腔体43，该冷却腔体43在模块10的操作期间可填充有冷却液体。冷却板22可能已经通过焊接被焊接到冷却体42。由于没有可从模块10突出的阻碍端子被呈现，因此冷却板的边界30甚至在模制封装26的模制之后都是可接入的。
图3示出包括功率半导体模块10和另外的电装置46的功率半导体模块组合件44。组合件44可以是变换器和/或电装置46可以是另外的功率半导体模块和/或DC链路电容器。
在模制过程之后并且可能地甚至在将功率半导体模块10安装到组合件44之后进行将端子和/或导体连接到端子区域38、40。
在安装功率半导体模块10之前或之后，端子48可附接到端子区域38中的一个或多个。例如，端子48可以是辅助端子48，端子区域38可以是辅助端子区域38，其可电连接到功率半导体芯片14的栅极电极。
端子48可以是具有弯曲脚部或端部50的引脚，该弯曲脚部或端部50可例如通过超声焊接被焊接到端子区域38。可以是压入配合连接的端子48的上部（第二端部52）可在模制封装26的中央部分32上方突出。在这种方式下，电路板可压在端子38上并且附接到中央部分32。
此外，折叠传导带54可直接将端子区域40与电装置46互连。折叠带54可以由铜或另一种传导金属材料制成和/或可以是弯曲的，使得中间部分56在比脚部或端部58高的水平上，该脚部或端部58接合到端子区域40。由于边界部分34低于模制封装的中央部分32，因此甚至折叠带的中间部分56可低于中央部分32的上侧。
传导带54可用它的端部58焊接到端子区域40和/或用它的其它端部60焊接到功率电装置46。例如，DC链路电容器的引线和/或导向电机的汇流条可直接接合到端子区域40。
不得不注意的是：传导带54可被视为端子和/或单独的端子可因此作为传导带54接合到端子区域40。
如图4中所示出的那样，窗36中的一个或多个窗可填充有浇注材料62，其可不同于模制封装34的模制材料。浇注材料62可完全覆盖相应的窗的端子区域38、40和/或端子48的脚部50、52或接合到端子区域38、40的导体54。
图5和图6示出电路板64可附接到模制封装26的中央部分32。电路板64可以是印刷电路板和/或可承载电子电路，诸如栅极驱动器。
在图5中，电路板64经由接合线66互连到端子区域38，该接合线66用一个端部接合到端子区域38并且用另一个端部接合到电路板64。接合线66和/或电路板64可在将模块10安装到组合件44之前或之后附接到模块10。
图6示出电路板64可包括弹簧元件68，当将电路板64安装到模块10时，该弹簧元件68被压在端子区域38上。此外，在将模块10安装到组合件44之前或之后可执行该安装。
图7示出共面端子布置70可连接到端子区域40的行72。端子区域40可连接到（一个或多个）半导体芯片14，在这种方式下每个第二端子区域40被连接到相同的电位。
共面端子布置70包括具有两个共面导体带74的两个功率端子54，其包括从相应的导体带74突出的脚部76，使得来自一个功率端子54的脚部76与来自另一个功率端子54的脚部76交替。这样的布置可导致非常低的杂散电感。
尽管本发明已经在附图和前述描述中被详细地图示和描述了，但这样的图示和描述要被认为是说明性或示例性且非限制性的；本发明不限于所公开的实施例。根据对附图、本公开和所附权利要求的研究实践要求保护的发明的以及本领域的技术人员能够理解和实现对所公开的实施例的其它变体。在权利要求中，词语“包括”不排除其它元件或步骤，并且不定冠词“一”或“一个”不排除复数个。单个处理器或控制器或其它单元可满足权利要求中所陈述的若干项的功能。仅在相互不同的从属权利要求中陈述某些措施的事实不指示这些措施的组合不能够有利地被使用。在权利要求中的任何参考标记不应当被理解为限制范围。
参考符号的列表
10 功率半导体模块
12 衬底
14 半导体芯片
16 陶瓷层
18 上部金属化层
20 下部金属化层
21 接合线
22 冷却板
24 鳍或肋
26 模制封装
28 衬底的边界
30 冷却板的边界
32 中央部分
34 边界部分
36 窗
38 辅助端子区域
40 功率端子区域
42 冷却体
43 冷却腔体
44 功率半导体模块组合件
46 功率电装置
48 辅助端子
50 第一端部
52 第二端部
54 传导带、功率端子
56 中间部分
58 第一端部
60 第二端部
62 浇注材料
64 电路板
66 接合线
68 弹簧元件
70 共面端子布置
72 端子区域的行
74 导体带
76 脚部

Claims (14)

1.一种功率半导体模块（10），包括：
具有金属化层（18）的衬底（12）；
接合到所述衬底（12）的至少一个功率半导体芯片（14）；
部分地封装所述半导体芯片（14）和所述衬底（12）的模制封装（26），其中所述模制封装（26）包括暴露所述金属化层（18）的端子区域（38、40）的至少一个窗（36）；
用端部（58）接合到所述端子区域（40）的功率端子（54）；
其中所述模制封装（26）包括中央部分（32），所述中央部分（32）封装所述半导体芯片（14）；
其中在所述衬底（12）的边界（28）和所述窗（36）之间的所述模制封装（26）的边界部分（34）具有在所述衬底（12）上方的高度，所述高度小于所述模制封装（26）的所述中央部分（32）在所述衬底（12）上方的最大高度；
其中所述功率端子（54）的部分（56）在所述边界部分（34）上方在平行于所述衬底（12）的方向上突出，使得所述部分（56）的在所述衬底（12）上方的垂直高度小于所述模制封装（26）的所述中央部分（32）的所述最大高度。
2.根据权利要求1所述的功率半导体模块（10），
其中所述边界部分（34）的在所述衬底（12）上方的所述高度小于导体（21）在所述衬底（12）上方的最大高度，其中所述导体（21）被封装在所述模制封装（26）中并且接合到所述半导体芯片（14）和所述金属化层（18）。
3.根据权利要求1或2所述的功率半导体模块（10），
其中所述边界部分（34）与所述衬底（12）的所述边界（28）重叠。
4.根据前述权利要求中的一项所述的功率半导体模块（10）；
其中所述模制封装（26）包括至少两个窗（36），每个窗（36）暴露所述金属化层的端子区域（38、40）；
其中所述端子区域（38）中的至少一个是功率端子区域；
其中所述端子区域（40）中的至少一个是辅助端子区域。
5.根据前述权利要求中的一项所述的功率半导体模块（10）；
其中所述边界部分（34）提供至少两个窗（36）。
6.根据前述权利要求中的一项所述的功率半导体模块（10），还包括：
具有两个共面导体带（74）的两个功率端子（54）；
其中每个功率端子（54）包括从相应的导体带（74）突出的至少两个脚部（76），使得来自一个功率端子（54）的脚部（76）与来自另一个功率端子（54）的脚部（76）交替；
其中来自所述功率端子（54）的所述脚部（76）接合到端子区域（40）的行（72），所述端子区域（40）中的每个由所述模制封装（26）中的专用窗（36）提供。
7.根据前述权利要求中的一项所述的功率半导体模块（10），还包括：
辅助端子（48），所述辅助端子（48）用第一端部（50）接合到所述模制封装（26）中的窗（36）中的端子区域（38）并且具有在所述中央部分（32）上方突出的第二端部（52）。
8.根据前述权利要求中的一项所述的功率半导体模块（10），还包括：
电路板（64），所述电路板（64）附接到所述模制封装（26）的所述中央部分（32）；
接合线（66）和导电弹簧元件（68）中的至少一个，所述接合线（66）接合到窗（36）中的端子区域（38）并且接合到所述电路板（64），所述导电弹簧元件（68）连接到印刷电路板（64）并且压在窗（36）中的端子区域（38）上。
9.根据前述权利要求中的一项所述的功率半导体模块（10），
其中接合到所述模制封装（34）中的窗（36）中的端子区域（38、40）的端子（48、54）的端部（50、58）被嵌入填充到所述窗（36）中的浇注材料（62）中。
10.根据前述权利要求中的一项所述的功率半导体模块（10），还包括：
冷却板（22），所述冷却板（22）附接到与所述功率半导体芯片（14）相对的所述衬底（12）；
其中所述模制封装（26）仅在所述冷却板（22）的一侧上被提供；
其中所述模制封装（26）的所述边界部分（34）的在所述衬底（12）的所述边界（28）上方延伸并且沉积在所述冷却板（22）上。
11.根据权利要求10所述的功率半导体模块（10），还包括：
具有冷却腔体（43）的冷却体（42），所述冷却体（42）由插入到所述冷却体（42）中的所述冷却板（22）封闭；
其中所述冷却板（22）沿着所述冷却板（22）的边界（30）被焊接到所述冷却体（42）。
12.一种功率半导体模块组合件（44），包括：
根据前述权利要求中的一项所述的功率半导体模块（10）；
功率电装置（46）；
其中所述功率端子（54）直接将所述功率电装置（46）与所述功率半导体模块（10）互连。
13.一种制造功率半导体模块（10）的方法，所述方法包括：
提供具有金属化层（18）的衬底（12），所述衬底（12）具有接合到所述衬底（12）的至少一个功率半导体芯片（14）；
将所述半导体芯片（14）和所述衬底（12）模制到模制封装（26）中，其中所述模制封装（26）包括中央部分（32），所述中央部分（32）封装所述半导体芯片（14），并且所述模制封装（26）包括暴露所述金属化层（18）的端子区域（38、40）的至少一个窗（36），并且其中在所述衬底（12）的边界（28）和所述窗（36）之间的所述模制封装的边界部分（34）具有在所述衬底（12）上方的高度，所述高度小于所述模制封装（26）的所述中央部分（32）的最大高度；
用端部（58）将功率端子（54）接合到所述端子区域（40）；
其中所述功率端子（56）的部分（56）在所述边界部分（34）上方在平行于所述衬底（12）的方向上突出，使得所述部分（56）的在所述衬底（12）上方的垂直高度小于所述模制封装（26）的所述中央部分（32）的所述最大高度。
14.根据权利要求13所述的方法，还包括：
将附接到所述衬底（12）的冷却板（22）焊接到冷却体（42）；
将辅助端子（48）接合到在所述模制封装（26）的窗（36）中提供的端子区域（38、40）；
将导体带（54）接合到在所述模制封装（26）的窗（36）中提供的端子区域（40）并且接合到功率电装置（46）。
CN201880044170.6A 2017-05-02 2018-04-30 具有暴露的端子区域的树脂封装功率半导体模块 Active CN110785838B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17169008 2017-05-02
EP17169008.4 2017-05-02
PCT/EP2018/061017 WO2018202615A1 (en) 2017-05-02 2018-04-30 Resin encapsulated power semiconductor module with exposed terminal areas

Publications (2)

Publication Number Publication Date
CN110785838A true CN110785838A (zh) 2020-02-11
CN110785838B CN110785838B (zh) 2023-10-24

Family

ID=58664584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880044170.6A Active CN110785838B (zh) 2017-05-02 2018-04-30 具有暴露的端子区域的树脂封装功率半导体模块

Country Status (5)

Country Link
US (1) US10950516B2 (zh)
EP (1) EP3613075B1 (zh)
JP (1) JP7030844B2 (zh)
CN (1) CN110785838B (zh)
WO (1) WO2018202615A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787111B (zh) * 2022-04-08 2022-12-11 強茂股份有限公司 具複合式針腳結構的封裝元件及其製法
CN116888730A (zh) * 2021-02-24 2023-10-13 日立能源瑞士股份公司 功率半导体器件及制造方法
CN117083709A (zh) * 2021-03-19 2023-11-17 日立能源瑞士股份公司 包括至少一个半导体模块的功率模块和制造功率模块的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769556B2 (ja) * 2017-07-28 2020-10-14 三菱電機株式会社 半導体装置及び半導体モジュール
US10796998B1 (en) * 2019-04-10 2020-10-06 Gan Systems Inc. Embedded packaging for high voltage, high temperature operation of power semiconductor devices
US11342248B2 (en) 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
DE102020124149A1 (de) * 2020-09-16 2022-03-17 Danfoss Silicon Power Gmbh Leistungsmodul
KR20230131024A (ko) * 2022-03-04 2023-09-12 현대자동차주식회사 차량용 파워 모듈 및 이의 제조 방법
DE102022205490A1 (de) * 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Thermische Schnittstellenmaterialien
WO2024086850A1 (en) * 2022-10-21 2024-04-25 Semiconductor Components Industries, Llc Molded power modules with fluidic-channel cooled substrates

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030259A1 (en) * 2000-06-23 2002-03-14 Choi Ill Heung Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
US20050062155A1 (en) * 2003-09-24 2005-03-24 Chung-Che Tsai Window ball grid array semiconductor package and method for fabricating the same
CN101278401A (zh) * 2005-08-22 2008-10-01 德州仪器公司 具有低电阻和电感的高电流半导体装置系统
CN101552251A (zh) * 2008-03-31 2009-10-07 雅马哈株式会社 半导体装置的引线框架和封装结构
CN101814463A (zh) * 2009-02-20 2010-08-25 雅马哈株式会社 半导体封装结构及其制造方法
CN104218007A (zh) * 2013-05-30 2014-12-17 英飞凌科技股份有限公司 小脚印半导体封装
CN104425401A (zh) * 2013-08-29 2015-03-18 英飞凌科技股份有限公司 功率半导体封装
CN104517909A (zh) * 2013-09-30 2015-04-15 英飞凌科技股份有限公司 带有印制电路板的半导体模块及其制造方法
US20150103498A1 (en) * 2013-10-15 2015-04-16 Fairchild Korea Semiconductor Ltd. Power module package and method of manufacturing the same
US20170062312A1 (en) * 2015-08-28 2017-03-02 Infineon Technologies Ag Mold PackageD SEMICONDUCTOR CHIP MOUNTED ON A LEADFRAME and Method of Manufacturing the Same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196011A (ja) * 1998-12-28 2000-07-14 Mitsubishi Electric Corp 電子装置及びその製造方法
JP4070531B2 (ja) * 2002-07-19 2008-04-02 株式会社日立製作所 半導体装置
JP5536975B2 (ja) * 2007-01-31 2014-07-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
DE102008001413A1 (de) 2008-04-28 2009-10-29 Robert Bosch Gmbh Elektrische Leistungseinheit
CN102067309B (zh) * 2008-07-10 2013-08-28 三菱电机株式会社 电力用半导体模块
DE102008045615C5 (de) 2008-09-03 2018-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102010001545A1 (de) 2010-02-03 2011-08-04 Robert Bosch GmbH, 70469 Elektrische Kontaktierung von Leistungsmodulen
DE102010002945A1 (de) 2010-03-17 2011-09-22 Robert Bosch Gmbh Schaltungsanordnung und zugehöriges steuergerät für ein kraftfahrzeug
JP2011228528A (ja) * 2010-04-21 2011-11-10 Mitsubishi Electric Corp パワーブロック及びそれを用いたパワー半導体モジュール
CN102354688A (zh) 2011-10-11 2012-02-15 深圳市威怡电气有限公司 一种功率模块
JP2014013848A (ja) * 2012-07-05 2014-01-23 Uacj Corp 熱交換器
JP5818102B2 (ja) * 2012-07-13 2015-11-18 三菱電機株式会社 半導体装置の製造方法
JP5741565B2 (ja) * 2012-12-25 2015-07-01 三菱電機株式会社 半導体モジュール
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP6115505B2 (ja) * 2013-06-21 2017-04-19 株式会社デンソー 電子装置
CN203394862U (zh) 2013-08-12 2014-01-15 沃德(天津)传动有限公司 一种减速机及其风扇罩
WO2015039771A1 (en) * 2013-09-17 2015-03-26 Abb Technology Ag Method for ultrasonic welding with particles trapping
KR20150060036A (ko) 2013-11-25 2015-06-03 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
CN105849895B (zh) 2013-12-25 2018-12-21 三菱综合材料株式会社 功率模块用基板、及其制造方法和功率模块
DE102014219998B4 (de) 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
JP6053858B2 (ja) * 2015-04-06 2016-12-27 三菱電機株式会社 パワー半導体装置および車載用回転電機の駆動装置
JP6482955B2 (ja) * 2015-06-02 2019-03-13 昭和電工株式会社 液冷式冷却装置
DE102015112451B4 (de) 2015-07-30 2021-02-04 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
EP3217774B1 (en) * 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030259A1 (en) * 2000-06-23 2002-03-14 Choi Ill Heung Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
US20050062155A1 (en) * 2003-09-24 2005-03-24 Chung-Che Tsai Window ball grid array semiconductor package and method for fabricating the same
CN101278401A (zh) * 2005-08-22 2008-10-01 德州仪器公司 具有低电阻和电感的高电流半导体装置系统
CN101552251A (zh) * 2008-03-31 2009-10-07 雅马哈株式会社 半导体装置的引线框架和封装结构
CN101814463A (zh) * 2009-02-20 2010-08-25 雅马哈株式会社 半导体封装结构及其制造方法
CN104218007A (zh) * 2013-05-30 2014-12-17 英飞凌科技股份有限公司 小脚印半导体封装
CN104425401A (zh) * 2013-08-29 2015-03-18 英飞凌科技股份有限公司 功率半导体封装
CN104517909A (zh) * 2013-09-30 2015-04-15 英飞凌科技股份有限公司 带有印制电路板的半导体模块及其制造方法
US20150103498A1 (en) * 2013-10-15 2015-04-16 Fairchild Korea Semiconductor Ltd. Power module package and method of manufacturing the same
US20170062312A1 (en) * 2015-08-28 2017-03-02 Infineon Technologies Ag Mold PackageD SEMICONDUCTOR CHIP MOUNTED ON A LEADFRAME and Method of Manufacturing the Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116888730A (zh) * 2021-02-24 2023-10-13 日立能源瑞士股份公司 功率半导体器件及制造方法
CN117083709A (zh) * 2021-03-19 2023-11-17 日立能源瑞士股份公司 包括至少一个半导体模块的功率模块和制造功率模块的方法
TWI787111B (zh) * 2022-04-08 2022-12-11 強茂股份有限公司 具複合式針腳結構的封裝元件及其製法

Also Published As

Publication number Publication date
CN110785838B (zh) 2023-10-24
US20200066609A1 (en) 2020-02-27
EP3613075A1 (en) 2020-02-26
JP2020519029A (ja) 2020-06-25
JP7030844B2 (ja) 2022-03-07
US10950516B2 (en) 2021-03-16
WO2018202615A1 (en) 2018-11-08
EP3613075B1 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
CN110785838B (zh) 具有暴露的端子区域的树脂封装功率半导体模块
CN110785842B (zh) 具有dc端子的同轴布置的半桥模块
CN107170718B (zh) 半导体模块
KR101585306B1 (ko) 반도체 장치 및 그 제조 방법
US10014280B2 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US7247929B2 (en) Molded semiconductor device with heat conducting members
US7705443B2 (en) Semiconductor device with lead frame including conductor plates arranged three-dimensionally
JP6509885B2 (ja) 半導体チップの端子を有するｄｃ−ｄｃコンバータ
CN107731779B (zh) 电子装置
US9468087B1 (en) Power module with improved cooling and method for making
US10490484B2 (en) Electronic device
JP7162001B2 (ja) 電力用半導体モジュールの製造
CN109473410A (zh) 具有顶侧冷却部的smd封装
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
CN112582386B (zh) 功率模块及其制备方法、电器设备
KR20220129587A (ko) 파워 모듈 패키지 및 패키징 기술들
CN110998832B (zh) 半导体装置以及半导体模块
CN116403985A (zh) 形成封装半导体装置的方法和封装半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211009

Address after: Swiss Baden

Applicant after: ABB grid Switzerland AG

Applicant after: AUDI AG

Address before: Swiss Baden

Applicant before: ABB Switzerland Co.,Ltd.

Applicant before: AUDI AG

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: Swiss Baden

Applicant after: Hitachi energy Switzerland AG

Applicant after: Audi AG

Address before: Swiss Baden

Applicant before: ABB grid Switzerland AG

Applicant before: Audi AG

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant