JP2011228528A - パワーブロック及びそれを用いたパワー半導体モジュール - Google Patents

パワーブロック及びそれを用いたパワー半導体モジュール Download PDF

Info

Publication number
JP2011228528A
JP2011228528A JP2010097902A JP2010097902A JP2011228528A JP 2011228528 A JP2011228528 A JP 2011228528A JP 2010097902 A JP2010097902 A JP 2010097902A JP 2010097902 A JP2010097902 A JP 2010097902A JP 2011228528 A JP2011228528 A JP 2011228528A
Authority
JP
Japan
Prior art keywords
conductor
power
power semiconductor
power block
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010097902A
Other languages
English (en)
Inventor
Yoshihiro Yamaguchi
義弘 山口
Seiji Oka
誠次 岡
Osamu Usui
修 碓井
Takeshi Oi
健史 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010097902A priority Critical patent/JP2011228528A/ja
Priority to US13/008,470 priority patent/US20110260315A1/en
Priority to DE102011007227A priority patent/DE102011007227A1/de
Priority to CN2011100991316A priority patent/CN102237347A/zh
Publication of JP2011228528A publication Critical patent/JP2011228528A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】鉛フリーハンダとトランスファーモールド樹脂を用いた場合であっても、それらを用いないものとの間で互換性を確保したパワーブロック及びそれを用いたパワー半導体モジュールを提供する。
【解決手段】パワーブロックは、絶縁基板２２と、該絶縁基板の上に形成された導体パターン２４、２６、２８と、鉛フリーはんだ３２により該導体パターンの上に固着されたパワー半導体チップ３６と、該パワー半導体チップと電気的に接続され、該絶縁基板の上方向に伸びる複数の電極１６、１８と、該導体パターン、該鉛フリーはんだ、該パワー半導体チップ、及び該複数の電極を覆うように形成されたトランスファーモールド樹脂１２と、を備える。そして、該複数の電極は、該トランスファーモールド樹脂の外面のうち導体パターンの直上方向の外面と同一平面上に露出したことを特徴とする。
【選択図】図３

Description

本発明は、トランスファーモールド樹脂によりパワー半導体チップが樹脂封止されたパワーブロック及びそれを用いたパワー半導体モジュールに関する。
パワーブロックは負荷に供給する電流を制御するために用いられる。一般的なパワーブロックの構成は、絶縁基板上の導体パターンにパワー半導体チップや電極などを固着し、必要に応じてこれらを樹脂封止したものである。ここで、パワー半導体チップには、たとえばＩＧＢＴや還流ダイオードなどが用いられる。
環境保護の観点から、ＳｎＡｇＣｕ系あるいはＳｎＡｇＣｕＳｂ系などの鉛フリーはんだを用いてパワー半導体チップや電極を導体パターンに固着することがある。しかしながら、鉛フリーはんだを用いた装置は、鉛はんだを用いた装置と比較して耐温度サイクル性に劣ることが知られている。このため、鉛フリーはんだを用いつつ十分な耐温度サイクル性を得るために、鉛フリーはんだを用いた構造全体を金型に収納しトランスファーモールド成型することがある。このようにして得られたパワーブロックによれば、鉛フリーはんだがトランスファーモールド樹脂で覆われているため、十分な耐温度サイクル性を確保できる。
トランスファーモールド成型を行う場合は、上金型と下金型の間から樹脂の外部に伸びる電極を取り出す。そのため、トランスファーモールド樹脂で覆われたパワーブロックは、絶縁基板の側面方向から電極が伸びることとなる（たとえば特許文献１参照）。
特表平１０−５０４１３６号公報
一方、パワーブロックを製造する場合は、実装面積を低減するために絶縁基板の上面から電極を取り出すことが一般的である。パワーブロックの電極を取り出す場所は、パワーブロックの互換性を確保するために統一することが好ましい。しかしながら、鉛フリーはんだを用いた場合はトランスファーモールド成型が必須となるため、絶縁基板の上面方向から電極を取り出すことができない。よって、鉛フリーはんだを用いてトランスファーモールド成型を行ったパワーブロックと、トランスファーモールド成型を行わないパワーブロックとの間で互換性の確保が困難であった。この問題は、パワーブロックを包含するパワー半導体モジュールにおいても同様に生じ易い。
本発明は、上述のような課題を解決するためになされたもので、鉛フリーはんだとトランスファーモールド樹脂を用いつつ、それらを用いないものとの間で互換性を確保したパワーブロック及びそれを用いたパワー半導体モジュールを提供することを目的とする。
本発明に係るパワーブロックは、絶縁基板と、該絶縁基板の上に形成された導体パターンと、鉛フリーはんだにより該導体パターンの上に固着されたパワー半導体チップと、該パワー半導体チップと電気的に接続され、該絶縁基板の上方向に伸びる複数の電極と、該導体パターン、該鉛フリーはんだ、該パワー半導体チップ、及び該複数の電極を覆うように形成されたトランスファーモールド樹脂と、を備える。そして、該複数の電極は、該トランスファーモールド樹脂の外面のうち該導体パターンの直上方向の外面と同一平面上に露出したことを特徴とするパワーブロック。
本発明に係るパワー半導体モジュールは、絶縁基板と、該絶縁基板の上に形成された導体パターンと、鉛フリーはんだにより該導体パターンの上に固着されたパワー半導体チップと、該パワー半導体チップと電気的に接続され、該絶縁基板の上方向に伸びる複数の電極と、該導体パターン、該鉛フリーはんだ、及び該パワー半導体チップを覆うように形成されたトランスファーモールド樹脂と、を備え、該複数の電極は、該トランスファーモールド樹脂の外面のうち該導体パターンの直上方向の外面と同一平面上に露出したことを特徴とするパワーブロックと、該パワーブロックの下に固着されたベース板と、該パワーブロックを覆うケースと、を備えたことを特徴とする。
本発明によれば、鉛フリーはんだとトランスファーモールド樹脂を用いつつ、それらを用いないものとの間で互換性を確保したパワーブロック及びそれを用いたパワー半導体モジュールを提供することができる。
本発明の実施の形態１に係るパワーブロックの斜視図である。 本発明の実施の形態１に係るパワーブロックの平面図である。 図１のIII−III破線における断面図である。 図１のIV-IV破線における断面図である。 本発明の実施の形態２に係るパワー半導体モジュールの断面図である。 本発明の実施の形態３に係るパワーブロックの斜視図である。 本発明の実施の形態３に係るパワーブロックの平面図である。 図６のVIII-VIII破線における断面図である。 円筒形導体の斜視図である。 図６のX-X破線における断面図である。 図６のXI-XI破線における断面図である。 図６のXII-XII破線における断面図である。 円筒形導体に代えて６角柱の導体を用いた例を示す斜視図である。 円筒形導体に代えてＵ字ベント形状の導体を用いた例を示す斜視図である。 円筒形導体に代えてダブルＵ字ベント形状の導体を用いた例を示す斜視図である。
実施の形態１．
図１乃至図４を参照して本発明の実施の形態１を説明する。なお、同一または対応する構成要素には同一の符号を付して説明の繰り返しを省略する場合がある。実施の形態２及び３でも同様である。
図１は本発明の実施の形態１に係るパワーブロックの斜視図である。パワーブロック１０の多くの部分はトランスファーモールド樹脂１２により覆われている。トランスファーモールド樹脂１２は平板状の形状を有している。トランスファーモールド樹脂１２の上面には、トランスファーモールド樹脂１２からコレクタ電極１４、エミッタ電極１６、及びゲート電極１８が露出している。コレクタ電極１４、エミッタ電極１６、及びゲート電極１８はトランスファーモールド樹脂１２の上面と同一平面上に露出しており、トランスファーモールド樹脂１２の上面と同一面を形成している。トランスファーモールド樹脂の下面には脚１２ａが形成されている。
図２は本発明の実施の形態１に係るパワーブロック１０の平面図である。図２ではパワーブロック１０の内部構造を可視化するためにトランスファーモールド樹脂１２の記載を省略している。パワーブロック１０の内部には絶縁基板２２が封止されている。絶縁基板２２上には導体パターン２４、２６、及び２８が形成されている。導体パターン２４、２６、及び２８はたとえばＡｌやＣｕで形成されている。導体パターン２４上にはエミッタ電極１６が固着されている。導体パターン２６上にはパワー半導体チップ３６及びコレクタ電極１４が固着されている。パワー半導体チップ３６はＩＧＢＴで形成されている。パワー半導体チップ３６の上面にはエミッタとゲートが形成され、下面にはコレクタが形成されている。導体パターン２８上にはゲート電極１８が固着されている。
パワー半導体チップ３６のゲートはアルミワイヤＷ１により導体パターン２８と接続されている。これによりパワー半導体チップ３６のゲートとゲート電極１８が電気的に接続されている。また、パワー半導体チップ３６のエミッタはアルミワイヤＷ２により導体パターン２４と接続されている。これによりパワー半導体チップ３６のエミッタとエミッタ電極１６が電気的に接続されている。また、パワー半導体チップ３６の下面のコレクタは導体パターン２６と電気的に接続されている。これによりパワー半導体チップ３６のコレクタとコレクタ電極１４が電気的に接続されている。
図３は図１のIII−III破線における断面図である。図３はパワーブロック１０のうちエミッタ電極１６とゲート電極１８を含む部分における断面図である。理解を容易にするために、図２においても、図１のIII−III破線に対応する部分にIII−III破線を記載した。最初に、絶縁基板２２の上面方向について説明する。絶縁基板２２の上には導体パターン２４、２６、及び２８が形成されている。導体パターン２４の上には鉛フリーはんだ３０によりエミッタ電極１６が固着されている。導体パターン２６の上には鉛フリーはんだ３２によりパワー半導体チップ３６が固着されている。導体パターン２８の上には鉛フリーはんだ３４によりゲート電極１８が固着されている。次に絶縁基板２２の下面方向について説明する。絶縁基板２２の下面には全面パターン３８が形成され、この全面パターン３８がトランスファーモールド樹脂１２から露出している。
図４は図１のIV-IV破線における断面図である。図４はパワーブロック１０のうちコレクタ電極１４を含む部分における断面図である。図３の場合と同様に、図２においてもIV-IV破線を記載した。導体パターン２６の上には鉛フリーはんだ４０によりコレクタ電極１４が固着されている。
図２乃至図４を参照して説明したように、コレクタ電極１４、エミッタ電極１６、及びゲート電極１８（以後これらをまとめて３電極という場合がある）は、パワー半導体チップ３６のコレクタ、エミッタ、ゲートとそれぞれ電気的に接続されている。また、３電極はいずれも絶縁基板２２の上方向に伸びている。そして３電極は、トランスファーモールド樹脂１２の外面のうち導体パターン２４、２６、および２８の直上方向の外面と同一平面上に露出している。パワー半導体チップ３６、鉛フリーはんだ３０、３２、３４、及び４０、並びに導体パターン２４、２６、及び２８は、トランスファーモールド樹脂１２に覆われている。３電極も上面を除きトランスファーモールド樹脂１２に覆われている。
本発明の実施の形態１に係るパワーブロック１０は、コレクタ電極１４、エミッタ電極１６、及びゲート電極１８が、トランスファーモールド樹脂１２の外面のうち導体パターン２４、２６、および２８の直上方向の外面から露出している。よって、本発明の実施の形態１に係るパワーブロック１０は、トランスファーモールド樹脂を用いないパワーブロックとの間で互換性を確保できる。
上述のように、本発明の実施の形態１に係るパワーブロック１０の構成によれば、鉛フリーはんだとトランスファーモールド樹脂を用いて耐温度サイクル性の向上及び環境負荷の低減を行いつつ、それらを用いないものとの間で互換性を確保したパワーブロックを製造できる。
実施の形態２．
図５を参照して本発明の実施の形態２を説明する。図５は本発明の実施の形態２に係るパワー半導体モジュールの断面図である。パワー半導体モジュール５０は本発明の実施の形態１に係るパワーブロック１０などをパッケージしたモジュールである。図５はエミッタ電極１６とゲート電極１８を含む部分における断面図である。パワーブロック１０の全面パターン３８は鉛フリーはんだ５２によりベース板５４に固着されている。ベース板５４はＣｕ、ＡｌＳｉＣ、またはＣｕ−Ｍｏなどの材料で形成されている。
パワーブロック１０のエミッタ電極１６には主電極５６が接続されている。コレクタ電極には主電極５８が接続されている（主電極５８は破線で示す）。主電極５６及び５８は、パワー半導体チップ３６の主電流を流す電極である。ゲート電極１８にはゲート信号端子６０が接続されている。ゲート信号端子６０はゲート駆動信号をパワー半導体チップ３６のゲートへ伝送する端子である。主電極５６及び５８、並びにゲート信号端子６０（以後、まとめて取り出し電極という場合がある）は表面にＮｉめっきが施されたＣｕ薄板で形成されている。取り出し電極はパターンが形成されたプリント基板６２を経由して３電極にそれぞれ接続されている。
上述の構造はケース６４により覆われている。すなわち、パワーブロック１０、取り出し電極、及びプリント基板６２はケース６４に覆われている。しかしながら、取り出し電極の一部はケース６４の上面から外部へ露出している。ケース６４はベース板５４の外周部分に固定されている。ベース板５４とケース６４はネジやシリコンゴムなどで固定されている。ケース６４の内部にはシリコンゲル６６が充填されている。
従来、パワー半導体モジュールの内部全体に、高信頼性の高価なシリコンゲルを充填し、パワーブロックの絶縁の確保を図ることがあった。そのため、パワー半導体モジュールの低コスト化ができない問題があった。また、温度サイクルによりシリコンゲル内部に気泡が発生する場合があり、パワー半導体モジュールの信頼性を阻害する問題があった。この気泡の発生源はパワーブロックに用いられるはんだである。
本発明の実施の形態２に係るパワー半導体モジュール５０の構成によれば上述の問題を解消できる。パワーブロック１０の絶縁はパワーブロック１０がトランスファーモールド樹脂１２で覆われていることにより確保されている。よって高価なシリコンゲルを用いる必要がないのでパワー半導体モジュール５０を低コスト化できる。また、パワーブロック１０内部のはんだ（鉛フリーはんだ）はトランスファーモールド樹脂１２で覆われているため、パワー半導体モジュール内部の気泡を抑制することができる。よって信頼性の高いパワー半導体モジュールを製造することができる。その他、本発明の実施の形態１に係るパワーブロック１０と同等の効果を得ることができる。
実施の形態３．
図６乃至図１５を参照して本発明の実施の形態３を説明する。図６は本発明の実施の形態３に係るパワーブロックの斜視図である。パワーブロック１００の多くの部分はトランスファーモールド樹脂１２に覆われている。トランスファーモールド樹脂１２の上面からは、コレクタ電極１０２、エミッタ電極１０４、ゲート電極１０６、及びセンス電極１０８が露出している。
図７は本発明の実施の形態３に係るパワーブロック１００の平面図である。図７ではパワーブロック１００の内部構造を説明するためにトランスファーモールド樹脂１２の記載を省略している。パワーブロック１００の内部には絶縁基板２２が封止されている。絶縁基板２２上には導体パターン１１０、１１２、及び１１４が形成されている。
導体パターン１１０上にはパワー半導体チップ１２０及び１２２、並びにコレクタ電極１０２が固着されている。パワー半導体チップ１２０はＩＧＢＴで形成され、パワー半導体チップ１２２は還流ダイオードで形成されている。パワー半導体チップ１２０及び１２２の上にはエミッタ電極１０４が固着されている。
導体パターン１１２上にはゲート電極１０６が固着されている。また、導体パターン１１２上には棒状電極１３０を解してパワー半導体チップ１２０のゲートが接続されている。
導体パターン１１４上にはセンス電極１０８及びエミッタ電極１０４が固着されている。このように、本発明の実施の形態３に係るパワーブロック１００では導体パターン及び電極により内部の配線がなされており、アルミワイヤは用いられていない。
図８は図６のVIII-VIII破線における断面図である。図８はコレクタ電極１０２がトランスファーモールド樹脂１２から露出する部分における断面図である。理解を容易にするために、図７においても、図６のVIII−VIII破線に対応する部分にVIII−VIII破線を記載している(図７の他の破線についても同様である)。絶縁基板２２上の導体パターン１１０の上には、鉛フリーはんだ１４０により円筒形導体１４２が固着されている。円筒形導体１４２上には鉛フリーはんだ１４４によりコレクタ電極１０２が固着されている。
ここで、図９を参照して円筒形導体１４２について説明する。図９は円筒形導体１４２の斜視図である。円筒形導体１４２は中空円筒形の形状であり、側面に鉛フリーはんだ１４０及び１４４が塗布されている。円筒形導体１４２は側面方向から押されることにより変形する材料で構成されている。
図８の説明を続ける。導体パターン１１０の上には鉛フリーはんだ１４６によりパワー半導体チップ１２０が固着されている。パワー半導体チップ１２０の上には鉛フリーはんだ１４８により円筒形導体１５０が固着されている。円筒形導体１５０の上には鉛フリーはんだ１５２によりエミッタ電極１０４が固着されている。
同様に、導体パターン１１０の上には鉛フリーはんだ１５４によりパワー半導体チップ１２２が固着されている。パワー半導体チップ１２２の上には鉛フリーはんだ１５６により円筒形導体１５８が固着されている。円筒形導体１５８の上には鉛フリーはんだ１６０によりエミッタ電極１０４が固着されている。
図１０は図６のX-X破線における断面図である。図１０はエミッタ電極１０４がトランスファーモールド樹脂１２から露出する部分における断面図である。導体パターン１１４上には鉛フリーはんだ１６２により円筒形導体１６４が固着されている。円筒形導体１６４の上には鉛フリーはんだ１６６によりエミッタ電極１０４が固着されている。他の円筒形導体については図８を参照して説明したとおりである。
図１１は図６のXI-XI破線における断面図である。図１１は棒状電極１３０によりパワー半導体チップ１２０のゲートと導体パターン１１２が接続された部分における断面図である。棒状電極１３０は円筒形導体１６８と１７０の上に固着されている。他の円筒形導体については図８を参照して説明したとおりである。
図１２は図６のXII-XII破線における断面図である。図１２はゲート電極１０６とセンス電極１０８がトランスファーモールド樹脂１２から露出する部分における断面図である。導体パターン１１２上には鉛フリーはんだ１７２によりゲート電極１０６が固着されている。導体パターン１１４上には鉛フリーはんだ１７４によりセンス電極１０８が固着されている。円筒形導体については図８を参照して説明したとおりである。上述のようにパワーブロック１００ではアルミ配線を用いることなく、各電極及び導体パターンなどにより必要な接続が行われている。そして、コレクタ電極１０２及びエミッタ電極１０４の下には円筒形導体が固着されている。
トランスファーモールドの工程では、圧力により電極がパワー半導体チップまたは絶縁基板に押し付けられて、パワー半導体チップまたは絶縁基板にダメージが加わる場合がある。ところが、本発明の実施の形態３に係るパワーブロック１００では、円筒形導体１４２、１５０、１５８、１６４、及びその他の円筒形導体が、コレクタ電極１０２及びエミッタ電極１０４の下に固着されている。そのため、この構成によれば、トランスファーモールド時の圧力によるパワー半導体チップ１２０及び１２２、並びに絶縁基板２２へのダメージを抑制できる。
また、パワーブロックの多品種展開をする場合には、異なる厚みのパワー半導体チップごとに被トランスファーモールド物の総厚が異なってくる。そのため、被トランスファーモールド物の総厚に応じて、複数の金型を用意する必要が生じコスト面で好ましくない。ところが、本発明の実施の形態３に係るパワーブロック１００の構成によると、一組の金型でパワーブロックの多品種展開に対応できる。すなわち、パワー半導体チップの厚さの違いがあってもそれを吸収するように円筒形導体が変形するため、トランスファーモールド時の被トランスファーモールド物の総厚を均一にできる。よって、厚みの異なるチップ毎に金型を用意する必要がなく低コスト化できる。
本発明の実施の形態３に係る円筒形導体は、トランスファーモールド時にパワー半導体チップまたは絶縁基板へのダメージを緩和する緩衝導体である限り形状及び材料は限定されない。円筒形導体の変形例を図１３、１４、及び１５に示す。
図１３は円筒形導体に代えて６角柱の導体１８０を用いた例を示す斜視図である。図１４は円筒形導体に代えてＵ字ベント形状の導体１８２を用いた例を示す斜視図である。図１５は円筒形導体に代えてダブルＵ字ベント形状の導体１８４を用いた例を示す斜視図である。
１０ パワーブロック、 １２ トランスファーモールド樹脂、 １４ コレクタ電極、 １６ エミッタ電極、 １８ ゲート電極、 ２２ 絶縁基板、 ２４，２６，２８ 導体パターン、 ３０，３２，３４ 鉛フリーはんだ、 ３６ パワー半導体チップ、 ５４ ベース板、 ５６，５８ 主電極、 ６０ ゲート信号端子

Claims (7)

  1. 絶縁基板と、
    前記絶縁基板の上に形成された導体パターンと、
    鉛フリーはんだにより前記導体パターンの上に固着されたパワー半導体チップと、
    前記パワー半導体チップと電気的に接続され、前記絶縁基板の上方向に伸びる複数の電極と、
    前記導体パターン、前記鉛フリーはんだ、前記パワー半導体チップ、及び前記複数の電極を覆うように形成されたトランスファーモールド樹脂と、を備え、
    前記複数の電極は、前記トランスファーモールド樹脂の外面のうち前記導体パターンの直上方向の外面と同一平面上に露出したことを特徴とするパワーブロック。
  2. 鉛フリーはんだにより前記パワー半導体チップの上に固着された緩衝導体を備え、
    前記複数の電極のうちの少なくとも１つの電極は、鉛フリーはんだにより前記緩衝導体の上に固着され、
    前記緩衝導体は、前記パワー半導体チップと前記１つの電極との距離を変化させるように変形することができる形状及び材料であることを特徴とする請求項１に記載のパワーブロック。
  3. 前記緩衝導体は円筒形導体であることを特徴とする請求項２に記載のパワーブロック。
  4. 前記緩衝導体は６角柱の導体であることを特徴とする請求項２に記載のパワーブロック。
  5. 前記緩衝導体はＵ字ベント形状の導体であることを特徴とする請求項２に記載のパワーブロック。
  6. 前記緩衝導体はダブルＵ字ベント形状の導体であることを特徴とする請求項２に記載のパワーブロック。
  7. 請求項１乃至６のいずれか１項に記載のパワーブロックと、
    前記パワーブロックの下に固着されたベース板と、
    前記パワーブロックを覆うケースと、を備えたことを特徴とするパワー半導体モジュール。
JP2010097902A 2010-04-21 2010-04-21 パワーブロック及びそれを用いたパワー半導体モジュール Pending JP2011228528A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010097902A JP2011228528A (ja) 2010-04-21 2010-04-21 パワーブロック及びそれを用いたパワー半導体モジュール
US13/008,470 US20110260315A1 (en) 2010-04-21 2011-01-18 Power block and power semiconductor module using same
DE102011007227A DE102011007227A1 (de) 2010-04-21 2011-04-12 Leistungsblock und ihn verwendendes Halbleiterleistungsmodul
CN2011100991316A CN102237347A (zh) 2010-04-21 2011-04-20 功率块以及使用该功率块的功率半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010097902A JP2011228528A (ja) 2010-04-21 2010-04-21 パワーブロック及びそれを用いたパワー半導体モジュール

Publications (1)

Publication Number Publication Date
JP2011228528A true JP2011228528A (ja) 2011-11-10

Family

ID=44751630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010097902A Pending JP2011228528A (ja) 2010-04-21 2010-04-21 パワーブロック及びそれを用いたパワー半導体モジュール

Country Status (4)

Country Link
US (1) US20110260315A1 (ja)
JP (1) JP2011228528A (ja)
CN (1) CN102237347A (ja)
DE (1) DE102011007227A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154611A (ja) * 2013-02-06 2014-08-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP7532787B2 (ja) 2020-02-05 2024-08-14 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
US9620877B2 (en) 2014-06-17 2017-04-11 Semiconductor Components Industries, Llc Flexible press fit pins for semiconductor packages and related methods
US9431311B1 (en) 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods
CN110785838B (zh) * 2017-05-02 2023-10-24 日立能源瑞士股份公司 具有暴露的端子区域的树脂封装功率半导体模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2007184315A (ja) * 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766049B2 (ja) * 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283681A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd 半導体装置
JP2007184315A (ja) * 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154611A (ja) * 2013-02-06 2014-08-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9735100B2 (en) 2013-02-06 2017-08-15 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP7532787B2 (ja) 2020-02-05 2024-08-14 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
DE102011007227A1 (de) 2011-10-27
US20110260315A1 (en) 2011-10-27
CN102237347A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
US10262948B2 (en) Semiconductor module having outflow prevention external terminals
US9640461B1 (en) Bridging DMB structure for wire bonding in a power semiconductor module
US9147649B2 (en) Multi-chip module
JP5168866B2 (ja) パワー半導体モジュール
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
JP2023033351A (ja) 半導体装置
JP5598386B2 (ja) 半導体装置
JP2011228528A (ja) パワーブロック及びそれを用いたパワー半導体モジュール
JP2009105297A5 (ja)
JP4883145B2 (ja) 半導体装置
JP6226068B2 (ja) 半導体装置
JP5935374B2 (ja) 半導体モジュールの製造方法
KR20100064629A (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US20190214340A1 (en) Power module
CN110914975B (zh) 功率半导体模块
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
US20120306064A1 (en) Chip package
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP2010177619A (ja) 半導体モジュール
JP2015023226A (ja) ワイドギャップ半導体装置
JP5429413B2 (ja) 半導体装置
KR20170068271A (ko) 파워모듈
JP5177174B2 (ja) 半導体装置
CN210182363U (zh) 半导体模块
JP2012238737A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212