JP5598386B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5598386B2 JP5598386B2 JP2011053371A JP2011053371A JP5598386B2 JP 5598386 B2 JP5598386 B2 JP 5598386B2 JP 2011053371 A JP2011053371 A JP 2011053371A JP 2011053371 A JP2011053371 A JP 2011053371A JP 5598386 B2 JP5598386 B2 JP 5598386B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- small current
- block body
- adhesive
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
パワートランジスタと、パワートランジスタにおける大電流が流れる大電流用電極(12a,12b)と、大電流用電極(12a,12b)に流れる電流よりも小電流が流れる小電流用配線(131,133,134)とを含む半導体チップ(10)と、
大電流用電極(12a,12b)に電気的に接続された金属からなる大電流用外部接続端子(20,30,50)と、を備え、
半導体チップ(10)、大電流用外部接続端子(20,30,50)が一体的に絶縁性樹脂(60)にてモールドされた半導体装置であって、
小電流用配線(131,133,134)は、半導体チップ(10)の少なくとも一つの表面に絶縁性保護膜(80)によって覆われた状態で設けられ、
大電流用電極(12a,12b)は、半導体チップ(10)の小電流用配線(131,133,134)が設けられた表面及び表面の反対面に設けられ、
小電流用配線(131,133,134)と同じ面に形成された大電流用電極(12a)は、小電流用配線(131,133,134)の周辺に設けられ、
小電流用配線(131,133,134)上を除く大電流用電極(12a,12b)上には導電性接着剤(71,72)が設けられるものであり、
大電流用外部接続端子(20,30,50)は、
一部が絶縁性樹脂(60)の外部に露出し、反対面に形成された大電流用電極(12b)に導電性接着剤としての第1接着剤(71)を介して接続された第1部材(30)と、
表面に形成された大電流用電極(12a)に導電性接着剤としての第2接着剤(72)を介して接続されるものであり、一部が絶縁性樹脂(60)の外部に露出し、小電流用配線(131,133,134)を覆っている絶縁性保護膜(80)に対向する位置にスリット部(51)が設けられた第2部材(20,50)と、を備え、
スリット部(51)は、小電流用配線(131,133,134)を覆っている絶縁性保護膜(80)に対向して開口しており、
第2部材(20,50)は、一部が絶縁性樹脂(60)の外部に露出するものであり外部装置との電気的な接続部位である端子部(20)と、第2接着剤(72)を介して大電流用電極(12a)と接続される部位であり、大電流用電極(12a)との接続面の反対面において導電性接着剤である第3接着剤(73)を介して端子部(20)と接続される複数のブロック体(50)と、を含み、
各ブロック体(50)は、隣り合うブロック体(50)との間にスリット部(51)となる間隔を隔てて配置され、隣り合うブロック体(50)と一部が接触しつつ、大電流用電極(12a)との接続部位から端子部(20)側への所定範囲において、隣り合うブロック体(50)との間に間隔が設けられていることを特徴とする。
上述の実施の形態においては、スリット部51にモールド樹脂60が設けられない例を採用したが、本発明はこれに限定されるものではない。図5(a),(b)に示す変形例1の半導体装置101のように、スリット部51は、モールド樹脂60で満たされるようにしてもよい。なお、変形例1における半導体装置101は、スリット部51がモールド樹脂60で満たされている点が上述の実施の形態における半導体装置100と異なる。その他の点に関しては、変形例1における半導体装置101と上述の実施の形態における半導体装置100とは同様である。よって、ここでは、変形例1の半導体装置101における、上述の実施の形態における半導体装置100と異なる点を重点的に説明し、同様な箇所に関しては説明を省略する。
上述の実施の形態においては、複数のブロック体50は、互いに接触しないように設けられている例を採用したが、本発明はこれに限定されるものではない。図6,図7に示す変形例2のように、複数のブロック体50は、互いに接触するようにしてもよい。なお、図6,図7においては、エミッタ用端子20、モールド樹脂60、及び小電流用外部接続端子などは省略している。なお、変形例2における半導体装置は、ブロック体50の形状が上述の実施の形態における半導体装置100と異なる。その他の点に関しては、変形例2における半導体装置と上述の実施の形態における半導体装置100とは同様である。よって、ここでは、変形例2の半導体装置における、上述の実施の形態における半導体装置100と異なる点を重点的に説明し、同様な箇所に関しては説明を省略する。
上述の実施の形態においては、複数のブロック体50は、半導体素子10のエミッタ用パッド12aの形成面に対して垂直な面を有する直方体の部材を用いる例を採用したが、本発明はこれに限定されるものではない。図8(a),(b)に示す変形例3のように、各ブロック体50は、半導体素子10のエミッタ用パッド12aの形成面に対して傾斜した面(テーパー)を有する柱状部材を用いてもよい。
上述の実施の形態においては、ブロック体50として、複数のブロック体50を用いる例を採用したが、本発明はこれに限定されるものではない。図9に示す変形例4の半導体装置102のように、一つのブロック体50を用いてもよい。なお、この図9は、上述の実施の形態における図3(b)に相当する断面図である。
上述の変形例4においては、スリット部51にモールド樹脂60が設けられない例を採用したが、本発明はこれに限定されるものではない。図10に示す変形例5の半導体装置103のように、スリット部51は、モールド樹脂60で満たされるようにしてもよい。この図10は、上述の実施の形態における図3(b)に相当する断面図である。
上述の実施の形態においては、大電流用外部接続端子の第2部材として、ブロック体50とエミッタ用端子20を用いる例を採用したが、本発明はこれに限定されるものではない。図11に示す変形例6の半導体装置104のように、一つのエミッタ用端子2050を用いてもよい。換言すると、大電流用外部接続端子の第2部材としては、上述のエミッタ用端子20とブロック体50とが一体的に形成されたものを採用してもよい。なお、この図11は、上述の実施の形態における図3(b)に相当する断面図である。
上述の変形例6においては、スリット部51にモールド樹脂60が設けられない例を採用したが、本発明はこれに限定されるものではない。図12に示す変形例7の半導体装置105のように、スリット部51は、モールド樹脂60で満たされるようにしてもよい。この図12は、上述の実施の形態における図3(b)に相当する断面図である。
なお、上述の実施の形態においては、小電流用配線(ゲート用配線131)は、半導体素子10の表面11の周縁に配線されるとともに、この周縁から複数本が中心線側に配線されている例を採用したが、本発明はこれに限定されるものではない。図13(a),(b)に示す変形例8の半導体装置のように、ゲート用配線131を配線するようにしてもよい。なお、図13(a),(b)は、上述の実施の形態における図2(a),(b)に相当する平面図である。また、図13(a),(b)においては、小電流用端子、モールド樹脂などは省略している。
なお、上述の実施の形態においては、小電流用配線(ゲート用配線131)は、半導体素子10の表面11の周縁に配線されるとともに、この周縁から複数本が中心線側に配線されている例を採用したが、本発明はこれに限定されるものではない。図14(a),(b),図15に示す変形例9の半導体装置のように、ゲート用配線131を配線するようにしてもよい。なお、図14(a),(b)は、上述の実施の形態における図2(a),(b)に相当する平面図である。また、図15は、上述の実施の形態における図2(b)に相当する平面図である。
Claims (2)
- パワートランジスタと、当該パワートランジスタにおける大電流が流れる大電流用電極(12a,12b)と、当該大電流用電極(12a,12b)に流れる電流よりも小電流が流れる小電流用配線(131,133,134)とを含む半導体チップ(10)と、
前記大電流用電極(12a,12b)に電気的に接続された金属からなる大電流用外部接続端子(20,30,50)と、を備え、
前記半導体チップ(10)、前記大電流用外部接続端子(20,30,50)が一体的に絶縁性樹脂(60)にてモールドされた半導体装置であって、
前記小電流用配線(131,133,134)は、前記半導体チップ(10)の少なくとも一つの表面に絶縁性保護膜(80)によって覆われた状態で設けられ、
前記大電流用電極(12a,12b)は、前記半導体チップ(10)の前記小電流用配線(131,133,134)が設けられた表面及び該表面の反対面に設けられ、
前記小電流用配線(131,133,134)と同じ面に形成された前記大電流用電極(12a)は、当該小電流用配線(131,133,134)の周辺に設けられ、
前記小電流用配線(131,133,134)上を除く前記大電流用電極(12a,12b)上には導電性接着剤(71,72)が設けられるものであり、
前記大電流用外部接続端子(20,30,50)は、
一部が前記絶縁性樹脂(60)の外部に露出し、前記反対面に形成された前記大電流用電極(12b)に前記導電性接着剤としての第1接着剤(71)を介して接続された第1部材(30)と、
前記表面に形成された前記大電流用電極(12a)に前記導電性接着剤としての第2接着剤(72)を介して接続されるものであり、一部が前記絶縁性樹脂(60)の外部に露出し、前記小電流用配線(131,133,134)を覆っている前記絶縁性保護膜(80)に対向する位置にスリット部(51)が設けられた第2部材(20,50)と、を備え、
前記スリット部(51)は、前記小電流用配線(131,133,134)を覆っている前記絶縁性保護膜(80)に対向して開口しており、
前記第2部材(20,50)は、一部が前記絶縁性樹脂(60)の外部に露出するものであり外部装置との電気的な接続部位である端子部(20)と、前記第2接着剤(72)を介して前記大電流用電極(12a)と接続される部位であり、当該大電流用電極(12a)との接続面の反対面において導電性接着剤である第3接着剤(73)を介して前記端子部(20)と接続される複数のブロック体(50)と、を含み、
各ブロック体(50)は、隣り合うブロック体(50)との間に前記スリット部(51)となる間隔を隔てて配置され、隣り合うブロック体(50)と一部が接触しつつ、前記大電流用電極(12a)との接続部位から前記端子部(20)側への所定範囲において、隣り合うブロック体(50)との間に間隔が設けられていることを特徴とする半導体装置。 - 前記スリット部(51)は、前記絶縁性樹脂(60)で満たされていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011053371A JP5598386B2 (ja) | 2011-03-10 | 2011-03-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011053371A JP5598386B2 (ja) | 2011-03-10 | 2011-03-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012191012A JP2012191012A (ja) | 2012-10-04 |
JP5598386B2 true JP5598386B2 (ja) | 2014-10-01 |
Family
ID=47083853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011053371A Expired - Fee Related JP5598386B2 (ja) | 2011-03-10 | 2011-03-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5598386B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200287349A1 (en) * | 2019-03-08 | 2020-09-10 | Horiba, Ltd. | Semiconductor laser device and analysis apparatus |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014184846A1 (ja) | 2013-05-13 | 2014-11-20 | 新電元工業株式会社 | 電子モジュールおよびその製造方法 |
JP2016018924A (ja) * | 2014-07-09 | 2016-02-01 | 矢崎総業株式会社 | 半導体遮断器の放熱構造 |
JP6699519B2 (ja) * | 2016-11-15 | 2020-05-27 | トヨタ自動車株式会社 | 半導体モジュール |
US11270929B2 (en) * | 2018-01-05 | 2022-03-08 | Mitsubishi Electric Corporation | Semiconductor device |
DE112019000184T5 (de) | 2018-06-18 | 2020-09-03 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
DE112020000131T5 (de) * | 2019-06-12 | 2021-07-15 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
KR102296270B1 (ko) * | 2019-12-10 | 2021-09-01 | 현대모비스 주식회사 | 양면 냉각 파워 모듈 및 이의 제조방법 |
JP2022091484A (ja) | 2020-12-09 | 2022-06-21 | 富士電機株式会社 | 半導体モジュール |
WO2022224340A1 (ja) * | 2021-04-20 | 2022-10-27 | 三菱電機株式会社 | 電力用半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3750680B2 (ja) * | 2003-10-10 | 2006-03-01 | 株式会社デンソー | パッケージ型半導体装置 |
JP2006190728A (ja) * | 2005-01-04 | 2006-07-20 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2007088030A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Electric Holdings Co Ltd | 半導体装置 |
-
2011
- 2011-03-10 JP JP2011053371A patent/JP5598386B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200287349A1 (en) * | 2019-03-08 | 2020-09-10 | Horiba, Ltd. | Semiconductor laser device and analysis apparatus |
US11949210B2 (en) * | 2019-03-08 | 2024-04-02 | Horiba, Ltd. | Semiconductor laser device and analysis apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2012191012A (ja) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5598386B2 (ja) | 半導体装置 | |
JP4450230B2 (ja) | 半導体装置 | |
US10170433B2 (en) | Insulated circuit board, power module and power unit | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
JP4882234B2 (ja) | 半導体装置およびその製造方法 | |
JP6226068B2 (ja) | 半導体装置 | |
JP5935374B2 (ja) | 半導体モジュールの製造方法 | |
US20050121701A1 (en) | Semiconductor device | |
JP6834436B2 (ja) | 半導体装置 | |
US10056175B2 (en) | Thermistor mounting apparatus and thermistor component | |
KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
JP5973461B2 (ja) | 拡張型半導体チップ及び半導体装置 | |
JP2017174951A (ja) | 半導体装置 | |
JP2011228528A (ja) | パワーブロック及びそれを用いたパワー半導体モジュール | |
JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
JP5273265B2 (ja) | 電力用半導体装置 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP7147186B2 (ja) | 半導体装置 | |
JP2021015908A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5124329B2 (ja) | 半導体装置 | |
JPWO2020090411A1 (ja) | 半導体装置 | |
JP4861200B2 (ja) | パワーモジュール | |
US20130234312A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2015037151A (ja) | 半導体装置 | |
JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5598386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |