JP4450230B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4450230B2
JP4450230B2 JP2005371815A JP2005371815A JP4450230B2 JP 4450230 B2 JP4450230 B2 JP 4450230B2 JP 2005371815 A JP2005371815 A JP 2005371815A JP 2005371815 A JP2005371815 A JP 2005371815A JP 4450230 B2 JP4450230 B2 JP 4450230B2
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
layers
insulating substrate
metal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005371815A
Other languages
English (en)
Other versions
JP2007173680A (ja
Inventor
晶良 持田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005371815A priority Critical patent/JP4450230B2/ja
Priority to US11/634,862 priority patent/US7456492B2/en
Priority to DE102006059501A priority patent/DE102006059501B4/de
Priority to CNB2006101711612A priority patent/CN100517696C/zh
Publication of JP2007173680A publication Critical patent/JP2007173680A/ja
Application granted granted Critical
Publication of JP4450230B2 publication Critical patent/JP4450230B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体素子を一対の金属電極で挟み、さらに各金属電極の外側に絶縁基板を設けることにより、半導体素子の両面から放熱を可能とした半導体装置に関する。
従来より、この種の半導体装置としては、半導体素子と、半導体素子を挟むように設けられ、半導体素子の電極および放熱部材として機能する一対の金属電極と、各々の金属電極の半導体素子を挟む面とは反対側の面に設けられた放熱性を有するセラミック製の絶縁基板と、を備えたものが提案されている（特許文献１参照）。
このものにおいて、半導体素子は、対向する両金属電極の対向面すなわち内面側にて両金属電極に挟まれるように設けられた形となり、半導体素子の両面から金属電極により電気的な信号の取り出し可能となる。
また、各金属電極の外面は絶縁基板にロウ付けされており、さらに各絶縁基板の外面側に冷却器が取り付けられることで、半導体素子はその両面から放熱が可能となる。ここで、セラミック製の絶縁基板により、金属電極と冷却器との電気絶縁性が確保される。
特開平１０−５６１３１号公報
しかしながら、従来の半導体装置では、セラミックからなる絶縁基板と金属からなる金属電極との間の熱膨張係数差により、温度サイクル変化などによって絶縁基板が反ってしまうという問題が生じていた。
たとえば、絶縁基板の反りが大きいと、冷却器と絶縁基板との密着性が不十分になったり、冷却器にて半導体装置を挟み込む際の組み付け性が、両絶縁基板間の平行度の悪化によって阻害されたりするなどの問題が生じる。
本発明は、上記問題に鑑みてなされたものであり、半導体素子を一対の金属電極で挟み、さらに各金属電極の外側に絶縁基板を設けることにより、半導体素子の両面から放熱を可能とした半導体装置において、金属電極と絶縁基板との熱膨張係数差による絶縁基板の反りを抑制することを目的とする。
上記目的を達成するため、本発明は、一対の金属電極（３、４）の少なくとも一方の金属電極（３、４）を、絶縁基板（５、６）側となる外面側から半導体素子（１、２）側となる内面側へ向かって複数の層（３ａ、３ｂ、４ａ、４ｂ）が熱膨張係数の低い順に積層されてなる積層構造を有するものとしたことを特徴とする。
それによれば、この積層構造を有する金属電極（３、４）において、セラミック製の絶縁基板（５、６）側の部位の熱膨張係数を小さいものにでき、当該部位の熱変形を抑制できるため、金属電極（３、４）と絶縁基板（５、６）との熱膨張係数差による絶縁基板（５、６）の反りを抑制することができる。
この場合、一対の金属電極（３、４）の両方を、上記の積層構造を有するものとすれば、一対の金属電極（３、４）に設けられた両方の絶縁基板（５、６）において、上記の反り抑制効果を発揮できる。
また、この場合、一対の金属電極（３、４）の少なくとも一方の金属電極（３、４）に、スリット（１６）を設けることができる。それによれば、金属電極（３、４）にスリット（１６）を設けることで、金属電極（３、４）に発生する熱応力をスリット（１６）により緩和することができる。
また、この場合、上記積層構造を有する金属電極（３、４）のうち最も外面側に位置する層（３ａ、４ａ）は、比較的熱膨張係数の低い鉄系金属よりなるものにできるが、このとき、さらに、積層構造を有する金属電極（３、４）のうち最も内面側に位置する層（３ｂ、４ｂ）のみを、外部と電気的に接続することが好ましい。
それによれば、上記積層構造を有する金属電極（３、４）のうち比較的導電性に劣る鉄系金属よりなる層（３ａ、４ａ）を、半導体素子（１、２）と外部との電気的な接続を行う部材として用いなくてもよく、半導体素子（１、２）と外部との電気的な接続を好適に実現できる。
また、この場合、各々の絶縁基板（５、６）の少なくとも一方の絶縁基板（５、６）において、金属電極（３、４）側とは反対側の面に、金属電極（３、４）と電気的に絶縁した状態にて金属層（７、８）を設けることができる。
それによれば、金属層（７、８）を設けた絶縁基板（５、６）では、当該絶縁基板（５、６）の両面に金属からなる部材が設けられた形となるため、金属電極（３、４）と絶縁基板（５、６）との熱膨張係数差による絶縁基板（５、６）への熱応力を緩和することができる。
また、金属層（７、８）が設けられている絶縁基板（５、６）において、当該絶縁基板（５、６）を挟んでいる金属電極（３、４）と金属層（７、８）とでは、金属電極（３、４）の方を厚くすることが好ましい。
このように、金属電極（３、４）の方を厚くし、金属層（７、８）を薄くすることにより、金属電極（３、４）においては半導体素子（１、２）に対して大電流を流す点で有利となり、金属層（７、８）においては放熱性を向上させる点で有利になる。
また、金属層（７、８）が設けられている前記絶縁基板（５、６）においては、金属層（７、８）を、当該絶縁基板（５、６）よりも平面サイズが小さく当該絶縁基板（５、６）の範囲内に位置したものにできる。
それによれば、金属層（７、８）が設けられている絶縁基板（５、６）において、絶縁基板（５、６）の端面を介する金属層（７、８）と金属電極（３、４）との沿面距離を長くすることができ、これら両者の電気絶縁性を向上させることができる。
さらに、金属層７、８）にスリット（１６）を設ければ、金属層（７、８）に発生する熱応力をスリット（１６）により緩和することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の概略平面構成を示す図であり、本半導体装置１００におけるモールド樹脂１１内の各部の平面配置構成を示す図である。また、図２は、図１中のＡ−Ａ線に沿った概略断面図である。なお、以下の各断面図においては、すべての部材の断面にハッチングを施すと、各部を識別して見分けにくくなるため、一部のものについては、ハッチングを省略してある。
この半導体装置１００は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
図１、図２に示されるように、本半導体装置１００は、平面的に配置された２個の半導体素子１、２を備える。本例では、第１の半導体素子１はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）１であり、第２の半導体素子２は、ＦＷＤ（フライホイールダイオード）２である。
そして、これら両半導体素子１、２の両面は、一対の第１の金属電極３および第２の金属電極４にて挟まれている。つまり、互いの内面が対向するように一対の金属電極３、４が設けられており、半導体素子１、２は、これら両金属電極３、４に挟まれるように設けられて両金属電極３、４の内面に電気的に接続されている。
この一対の金属電極３、４は、導電性、放熱性を有し、半導体素子１、２の電極および放熱部材として機能するものである。
また、図２に示されるように、第１の金属電極３の外面すなわち半導体素子１、２を挟む面とは反対側の面には、放熱性を有するセラミック製の第１の絶縁基板５が設けられており、第２の金属電極４の外面すなわち半導体素子１、２を挟む面とは反対側の面には、放熱性を有するセラミック製の第２の絶縁基板６が設けられている。
さらに、第１の絶縁基板５、第２の絶縁基板６の各々において、絶縁基板５、６の外面すなわち金属電極３、４側とは反対側の面には、金属電極３、４と電気的に絶縁した状態で金属層７、８が設けられている。
そして、本実施形態では、各々の金属電極３、４は、絶縁基板５、６側となる外面側から半導体素子１、２側となる内面側へ向かって複数の層３ａ、３ｂ、４ａ、４ｂが熱膨張係数の低い順に積層されてなる積層構造を有する。
本例では、各々の金属電極３、４の積層構造は、絶縁基板５、６側に位置する絶縁基板側層３ａ、４ａと、半導体素子１、２側に位置し絶縁基板側層３ａ、４ａよりも熱膨張係数の大きい素子側層３ｂ、４ｂとの２層からなるものである。
具体的に、第１の金属電極３は、第１の絶縁基板５側となる外面側から、純鉄や鋳鉄などの鉄系金属よりなる絶縁基板側層３ａと、銅、銅合金やアルミ、アルミ合金などからなる素子側層３ｂとが積層されてなる。
一方、第２の金属電極４は、第２の絶縁基板６側となる外面側から、純鉄や鋳鉄などの鉄系金属よりなる絶縁基板側層４ａ、銅、銅合金もしくはアルミ、アルミ合金などからなる素子側層４ｂとが積層されてなる。また、本例では各金属電極３、４において、絶縁基板側層３ａ、４ａよりも素子側層３ｂ、４ｂの方が厚い。
ちなみに、熱膨張係数は、純鉄が０．１３８×１０-4／Ｋ、銅が０．１６２×１０-4／Ｋ、アルミニウムが０．２３７×１０-4／Ｋである。このような異種金属が積層された板状の金属電極３、４は、異種金属板同士をロウ付けや活性接合により一体化することで作製することができる。
また、各絶縁基板５、６は、アルミナ、窒化アルミニウム、窒化珪素などの通常のセラミック基板を採用することができる。そして、各絶縁基板５、６の外面に設けられている金属層７、８は、素子側層３ｂ、４ｂと同様、銅やアルミなどからなる。また、本実施形態では、各絶縁基板５、６において、金属層７、８と絶縁基板５、６とは同一の平面サイズである。
そして、第１の金属電極３、第１の絶縁基板５、金属層７の３部材、および、第２の金属電極４、第２の絶縁基板６、金属層８の３部材は、それぞれ各部材間にてロウ付けや活性接合により接合され、一体化されている。
さらに、具体的な厚さは限定しないが、各々の絶縁基板５、６において、絶縁基板５、６の内面側に位置する金属電極３、４と外面側に位置する金属層７、８とでは、金属電極３、４の方が金属層７、８よりも厚い。
また、図２に示されるように、本半導体装置１００において、両半導体素子１、２の一面と第１の金属電極３の内面すなわち素子側層３ｂとの間は、はんだや導電性接着剤などの導電性接合部材９によって電気的・熱的に接続されている。
また、両半導体素子１、２の他面と第２の金属電極４の内面すなわち素子側層４ｂとの間には、銅やアルミなどからなるヒートシンクブロック１０が介在している。そして、各半導体素子１、２とヒートシンクブロック１０との間、および、ヒートシンクブロック６と第２の金属電極４との間は、導電性接合部材９によって、電気的・熱的に接続されている。
そして、図１、図２に示されるように、本半導体装置１００においては、半導体素子１、２を挟み込んだ一対の金属電極３、４および絶縁基板５、６が、モールド樹脂１１にて封止されている。このモールド樹脂１１はエポキシ系樹脂などからなり、型成形によって形成されたものである。
また、図２に示されるように、一対の絶縁基板５、６のそれぞれにおいて、各金属層７、８が、モールド樹脂７から露出している。
これにより、本半導体装置１００においては、第１および第２の半導体素子１、２の両面のそれぞれにて、各金属電極３、４、各絶縁基板５、６、各金属層７、８およびヒートシンクブロック１０を介した放熱が行われる構成となっている。
また、一対の金属電極３、４は、導電性接合部材９やヒートシンクブロック１０を介して、両半導体素子１、２の各面の図示しない電極に電気的に接続されている。
ここで、図１、図２に示されるように、半導体装置１００においては、半導体素子１、２と電気的に接続された複数の端子３ｃ、４ｃ、１２が設けられている。これら各端子３ｃ、４ｃ、１２は、その一部がモールド樹脂１１から露出するように、モールド樹脂１１に封止されており、外部と電気的に接続される部位である。
本例では、一対の金属電極３、４において第１の金属電極３、第２の金属電極４は、それぞれ、第１の半導体素子１としてのＩＧＢＴ１のコレクタ側の電極および第２の半導体素子２としてのＦＷＤ２のカソード側の電極、ＩＧＢＴのエミッタ側の電極およびＦＷＤのアノード側の電極となるものである。
そして、上記各端子のうちコレクタリード３ｃは、第１の金属電極３と一体に成形されたものであり、第１の金属電極３の端面からモールド樹脂１１の外側に突出して露出している。また、エミッタリード４ｃは、第２の金属電極４と一体に成形されたものであり、第２の金属電極４の端面からモールド樹脂１１の外側に突出して露出している。
ここで、本実施形態では、図２に示されるように、これらリード３ｃ、４ｃは、各金属電極３、４のうち内面側に位置する素子側層３ｂ、４ｂと一体に成形されたものである。そして、各金属電極３、４のうち外面側に位置する絶縁基板側層３ａ、４ａはモールド樹脂１１内に位置している。
つまり、本実施形態では、各金属電極３、４において最も内面側に位置し半導体素子１、２に近い層３ｂ、４ｂのみが、モールド樹脂１１の外側に突出し、その突出部が外部との電気接続用の端子３ｃ、４ｃとして構成されている。なお、図２に示される例では、この端子３ｃ、４ｃは、モールド樹脂１１の外部にて曲げられているが、曲げ加工されずに真っ直ぐであってもよい。
また、図１、図２に示されるように、上記各端子のうち金属電極３、４とは別体のリードフレームからなる端子１２は、モールド樹脂１１の内部にて、ＩＧＢＴ１の周囲に設けられている制御端子１２である。
この制御端子１２は、ＩＧＢＴ１のゲート端子や各種の検査用端子などとして構成されるものである。そして、ＩＧＢＴ１は、金やアルミなどのボンディングワイヤ１３を介して、制御端子１２と電気的に接続されている。
このような構成において、第２の金属電極４と半導体素子１、２との間に介在するヒートシンクブロック１０は、このＩＧＢＴ１と制御端子１２とのワイヤボンディングを行うにあたって、ワイヤ１３の高さを維持するために、ＩＧＢＴ１のワイヤボンディング面と第２の金属電極４との間の高さを確保している。
このような半導体装置１００は、各半導体素子１、２とヒートシンクブロック１０およびワイヤボンディングされた制御端子１２と一体化したワークを用意し、このワークの上下を各金属電極３、４、各絶縁基板５、６、各金属層７、８で順次挟み込んでいき、その後、樹脂封止を行うことで製造できる。
なお、あらかじめ金属電極３、４、絶縁基板５、６および金属層７、８を一体化したものを用意しておき、これによって上記ワークの上下を挟んだ後、樹脂封止を行うことによっても、本半導体装置１００は製造できる。
ところで、本実施形態によれば、各々の金属電極３、４を、絶縁基板５、６側となる外面側から半導体素子１、２側となる内面側へ向かって複数の層３ａ、３ｂ、４ａ、４ｂが熱膨張係数の低い順に積層されたものとしている。そのため、各々の金属電極３、４において、絶縁基板５、６側の部位となる絶縁基板側層３ａ、４ａの熱膨張係数を小さいものにできる。
それにより、セラミック製である絶縁基板５、６に接する絶縁基板側層３ａ、４ａの熱変形を抑制できるとともに、絶縁基板５、６とこれに接する絶縁基板側層３ａ、４ａとの熱膨張係数差をより小さいものにできる。したがって、本半導体装置１００によれば、金属電極３、４と絶縁基板５、６との熱膨張係数差による絶縁基板５、６の反りを抑制することができる。
そして、上述したように、この種の半導体装置は、アルミや銅などのブロック等からなる冷却器（図示せず）にて挟んで、絶縁基板の外面側と当該冷却器とを接触させることにより、放熱を促進させるのが通常である。本半導体装置１００においては、両絶縁基板５、６の外面に設けられた金属層７、８に上記冷却器を接触させることになる。
そこで、本半導体装置１００のように、絶縁基板５、６の反りを抑制したものとすれば、金属層７、８と上記冷却器との密着面積が確保しやすくなり、また、半導体装置１００を冷却器で挟み付ける場合の平行度も確保しやすくなる。
また、本実施形態では、金属電極３、４のうち最も内面側に位置する素子側層３ｂ、４ｂのみを、外部と電気的に接続するようにしており、最も外面側に位置し比較的導電性に劣る鉄系金属よりなる絶縁基板側層３ａ、４ａは、外部との電気的な接続を行う部材として用いていない。
金属電極３、４のうち素子側層３ｂ、４ｂは、半導体素子１、２に最も近いことから、主として半導体素子１、２の電極としての機能を担うため、上述したように、導電性のよい銅やアルミニウムが用いられる。そこで、この素子側層３ｂ、４ｂのみを外部と導通させることにより、半導体素子１、２と外部との電気的な接続を好適に実現できる。
また、本実施形態では、各々の絶縁基板５、６の金属電極３、４側とは反対側となる外面に、金属層７、８を設け、この金属層７、８は、絶縁基板５、６という絶縁物の介在によって金属電極３、４と電気的に絶縁した状態となっている。
たとえば、図２において第１の絶縁基板５を例にとると、第１の絶縁基板５の内面に第１の金属電極３、外面に金属層７が設けられた形となる。そのため、第１の絶縁基板５の内面側には、第１の金属電極３との熱膨張係数差による応力が加わるが、同時に、外面側には、金属層７との熱膨張係数差による応力が加わり、内外両面における熱応力の差が小さくなる。
そのため、第１の絶縁基板５において、温度サイクルが加わっても、それによる熱応力が緩和され、第１の絶縁基板５は変形しにくくなることが期待される。そして、これと同じようなことが、第２の絶縁基板６についても言える。
さらに、本実施形態では、このように各々の絶縁基板５、６を、金属電極３、４と金属層７、８とで挟んだ構成において、金属電極３、４を金属層７、８よりも厚くすることで、半導体素子１、２に対して大電流を流すことが可能な金属電極３、４を実現している。また、金属層７、８の方を薄くすることで、放熱性の点で有利である。
なお、上記例では、両方の絶縁基板５、６において金属層７、８を設けているが、必要に応じて、一方の絶縁基板のみにおいて金属層を設け、他方の絶縁基板には金属層を設けない、というような構成であってもよい。
（第２実施形態）
図３は、本発明の第２実施形態に係る半導体装置２００の概略断面構成を示す図である。本半導体装置２００は、上記第１実施形態に示される半導体装置１００において、リード３ｃ、４ｃに相当する部分を変形したものであり、その他は同様である。
上記第１実施形態では、各金属電極３、４のうち最も内面側に位置する層である素子側層３ｂ、４ｂのみを、モールド樹脂１１の外側に突出させ、その突出部を端子としてのリード３ｃ、４ｃとして構成していた。
本実施形態においても、金属電極３、４のうち素子側層３ｂ、４ｂのみを外部と電気的に接続することは上記第１実施形態と同様である。しかし、本実施形態では、図３に示されるように、素子側層３ｂ、４ｂを、これとは別体の導体部材３ｄ、４ｄに対して導電性接合部材１４によって接続している。
ここでは、各素子側層３ｂ、４ｂは、モールド樹脂１１の内部にて、各導体部材３ｄ、４ｄと接続されており、各導体部材３ｄ、４ｄはそれぞれモールド樹脂１１から突出することで、外部との接続が可能になっている。
つまり、本実施形態では、この導体部材３ｄ、４ｄが上記第１実施形態におけるエミッタ、コレクタの各リード３ｃ、４ｃに相当するものである。この導体部材３ｄ、４ｄは、たとえば銅やアルミなどの導体よりなる。
また、この導体部材３ｄ、４ｄを接続する導電性接合部材１４は、半導体素子１、２、ヒートシンクブロック１０、金属電極３、４の間を接続する上記導電性接合部材９と同様にはんだや導電性接合部材、さらにはロウ材などを採用できる。
（第３実施形態）
図４は、本発明の第３実施形態に係る半導体装置３００の概略断面構成を示す図である。本半導体装置３００は、上記第２実施形態に示される半導体装置２００において、導体部材３ｄ、４ｄと素子側層３ｂ、４ｂとの接続手段を変更したものであり、その他は同様である。
導体部材３ｄ、４ｄと素子側層３ｂ、４ｂとの接続は、上記第２実施形態では導電性接合部材１４により行っていたが、本実施形態では、この導電性接合部材１４に代えて、図４に示されるように、ボンディングワイヤ１５により行っている。このワイヤ１５は、制御端子１２とＩＧＢＴ１とを接続する上記ワイヤ１３と同様、金やアルミなどからなるものにできる。
なお、上記第１〜第３実施形態における金属電極３、４に関する端子構造は、一対の金属電極３、４の両方が同一の端子構造となる場合を示したが、必要に応じて、一対の金属電極３、４の一方と他方とで異なる端子構造となるように、これら各実施形態の端子構造を組み合わせてもよい。
たとえば、第１の金属電極３については、上記第１実施形態のような素子側層３ｂ、４ｂと一体の端子構造とし、第２の金属電極４については上記第２実施形態のような導電性接合部材１４を介した別体の導体部材４ｄを端子とした構成としてもよい。
（第４実施形態）
図５は、本発明の第４実施形態に係る半導体装置４００の概略断面構成を示す図であり、図６は、この半導体装置４００における第２の金属電極４、第２の絶縁基板６および金属層８の概略上面図である。
上記各実施形態では、上記各図に示されるように、それぞれの絶縁基板５、６において、金属層７、８の平面サイズと同一サイズであった。それに対して、図５、図６に示されるように、本半導体装置４００においては、金属層７、８を、絶縁基板５、６よりも平面サイズが小さく絶縁基板５、６の範囲内に位置したものとしている。
なお、図６では、第２の絶縁基板６側の平面構成を示しているが、第１の絶縁基板５側の平面構成も図６と実質的に同様である。つまり、第１の絶縁基板５、第２の絶縁基板６のそれぞれにおいて、各金属層７、８は、図６に示されるように、絶縁基板５、６の範囲内に位置している。
そして、このような平面サイズの関係を採用することにより、金属層７、８の外周端部の外側に絶縁基板５、６の周辺部がはみ出した形となるため、各絶縁基板５、６において、絶縁基板５、６の端面を介する金属層７、８と金属電極３、４との沿面距離を長くすることができる。
よって、本実施形態によれば、各絶縁基板５、６において、その両面に位置する金属電極３、４と金属層７、８との電気絶縁性を向上させることができる。
なお、本例では、両方の絶縁基板５、６において金属層７、８の平面サイズを小さくしているが、必要に応じて、一方の絶縁基板のみにおいて金属層の平面サイズを小さくし、他方の絶縁基板では金属層の平面サイズを絶縁基板と同一サイズとする、というような構成であってもよい。
また、本実施形態は、金属層７、８のサイズ変更により実施可能であり、上記第１〜第３の各実施形態に適用が可能である。
（第５実施形態）
図７は、本発明の第５実施形態に係る半導体装置５００の概略断面構成を示す図である。また、図８（ａ）、（ｂ）は、それぞれ本半導体装置５００における第２の金属電極４単体の概略平面図、および第２の絶縁基板６に設けられる金属層８単体の概略平面図である。
なお、本実施形態では、半導体装置５００における第１の金属電極３単体の概略平面構成、および第１の絶縁基板５に設けられる金属層７単体の概略平面構成は、この図８（ａ）、（ｂ）と同様のものである。
本実施形態では、図７、図８に示されるように、金属電極３、４および金属層７、８に、スリット１６を設けている。ここで、スリット１６は細長の開口穴形状のものである。図示例では、スリット１６は複数本設けられているが、１本でもよい。また、スリット１６のパターンは図示例に限定されない。
このように、金属電極３、４および金属層７、８にスリット１６を設けることにより、金属電極３、４および金属層７、８に発生する熱応力を緩和することができる。このことは、金属電極３、４と絶縁基板５、６との熱膨張係数差による絶縁基板５、６の反りを抑制するうえで有利である。
このようなスリット１６は、金属電極３、４や金属層７、８に対して、プレス加工やエッチング加工などを行うことにより形成可能である。なお、本例では、金属電極３、４および金属層７、８の両方にスリット１６を設けたが、金属電極３、４のみに設けてもよいし、金属層７、８のみに設けてもよい。
また、本例では、両方の絶縁基板５、６においてスリット１６を設けているが、必要に応じて、一方の絶縁基板のみにおいて金属電極または金属層にスリット１６を設け、他方の絶縁基板には、金属電極および金属層のどちらにもスリットを設けない、というような構成であってもよい。
また、本実施形態は、金属電極３、４や金属層７、８のパターニングにより実施可能であり、上記第１〜第４の各実施形態に適用が可能である。
（他の実施形態）
なお、上記各実施形態では、一対の金属電極３、４の両方を、外面側から内面側へ向かって複数の層３ａ、３ｂ、４ａ、４ｂが熱膨張係数の低い順に積層されてなる積層構造を有するものとしたが、どちらか一方の金属電極３、４のみをこのような積層構造を有するものとし、他方は従来のような単層の金属電極としてもよい。
たとえば、上記各実施形態に示される各半導体装置において、一対の金属電極３、４のどちらか一方にのみ冷却器を接触させ、他方には冷却器を設けず空冷式で放熱させる場合もある。そのような場合、冷却器に接触させる方の金属電極のみ、上記積層構造として、絶縁基板の反りを抑制するようにすればよい。
このような片側のみの積層構造の場合、金属電極３、４に上記のようなスリット１６を設けることは、積層構造を有する一方の金属電極のみに行ってもよいし、当該積層構造を有さない他方の金属電極のみに行ってもよいし、両方に行ってもよい。スリット１６による効果は上記の通り、当該積層構造の有無に関わらず発揮されるためである。
また、この片側のみの積層構造の場合、上記第１実施形態〜第３実施形態に示したような端子構造は、積層構造を有する一方の金属電極のみについて採用し、積層構造を有さない他方の金属電極については、通常の端子構造を採用すればよい。
さらに、この場合、絶縁基板５、６の外面に設けられる上記金属層７、８については、積層構造を有する一方の金属電極側の絶縁基板の外面のみに設けてもよいし、当該積層構造を有さない他方の金属電極側の絶縁基板の外面のみに設けてもよいし、両方の絶縁基板に設けてもよい。金属層７、８による効果は上記の通り、当該積層構造の有無に関わらず発揮されるためである。
さらに、この片側積層構造の場合、上記金属層７、８の平面サイズを絶縁基板５、６よりも小さくする構成（上記図５、図６参照）や金属層７、８にスリット１６を設ける構成（上記図７、図８参照）についても、金属電極３、４が積層構造であるかないかに関わらず、両絶縁基板５、６のいずれか一方または両方に適用してよい。
また、上記各実施形態においては、金属電極３、４の積層構造は、絶縁基板側層３ａ、４ａと素子側層３ｂ、４ｂとの２層構造であったが、絶縁基板側となる外面側から半導体素子側となる内面側に向かって、熱膨張係数の低い順に積層されるならば、３層以上でもよい。
たとえば、３層の金属電極の場合、外面側から内面側に向かって、鋳鉄層、純鉄層、銅系金属層、というように積層されたものにしたり、あるいは、鉄系金属層、銅系金属層、アルミニウム系金属層というように積層したりすればよい。
また、上記第１実施形態では、各絶縁基板５、６の少なくとも一方の絶縁基板５、６に上記金属層７、８を設けることで、絶縁基板５、６への熱応力を緩和するようにしているが、場合によっては、この金属層７、８は、両方の絶縁基板５、６において無いものであってもよい。
また、上記各実施形態における半導体装置は、モールド樹脂１１により封止されたものであったが、モールド樹脂により封止されていないものであってもよい。
また、上述したように、ヒートシンクブロック１０は、ＩＧＢＴ１と第２の金属電極４との間に介在し、これら両部材１、４との間の高さを確保する役割を有するものであるが、可能であるならば、上記各実施形態において、ヒートシンクブロック１０は存在しないものであってもよい。
また、一対の金属電極３、４に挟まれる半導体素子としては、両面に配置される一対の金属電極３、４を電極として用いることが可能なものであれば、上記したＩＧＢＴ１やＦＷＤ２でなくてもよい。また、半導体素子は１個でもよいし、３個以上でもよい。
本発明の第１実施形態に係る半導体装置の概略平面図である。 図１中のＡ−Ａ概略断面図である。 本発明の第２実施形態に係る半導体装置の概略断面図である。 本発明の第３実施形態に係る半導体装置の概略断面図である。 本発明の第４実施形態に係る半導体装置の概略断面図である。 図５に示される半導体装置における第２の金属電極、第２の絶縁基板および金属層の概略上面図である。 本発明の第５実施形態に係る半導体装置の概略断面図である。 （ａ）は上記図７に示される半導体装置における第２の金属電極単体の概略平面図、（ｂ）は第２の絶縁基板に設けられる金属層単体の概略平面図である。
符号の説明
１…半導体素子としてのＩＧＢＴ、２…半導体素子としてのＦＷＤ、
３…第１の金属電極、３ａ…第１の金属電極における絶縁基板側層、
３ｂ…第１の金属電極における素子側層、３ｄ、４ｄ…導体部材、
４…第２の金属電極、４ａ…第２の金属電極における絶縁基板側層、
４ｂ…第２の金属電極における素子側層、５…第１の絶縁基板、
６…第２の絶縁基板、７、８…金属層、１４…導電性接合部材、
１５…ボンディングワイヤ、１６…スリット。

Claims (29)

  1. 内面が対向するように設けられた放熱性を有する一対の金属電極（３、４）と、
    前記両金属電極（３、４）に挟まれるように設けられ前記両金属電極（３、４）の内面に電気的に接続された半導体素子（１、２）と、
    前記各金属電極（３、４）の外面に設けられた放熱性を有するセラミック製の絶縁基板（５、６）と、を備える半導体装置において、
    前記一対の金属電極（３、４）の少なくとも一方の金属電極（３、４）は、前記外面側から前記内面側へ向かって複数の層（３ａ、３ｂ、４ａ、４ｂ）が熱膨張係数の低い順に積層されてなる積層構造を有するものであり、
    前記一対の金属電極（３、４）の少なくとも一方の金属電極（３、４）には、スリット（１６）が設けられていることを特徴とする半導体装置。
  2. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も外面側に位置する層（３ａ、４ａ）は、鉄系金属よりなることを特徴とする請求項１に記載の半導体装置。
  3. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）のみが、外部と電気的に接続されるようになっていることを特徴とする請求項２に記載の半導体装置。
  4. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）は、当該層とは別体の導体部材（３ｄ、４ｄ）に対して導電性接合部材（１４）によって接続されており、
    この導体部材（３ｄ、４ｄ）を介して外部と電気的に接続されるようになっていることを特徴とする請求項３に記載の半導体装置。
  5. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）は、当該層とは別体の導体部材（３ｄ、４ｄ）に対してボンディングワイヤ（１５）によって接続されており、
    この導体部材（３ｄ、４ｄ）を介して外部と電気的に接続されるようになっていることを特徴とする請求項３に記載の半導体装置。
  6. 各々の前記絶縁基板（５、６）の少なくとも一方の絶縁基板（５、６）において、前記金属電極（３、４）側とは反対側の面には、前記金属電極（３、４）と電気的に絶縁した状態にて、金属層（７、８）が設けられていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
  7. 前記金属層（７、８）が設けられている前記絶縁基板（５、６）において、当該絶縁基板（５、６）を挟んでいる前記金属電極（３、４）と前記金属層（７、８）とでは、前記金属電極（３、４）の方が厚いことを特徴とする請求項６に記載の半導体装置。
  8. 前記金属層（７、８）が設けられている前記絶縁基板（５、６）において、前記金属層（７、８）は、当該絶縁基板（５、６）よりも平面サイズが小さく当該絶縁基板（５、６）の範囲内に位置したものであることを特徴とする請求項６または７に記載の半導体装置。
  9. 前記金属層（７、８）にはスリット（１６）が設けられていることを特徴とする請求項６ないし８のいずれか１つに記載の半導体装置。
  10. 内面が対向するように設けられた放熱性を有する一対の金属電極（３、４）と、
    前記両金属電極（３、４）に挟まれるように設けられ前記両金属電極（３、４）の内面に電気的に接続された半導体素子（１、２）と、
    前記各金属電極（３、４）の外面に設けられた放熱性を有するセラミック製の絶縁基板（５、６）と、を備える半導体装置において、
    前記一対の金属電極（３、４）の少なくとも一方の金属電極（３、４）は、前記外面側から前記内面側へ向かって複数の層（３ａ、３ｂ、４ａ、４ｂ）が熱膨張係数の低い順に積層されてなる積層構造を有するものであり、
    各々の前記絶縁基板（５、６）の少なくとも一方の絶縁基板（５、６）において、前記金属電極（３、４）側とは反対側の面には、前記金属電極（３、４）と電気的に絶縁した状態にて、金属層（７、８）が設けられており、
    前記金属層（７、８）にはスリット（１６）が設けられていることを特徴とする半導体装置。
  11. 前記一対の金属電極（３、４）の少なくとも一方の金属電極（３、４）には、スリット（１６）が設けられていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も外面側に位置する層（３ａ、４ａ）は、鉄系金属よりなることを特徴とする請求項１０または１１に記載の半導体装置。
  13. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）のみが、外部と電気的に接続されるようになっていることを特徴とする請求項１２に記載の半導体装置。
  14. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）は、当該層とは別体の導体部材（３ｄ、４ｄ）に対して導電性接合部材（１４）によって接続されており、
    この導体部材（３ｄ、４ｄ）を介して外部と電気的に接続されるようになっていることを特徴とする請求項１３に記載の半導体装置。
  15. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）は、当該層とは別体の導体部材（３ｄ、４ｄ）に対してボンディングワイヤ（１５）によって接続されており、
    この導体部材（３ｄ、４ｄ）を介して外部と電気的に接続されるようになっていることを特徴とする請求項１３に記載の半導体装置。
  16. 各々の前記絶縁基板（５、６）の少なくとも一方の絶縁基板（５、６）において、前記金属電極（３、４）側とは反対側の面には、前記金属電極（３、４）と電気的に絶縁した状態にて、金属層（７、８）が設けられていることを特徴とする請求項１０ないし１５のいずれか１つに記載の半導体装置。
  17. 前記金属層（７、８）が設けられている前記絶縁基板（５、６）において、当該絶縁基板（５、６）を挟んでいる前記金属電極（３、４）と前記金属層（７、８）とでは、前記金属電極（３、４）の方が厚いことを特徴とする請求項１６に記載の半導体装置。
  18. 前記金属層（７、８）が設けられている前記絶縁基板（５、６）において、前記金属層（７、８）は、当該絶縁基板（５、６）よりも平面サイズが小さく当該絶縁基板（５、６）の範囲内に位置したものであることを特徴とする請求項１６または１７に記載の半導体装置。
  19. 前記金属層（７、８）にはスリット（１６）が設けられていることを特徴とする請求項１６ないし１８のいずれか１つに記載の半導体装置。
  20. 内面が対向するように設けられた放熱性を有する一対の金属電極（３、４）と、
    前記両金属電極（３、４）に挟まれるように設けられ前記両金属電極（３、４）の内面に電気的に接続された半導体素子（１、２）と、
    前記各金属電極（３、４）の外面に設けられた放熱性を有するセラミック製の絶縁基板（５、６）と、を備える半導体装置において、
    前記一対の金属電極（３、４）の少なくとも一方の金属電極（３、４）は、前記外面側から前記内面側へ向かって複数の層（３ａ、３ｂ、４ａ、４ｂ）が熱膨張係数の低い順に積層されてなる積層構造を有するものであり、
    前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も外面側に位置する層（３ａ、４ａ）は、鉄系金属よりなることを特徴とする半導体装置。
  21. 前記一対の金属電極（３、４）の少なくとも一方の金属電極（３、４）には、スリット（１６）が設けられていることを特徴とする請求項２０に記載の半導体装置。
  22. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）のみが、外部と電気的に接続されるようになっていることを特徴とする請求項２０または２１に記載の半導体装置。
  23. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）は、当該層とは別体の導体部材（３ｄ、４ｄ）に対して導電性接合部材（１４）によって接続されており、
    この導体部材（３ｄ、４ｄ）を介して外部と電気的に接続されるようになっていることを特徴とする請求項２２に記載の半導体装置。
  24. 前記積層構造を有する金属電極（３、４）のうち当該金属電極（３、４）の最も内面側に位置する層（３ｂ、４ｂ）は、当該層とは別体の導体部材（３ｄ、４ｄ）に対してボンディングワイヤ（１５）によって接続されており、
    この導体部材（３ｄ、４ｄ）を介して外部と電気的に接続されるようになっていることを特徴とする請求項２２に記載の半導体装置。
  25. 各々の前記絶縁基板（５、６）の少なくとも一方の絶縁基板（５、６）において、前記金属電極（３、４）側とは反対側の面には、前記金属電極（３、４）と電気的に絶縁した状態にて、金属層（７、８）が設けられていることを特徴とする請求項２０ないし２４のいずれか１つに記載の半導体装置。
  26. 前記金属層（７、８）が設けられている前記絶縁基板（５、６）において、当該絶縁基板（５、６）を挟んでいる前記金属電極（３、４）と前記金属層（７、８）とでは、前記金属電極（３、４）の方が厚いことを特徴とする請求項２５に記載の半導体装置。
  27. 前記金属層（７、８）が設けられている前記絶縁基板（５、６）において、前記金属層（７、８）は、当該絶縁基板（５、６）よりも平面サイズが小さく当該絶縁基板（５、６）の範囲内に位置したものであることを特徴とする請求項２５または２６に記載の半導体装置。
  28. 前記金属層（７、８）にはスリット（１６）が設けられていることを特徴とする請求項２５ないし２７のいずれか１つに記載の半導体装置。
  29. 前記一対の金属電極（３、４）の両方が、前記積層構造を有するものとなっていることを特徴とする請求項１ないし２８のいずれか１つに記載の半導体装置。
JP2005371815A 2005-12-26 2005-12-26 半導体装置 Expired - Fee Related JP4450230B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005371815A JP4450230B2 (ja) 2005-12-26 2005-12-26 半導体装置
US11/634,862 US7456492B2 (en) 2005-12-26 2006-12-07 Semiconductor device having semiconductor element, insulation substrate and metal electrode
DE102006059501A DE102006059501B4 (de) 2005-12-26 2006-12-15 Halbleitervorrichtung mit Halbleiterelement, Isolationssubstrat und Metallelektrode
CNB2006101711612A CN100517696C (zh) 2005-12-26 2006-12-25 具有半导体元件、绝缘基板和金属电极的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371815A JP4450230B2 (ja) 2005-12-26 2005-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2007173680A JP2007173680A (ja) 2007-07-05
JP4450230B2 true JP4450230B2 (ja) 2010-04-14

Family

ID=38135983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371815A Expired - Fee Related JP4450230B2 (ja) 2005-12-26 2005-12-26 半導体装置

Country Status (4)

Country Link
US (1) US7456492B2 (ja)
JP (1) JP4450230B2 (ja)
CN (1) CN100517696C (ja)
DE (1) DE102006059501B4 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2216892B1 (en) * 2003-08-21 2012-01-18 Denso Corporation Mounting structure of a semiconductor device
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP5223677B2 (ja) * 2006-11-02 2013-06-26 日本電気株式会社 半導体装置
EP2122682B1 (en) * 2006-12-21 2019-05-08 ABB Research LTD Semiconductor module
DE102007039916A1 (de) * 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US7773381B2 (en) * 2007-09-26 2010-08-10 Rohm Co., Ltd. Semiconductor device
DE102007046969B3 (de) * 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
JP4531087B2 (ja) * 2007-11-19 2010-08-25 三菱電機株式会社 電力用半導体装置
JP4506848B2 (ja) * 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
JP4748173B2 (ja) * 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
US7911792B2 (en) * 2008-03-11 2011-03-22 Ford Global Technologies Llc Direct dipping cooled power module and packaging
JP5365627B2 (ja) 2008-04-09 2013-12-11 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5268660B2 (ja) * 2009-01-08 2013-08-21 三菱電機株式会社 パワーモジュール及びパワー半導体装置
DE202009000615U1 (de) * 2009-01-15 2010-05-27 Danfoss Silicon Power Gmbh Formmassenvergossenes Leistungshalbleiterelement
KR20120018811A (ko) * 2009-05-27 2012-03-05 쿠라미크 엘렉트로닉스 게엠베하 냉각 전기 회로
JP5126278B2 (ja) * 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
US10329139B2 (en) * 2010-06-08 2019-06-25 Northeastern University Interfacial convective assembly for high aspect ratio structures without surface treatment
JP5273101B2 (ja) * 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
EP2485256A3 (en) * 2011-02-08 2018-01-03 ABB Research Ltd. A semiconductor device
DE202011100820U1 (de) 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter
JP5387620B2 (ja) * 2011-05-31 2014-01-15 株式会社安川電機 電力変換装置、半導体装置および電力変換装置の製造方法
US8804340B2 (en) * 2011-06-08 2014-08-12 International Rectifier Corporation Power semiconductor package with double-sided cooling
US9240371B2 (en) 2011-08-10 2016-01-19 Denso Corporation Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP5434986B2 (ja) * 2011-08-10 2014-03-05 株式会社デンソー 半導体モジュールおよびそれを備えた半導体装置
WO2013044966A1 (de) * 2011-09-29 2013-04-04 Siemens Aktiengesellschaft Stapelfähiger leistungshalbleiterschalter mit löt-bondtechnik
JP2013105882A (ja) * 2011-11-14 2013-05-30 Denso Corp 半導体モジュール
JP5661052B2 (ja) 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
CN103843132A (zh) * 2012-02-14 2014-06-04 松下电器产业株式会社 半导体装置及其制造方法
EP4167279A3 (en) 2012-09-20 2023-09-13 Rohm Co., Ltd. Power semiconductor device module
JP6041262B2 (ja) * 2012-11-29 2016-12-07 国立研究開発法人産業技術総合研究所 半導体モジュール
JP2014127583A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
CN103117255A (zh) * 2013-02-05 2013-05-22 西安永电电气有限责任公司 Dbc基板
US9147631B2 (en) 2013-04-17 2015-09-29 Infineon Technologies Austria Ag Semiconductor power device having a heat sink
JP6201800B2 (ja) * 2014-02-14 2017-09-27 トヨタ自動車株式会社 半導体モジュール
US9589922B2 (en) * 2014-03-16 2017-03-07 Infineon Technologies Ag Electronic module and method of manufacturing the same
US11437304B2 (en) * 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
WO2016092994A1 (ja) * 2014-12-12 2016-06-16 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
JP6380076B2 (ja) * 2014-12-15 2018-08-29 トヨタ自動車株式会社 半導体装置
JP6315108B2 (ja) * 2015-01-09 2018-04-25 株式会社村田製作所 パワー半導体のパッケージ素子
DE102015102041A1 (de) 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
JP6623283B2 (ja) * 2016-03-24 2019-12-18 株式会社日立製作所 パワー半導体モジュール
EP3249685B1 (en) * 2016-05-24 2019-11-27 Mitsubishi Electric R&D Centre Europe B.V. System comprising at least one power module comprising at least one power die that is cooled by a liquid cooled busbar
US10403601B2 (en) 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
JP6493317B2 (ja) * 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US10586754B2 (en) * 2016-11-01 2020-03-10 Semiconductor Components Industries, LLC (BHB) Semiconductor die package and manufacturing method
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
WO2019082333A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 電子部品
JP7163583B2 (ja) * 2018-01-30 2022-11-01 株式会社デンソー 半導体装置
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP6884723B2 (ja) * 2018-03-23 2021-06-09 株式会社東芝 半導体装置
WO2020118289A1 (en) * 2018-12-07 2020-06-11 Alliance For Sustainable Energy, Llc Electronics packaging using organic electrically insulating layers
DE102019135271A1 (de) * 2019-12-19 2021-06-24 Seg Automotive Germany Gmbh Leistungsmodul, Stromrichter und Kraftfahrzeugkomponente
KR20210103302A (ko) * 2020-02-13 2021-08-23 엘지마그나 이파워트레인 주식회사 전력 모듈
US20210305166A1 (en) * 2020-03-27 2021-09-30 Cree, Inc. Power semiconductor package with improved performance
DE212021000239U1 (de) 2020-10-14 2022-06-07 Rohm Co., Ltd. Halbleitermodul
CN117712049A (zh) 2020-10-14 2024-03-15 罗姆股份有限公司 半导体模块
DE202021004377U1 (de) 2020-10-14 2024-01-05 Rohm Co., Ltd. Halbleitermodul
US11658171B2 (en) 2020-12-23 2023-05-23 Semiconductor Components Industries, Llc Dual cool power module with stress buffer layer
US11646249B2 (en) 2020-12-29 2023-05-09 Semiconductor Components Industries, Llc Dual-side cooling semiconductor packages and related methods
JP7001186B1 (ja) 2021-03-18 2022-01-19 富士電機株式会社 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法
US20220415745A1 (en) * 2021-06-29 2022-12-29 Infineon Technologies Ag Semiconductor packages including recesses to contain solder
JP2023038533A (ja) 2021-09-07 2023-03-17 株式会社 日立パワーデバイス 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2051474B (en) 1979-06-19 1984-04-26 Aei Semiconductors Ltd Mounting arrangements for electrical components
JPS61240665A (ja) 1985-04-17 1986-10-25 Sanyo Electric Co Ltd 半導体装置
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
JP3560142B2 (ja) 2000-01-31 2004-09-02 日立化成工業株式会社 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法
EP2234154B1 (en) * 2000-04-19 2016-03-30 Denso Corporation Coolant cooled type semiconductor device
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2003007703A (ja) 2001-06-26 2003-01-10 Matsushita Electric Works Ltd 半導体装置
JP2003068953A (ja) 2001-08-28 2003-03-07 Toyota Industries Corp 放熱板
JP2003124410A (ja) 2001-10-19 2003-04-25 Yamaha Corp 多層ヒートシンクおよびその製造方法
JP4258391B2 (ja) 2004-01-30 2009-04-30 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US7456492B2 (en) 2008-11-25
DE102006059501A1 (de) 2007-07-05
DE102006059501B4 (de) 2013-08-08
CN100517696C (zh) 2009-07-22
US20070145540A1 (en) 2007-06-28
CN1992259A (zh) 2007-07-04
JP2007173680A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4450230B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
JP4225310B2 (ja) 半導体装置
JP4635564B2 (ja) 半導体装置
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP5168870B2 (ja) 半導体装置
JP6988345B2 (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
US8916960B2 (en) Semiconductor unit
JP7237647B2 (ja) 回路基板および電子装置
JP6048238B2 (ja) 電子装置
JP7163583B2 (ja) 半導体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2021158232A (ja) 半導体モジュール
JP7176397B2 (ja) 半導体装置とその製造方法
JP4935783B2 (ja) 半導体装置および複合半導体装置
WO2021029150A1 (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
JP6953859B2 (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
WO2019163941A1 (ja) パワーモジュール用基板およびパワーモジュール
JP5045631B2 (ja) 半導体装置
WO2020189065A1 (ja) 半導体装置
WO2018150449A1 (ja) 半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R151 Written notification of patent or utility model registration

Ref document number: 4450230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees