DE102006059501B4 - Halbleitervorrichtung mit Halbleiterelement, Isolationssubstrat und Metallelektrode - Google Patents

Halbleitervorrichtung mit Halbleiterelement, Isolationssubstrat und Metallelektrode Download PDF

Info

Publication number
DE102006059501B4
DE102006059501B4 DE102006059501A DE102006059501A DE102006059501B4 DE 102006059501 B4 DE102006059501 B4 DE 102006059501B4 DE 102006059501 A DE102006059501 A DE 102006059501A DE 102006059501 A DE102006059501 A DE 102006059501A DE 102006059501 B4 DE102006059501 B4 DE 102006059501B4
Authority
DE
Germany
Prior art keywords
metal
layer
insulating substrate
semiconductor element
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006059501A
Other languages
English (en)
Other versions
DE102006059501A1 (de
Inventor
Akira Mochida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102006059501A1 publication Critical patent/DE102006059501A1/de
Application granted granted Critical
Publication of DE102006059501B4 publication Critical patent/DE102006059501B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung mit: – einer ersten und einer zweiten Metallelektrode (3, 4) mit einer Wärmeabstrahlungsfähigkeit, wobei Innenflächen der Metallelektroden (3, 4) einander zugewandt sind; – einem Halbleiterelement (1, 2), das zwischen der ersten und der zweiten Metallelektrode (3, 4) angeordnet ist, wobei das Halbleiterelement (1, 2) mit beiden Innenflächen der Elektroden (3, 4) elektrisch verbunden ist; – einem ersten und einem zweiten Isolationssubstrate (5, 6) mit einer Wärmeabstrahlungsfähigkeit, wobei das erste Isolationssubstrat (5) an der ersten Metallelektrode (3) und entgegengesetzt zu dem Halbleiterelement (1, 2) angeordnet ist, und wobei das zweite Isolationssubstrat (6) an der zweiten Metallelektrode (4) und entgegengesetzt zu dem Halbleiterelement (1, 2) angeordnet ist; und – einer Metallschicht (7, 8), wobei – sowohl das erste als auch das zweite Isolationssubstrat (5, 6) aus Keramik hergestellt ist, – wenigstens eine der ersten und der zweiten Metallelektrode (3, 4) mehrere Schichten (3a, 3b, 4a, 4b) aufweist, die in einer Richtung parallel zu einer Stapelrichtung der Elektroden (3, 4), des Halbleiterelements (1, 2) und der Isolationssubstrate (5, 6) gestapelt sind, – eine Schicht (3b, 4b), die an einer Halbleiterelementseite angeordnet ist, einen Wärmeausdehnungskoeffizienten aufweist, der höher ist als der der anderen Schicht (3a, 4a), die an einer Isolationssubstratseite angeordnet ist, – die Metallschicht (7, 8) an einem entsprechenden des ersten und des zweiten Isolationssubstrats (5, 6) gegenüberliegend der wenigstens einen der ersten und der zweiten Metallelektrode (3, 4) angeordnet ist, – die Metallschicht (7, 8) von der wenigstens einen der ersten und der zweiten Metallelektrode (3, 4) elektrisch isoliert ist, und – die Metallschicht (7, 8) eine Dicke aufweist, welche geringer ist als eine Dicke der einen Schicht (3b, 4b) der wenigstens einen der ersten und der zweiten Metallelektrode (3, 4).

Description

  • Die gegenwärtige Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Halbleiterelement, einem Isolationssubstrat und einer Metallelektrode.
  • Eine Struktur, welche das Halbleiterelement, das Paar von Metallelektroden und das Isolationssubstrat aufweist, ist bereits als Halbleitervorrichtung in dem US 6 072 240 A vorgeschlagen worden. Die Metallelektrode ist derart angeordnet, dass sie das Halbleiterelement einklemmt (d. h. dass es dazwischen angeordnet ist), und sie arbeitet als Elektrode des Halbleiterelements und eines Wärmeabstrahlungselements. Das Isolationssubstrat ist an einer Fläche einer Seite angeordnet, die zu einer Einklemmfläche des Halbleiterelements in jeder Metallelektrode entgegengesetzt angeordnet ist, es besitzt eine Wärmeabstrahlungseigenschaft, und es ist aus Keramik hergestellt.
  • In dieser Struktur ist das Halbleiterelement derart angeordnet ausgeformt, dass es durch die beiden Metallelektroden an entgegensetzten Flächen der beiden gegenüberliegenden Metallelektroden, das heißt an einer inneren Flächenseite, eingeklemmt wird. Das Halbleiterelement kann von beiden Flächen des Halbleiterelements durch die Metallelektrode ein elektrisches Signal entnehmen.
  • Darüber hinaus ist eine Außenfläche von jeder Metallelektrode an das Isolationssubstrat gelötet, und an der Außenflächenseite von jedem Isolationssubstrat ist eine Kühlvorrichtung derart angebracht, dass Wärme von dem Halbleiterelement von seinen beiden Flächen abgestrahlt werden kann. In diesem Fall wird die Fähigkeit der Metallelektrode und der Kühlvorrichtung, elektrisch zu isolieren, durch das Isolationssubstrat, das aus Keramik hergestellt ist, sichergestellt.
  • Die zuvor genannte Halbleitervorrichtung verursacht jedoch das Problem, dass das Isolationssubstrat durch eine Temperaturzyklusänderung und dergleichen aufgrund einer Differenz der Wärmeausdehnungskoeffizienten zwischen dem Isolationssubstrat, das aus Keramik hergestellt ist, und der Metallelektrode, die aus Metall hergestellt ist, verzogen wird.
  • Wenn beispielsweise das Verziehen des Isolationssubstrats stark ist, werden Probleme dahingehend verursacht, dass die Eigenschaft einer engen Anbringung der Kühlvorrichtung und des Isolationssubstrats mangelhaft wird, und dass die Anordnungseigenschaft beim Einklemmen der Halbleitervorrichtung durch die Kühlvorrichtung dadurch behindert wird, dass eine parallele Verschlechterung zwischen den beiden Isolationssubstraten etc. verursacht wird.
  • Aus der US 7 106 592 B2 ist ferner eine Halbleitervorrichtung bekannt, die mit Hilfe eines Kühlmittels gekühlt wird. Die in der US 7 106 592 B2 offenbarte Halbleitervorrichtung weist u. a. eine Metallelektrode, ein Halbleiterelement und ein Isoliersubstrat auf. Die US 6 703 707 B1 offenbart darüber hinaus eine Halbleitervorrichtung mit zwei Halbleiterchips, die zwischen einem Paar von Abstrahlelementen angeordnet und thermisch und elektrisch mit den Abstrahlelementen verbunden sind. Die GB 2 051 474 A lehrt ferner eine Befestigungsvorrichtung für elektrische Komponenten, in der eine Schicht zwischen einer oberen und einer unteren Schicht und ferner zwischen einem oberen und einem unteren Körper aus Kupfer angeordnet ist. In der US 6 072 240 A wird des Weiteren eine Halbleitervorrichtung mit einem oder mehreren Halbleiterchips, wie beispielsweise Leistungs-MOSFETs und IGBTs, die in einem Baustein integriert sind, beschrieben.
  • Es ist Aufgabe der gegenwärtigen Erfindung, eine Halbleitervorrichtung bereitzustellen.
  • Die Aufgabe wird gelöst durch die Merkmale von Anspruch 1. Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • In der erfindungsgemäßen Vorrichtung ist das Verziehen des Isolationssubstrats eingeschränkt, wobei das Verziehen durch eine Differenz der Wärmeausdehnungskoeffizienten zwischen dem Isolationssubstrat und der Metallelektrode verursacht wird.
  • Obige und andere Aufgaben, Merkmale und Vorteile der gegenwärtigen Erfindung sind aus der folgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht worden ist, besser ersichtlich.
  • Es zeigen:
  • 1 eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • 2 eine Querschnittsansicht der Vorrichtung entlang der Linie II-II in 1;
  • 3 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 4 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 5 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform;
  • 6 eine Draufsicht, die eine zweite Metallelektrode an einem zweiten Isolationssubstrat in der in 5 dargestellten Vorrichtung zeigt;
  • 7 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform; und
  • 8A eine Draufsicht auf eine zweite Metallelektrode und 8B eine Metallschicht in der in 7 dargestellten Vorrichtung.
  • Erster Ausführungsformmodus
  • 1 ist eine Ansicht, welche den schematischen planaren Aufbau einer Halbleitervorrichtung 100 gemäß einem ersten Ausführungsformmodus zeigt. 1 ist auch eine Ansicht, welche den Aufbau einer planaren Anordnung von jedem Abschnitt in einer Harzform 11 in dieser Halbleitervorrichtung zeigt. Darüber hinaus ist 2 eine schematische Querschnittsansicht entlang einer Linie II-II in 1. In jeder der folgenden Querschnittsansichten ist eine Schraffur teilweise weggelassen worden, weil jeder Abschnitt nicht leicht unterschieden und hervorgehoben ist, wenn in den Bereichen von allen Bauteilen das Schraffieren durchgeführt wird.
  • Die Halbeitervorrichtung 100 ist beispielsweise an einem Fahrzeug, wie zum Beispiel einem Kraftfahrzeug und dergleichen, angebracht, und sie wird als Vorrichtung zum Betätigen von verschiedenen Arten von elektronischen Vorrichtungen für ein Fahrzeug verwendet.
  • Gemäß den 1 und 2 weist diese Halbleitervorrichtung 100 zwei Halbleiterelemente 1, 2 auf, die in einer Ebene angeordnet sind. In diesem Beispiel ist das erste Halbleiterelement 1 ein IGBT (ein Bipolartransistor vom Typ mit Isolierschicht), und das zweite Halbleiterelement 2 ist eine FWD (Schwungraddiode).
  • Beide Flächen dieser Halbleiterelemente 1, 2 sind von einer ersten Metallelektrode 3 und einer zweite Metallelektrode 4 als Paar eingeklemmt. Das heißt das Paar von Metallelektroden 3, 4 ist derart angeordnet, dass gegenseitige Innenflächen gegenüberliegend angeordnet sind. Die Halbleiterelemente 1, 2 sind derart angeordnet, dass sie von diesen Metallelektroden 3, 4 eingeklemmt werden, und dass sie mit den Innenflächen der beiden Metallelektroden 3, 4 elektrisch verbunden sind.
  • Dieses Paar von Metallelektroden 3, 4 weist die Fähigkeit, elektrisch zu leiten, und die Fähigkeit, Wärme abzustrahlen, auf, und es arbeitet als Elektroden der Halbleiterelemente 1, 2 und von Wärmeabstrahlungsbauteilen.
  • Gemäß 2 ist an einer Außenfläche der ersten Metallelektrode 3, das heißt an einer Fläche auf einer Seite entgegengesetzt zu den Einklemmflächen der Halbleiterelemente 1, 2 ein erstes Isolationssubstrat 5 angeordnet, das die Eigenschaft hat, Wärme abzustrahlen, und aus Keramik hergestellt ist. An einer Außenfläche der zweiten Metallelektrode 4, das heißt an einer Fläche auf einer Seite entgegengesetzt zu den Einklemmflächen der Halbleiterelemente 1, 2 ist ein zweites Isolationssubstrat 6 angeordnet, das die Eigenschaft hat, Wärme abzustrahlen, und aus Keramik hergestellt ist.
  • Darüber hinaus sind sowohl in dem ersten Isolationssubstrat 5 als auch in dem zweiten Isolationssubstrat 6 an Außenflächen der Isolationssubstrate 5, 6, das heißt an Flächen auf Seiten entgegengesetzt zu den Seiten der Metallelektroden 3, 4, Metallschichten 7, 8 in einem von den Metallelektroden 3, 4 elektrisch isolierten Zustand angeordnet.
  • In diesem Ausführungsformmodus hat jede der Metallelektroden 3, 4 eine Laminierungsstruktur, in welcher mehrere Schichten 3a, 3b, 4a, 4b von der Außenflächenseite als den Seiten der Isolationssubstrate 5, 6 an die Innenflächenseite als den Seiten der Halbleiterelemente 1, 2 mit einem niederwertigen Wärmeausdehnungskoeffizienten laminiert sind.
  • In diesem Beispiel ist die Laminierungsstruktur von jeder der Metallelektroden 3, 4 durch zwei Schichten aufgebaut, die sowohl durch Isolationssubstratseitenschichten 3a, 4a, die an den Seiten der Isolationssubstrate 5, 6 angeordnet sind, als auch durch Elementseitenschichten 3b, 4b, die an den Seiten der Halbleiterelemente 1, 2 angeordnet sind und einen Wärmeausdehnungskoeffizienten aufweisen, der größer als der der Isolationssubstratseitenschichten 3a, 4a ist, ausgebildet sind.
  • Konkret wird die erste Metallelektrode 3 dadurch ausgebildet, dass die Isolationssubstratseitenschicht 3a, die aus einem Eisensystemmetall, wie zum Beispiel reinem Eisen, Gusseisen und dergleichen, aufgebaut ist, und die Elementseitenschicht 3b, die aus Kupfer, aus einer Kupferlegierung, aus Aluminium oder aus einer Aluminiumlegierung und dergleichen hergestellt ist, von der Außenflächenseite als der Seite des ersten Isolationssubstrats 5 laminiert sind.
  • Andererseits wird die zweite Metallelektrode 4 dadurch ausgeformt, dass die Isolationssubstratseitenschicht 4a, die aus einem Eisensystemmetall, wie zum Beispiel aus reinem Eisen, aus Gusseisen und dergleichen aufgebaut ist, und die Elementseitenschicht 4b, die aus Kupfer, aus einer Kupferlegierung, aus Aluminium oder aus einer Aluminiumlegierung und dergleichen hergesellt ist, von der Außenflächenseite als der Seite des zweiten Isolationssubstrats 6 laminiert sind. Darüber hinaus sind in diesem Beispiel die Elementseitenschichten 3b, 4b in Bezug auf die Metallelektroden 3, 4 dicker als die Isolationssubstratseitenschichten 3a, 4a.
  • In diesem Zusammenhang betragen die Wärmeausdehnungskoeffizienten von reinem Eisen 0,138 × 10–4/K, von Kupfer 0,162 × 10–4/K und von Aluminium 0,237 × 10–4/K. Die Metallelektroden 3, 4 in Plattenform, die dadurch ausgebildet werden, dass solche verschiedenartige Metalle laminiert werden, können dadurch hergestellt werden, dass verschiedenartige Metallplatten durch Hartlöten und Aktivierungsverbinden kombiniert werden.
  • Darüber hinaus kann in jedem der Isolationssubstrate 5, 6 ein normales Keramiksubstrat aus Tonerde, aus Aluminiumnitrid, aus Siliziumnitrid etc. untergebracht sein. Ähnlich den Elementseitenschichten 3b, 4b sind die Metallschichten 7, 8, die an den Außenflächen der jeweiligen Isolationssubstrate 5, 6 angeordnet sind, aus Kupfer, aus Aluminium und dergleichen hergestellt. Ferner weisen in diesem Ausführungsformmodus die Metallschichten 7, 8 und die Isolationssubstrate 5, 6 in den jeweiligen Isolationssubstraten 5, 6 die gleiche planare Größe auf.
  • Zwischen den jeweiligen Elementen sind drei Elemente, die durch die erste Metallelektrode 3, das erste Isolationssubstrat 5 und die Metallschicht 7 ausgestaltet sind, und drei Elemente, die durch die zweite Metallelektrode 4, das zweite Isolationssubstrat 6 und die Metallschicht 8 ausgestaltet sind, durch Hartlöten und Aktivierungsverbinden verbunden und kombiniert.
  • Darüber hinaus sind die Metallelektroden 3, 4, die an den Innenflächenseiten der Isolationssubstrate 5, 6 angeordnet sind, und die Metallschichten 7, 8, die an den Außenflächenseiten angeordnet sind, in den jeweiligen Isolationssubstraten 5, 6 nicht auf feste Dicken begrenzt. Die Metallelektroden 3, 4 sind jedoch vorzugsweise dicker als die Metallschichten 7, 8.
  • Gemäß 2 ist ferner in dieser Halbleitervorrichtung 100 ein Abschnitt zwischen einer Fläche der beiden Halbleiterelemente 1 und 2 und der Innenfläche der ersten Metallelektrode 3, das heißt der Elementseitenschicht 3b, durch ein elektrisch leitfähiges Verbindungselement 9, wie zum Beispiel ein Lot, einen elektrisch leitfähigen Klebstoff und dergleichen, elektrisch und thermisch verbunden.
  • Ebenfalls ist zwischen der anderen Fläche der beiden Halbleiterelemente 1, 2 und der Innenfläche der zweiten Metallelektrode 4, das heißt der Elementseitenschicht 4b, ein Wärmesenkeblock 10 angeordnet, der aus Kupfer, Aluminium und dergleichen hergestellt ist. Ein Abschnitt zwischen jedem der Halbleiterelemente 1, 2 und dem Wärmesenkeblock 10 und ein Abschnitt zwischen dem Wärmesenkeblock 10 und der zweiten Metallelektrode 4 sind durch das elektrisch leitfähige Verbindungselement 9 elektrisch und thermisch verbunden.
  • Gemäß den 1 und 2 ist das Paar von Metallelektroden 3, 4 und das Paar von Isolationssubstraten 5, 6, welche die Halbleiterelemente 1, 2 einklemmen, durch eine Harzform bzw. Kunstharzform 11 in dieser Halbleitervorrichtung 100 abgedichtet. Diese Harzform 11 ist aus einem Epoxidharz und dergleichen hergestellt und ist durch Formgießen ausgebildet.
  • Gemäß 2 ist ferner jede der Metallschichten 7, 8 in jedem von dem Paar von Isolationssubstraten 5, 6 von der Harzform 11 frei gelegt.
  • Deshalb ist diese Halbleitervorrichtung 100 derart aufgebaut, dass durch die jeweiligen Metallelektroden 3, 4, die jeweiligen Isolationssubstrate 5, 6, die jeweiligen Metallschichten 7, 8 und dem Wärmesenkeblock 10 an jeder der beiden Flächen der ersten und zweiten Halbleiterelemente 1, 2 Wärme abgestrahlt wird.
  • Ferner ist das Paar von Metallelektroden 3, 4 mit nicht dargestellten Elektroden derjeweiligen Flächen von beiden Halbleiterelementen 1, 2 durch das elektrisch leitfähige Verbindungselement 9 und durch den Wärmesenkeblock 10 elektrisch verbunden.
  • Gemäß den 1 und 2 sind mehrere Anschlüsse 3c, 4c, 12, die mit den Halbleiterelementen 1, 2 elektrisch verbunden sind, hier in der Halbleitervorrichtung 100 angeordnet. Jeder dieser Anschlüsse 3c, 4c, 12 ist in der Harzform 11 derart eingeschlossen, dass ein Abschnitt von jedem dieser Anschlüsse 3c, 4c, 12 von der Harzform 11 freiliegt. Jeder dieser Anschlüsse 3c, 4c, 12 ist ein Teil, der mit der Außenseite elektrisch verbunden ist.
  • In diesem Beispiel werden die erste Metallelektrode 3 und die zweite Metallelektrode 4 in dem Paar von Metallelektroden 3, 4 jeweils eine Elektrode der Kollektorseite des IGBT 1 wie das erste Halbleiterelement 1, eine Elektrode der Kathodenseite der FWD 2 wie das zweite Halbleiterelement 2, eine Elektrode der Emitterseite des IGBT 1 und eine Elektrode der Anodenseite der FWD 2.
  • Die Kollektorleitung, wie der Anschluss 3c unter den obigen jeweiligen Anschlüssen, ist mit der ersten Metallelektrode 3 einstückig gegossen, sie steht von einer Endfläche der ersten Metallelektrode 3 zur Außenseite der Harzform 11 hervor und liegt dort von dieser frei. Ferner ist die Emitterleitung, wie der Anschluss 4c, mit der zweiten Metallelektrode 4 einstückig gegossen, sie steht von einer Endfläche der zweiten Metallelektrode 4 zur Außenseite der Harzform 11 hervor und liegt dort von dieser frei.
  • Gemäß 2 sind hier in diesem Ausführungsformmodus die Leitungen 3c, 4c mit den Elementseitenschichten 3b, 4b einstückig gegossen, die unter den jeweiligen Metallelektroden 3, 4 an der Innenflächenseite angeordnet sind. Die Isolationssubstratseitenschichten 3a, 4a, die unter den jeweiligen Metallelektroden 3, 4 an der Außenflächenseite angeordnet sind, sind in der Harzform 11 angeordnet.
  • Das heißt in diesem Ausführungsformmodus stehen nur die Schichten 3b, 4b, die in den jeweiligen Metallelektroden 3, 4 an der innersten Flächenseite und nahe den Halbleiterelementen 1, 2 angeordnet sind, außerhalb der Harzform 11 hervor, und ihre hervorstehenden Abschnitte sind als die Anschlüsse 3c, 4c zum elektrischen Verbinden mit der Außenseite hergestellt. In diesem Beispiel, das in 2 dargestellt ist, sind diese Anschlüsse 3c, 4c an der Außenseite der Harzform 11 gebogen, sie können aber auch gerade sein, ohne dass gebogen und bearbeitet werden.
  • Gemäß den 1 und 2 ist unter den obigen jeweiligen Anschlüssen ein Anschluss 12, der durch einen Zuleitungsrahmen aufgebaut ist, welcher von den Metallelektroden 3, 4 getrennt ist, ein Steueranschluss 12, der in der Peripherie des IGBT 1 innerhalb der Harzform 11 angeordnet ist.
  • Dieser Steueranschluss 12 ist als Gate-Anschluss des IGBT 1 und als verschiedenartige Anschlüsse für eine Inspektion und dergleichen hergestellt. Der IGBT 1 ist mit dem Steueranschluss 12 durch einen Bonding-Draht 13 aus Gold, Aluminium und dergleichen elektrisch verbunden.
  • In einem solchen Aufbau stellt der Wärmesenkeblock 10, der zwischen der zweiten Metallelektrode 4 und den Halbleiterelementen 1, 2 angeordnet ist, die Höhe zwischen einer Draht-Bonding-Fläche des IGBT 1 und der zweiten Metallelektrode 4 sicher, um die Höhe des Drahtes 13 beim Durchführen des Draht-Bondens von dem IGBT 1 und dem Steueranschluss 12 aufrechtzuerhalten.
  • Eine solche Halbleitervorrichtung 100 kann dadurch hergestellt werden, dass ein Erzeugnis bereitgestellt wird, das dadurch ausgebildet wird, dass die jeweiligen Halbleiterelemente 1, 2, der Wärmesenkeblock 10 und der durch Draht gebondete Steueranschluss 12 kombiniert werden, dass anschließend obere und untere Abschnitte dieses Erzeugnisses von den jeweiligen Metallelektroden 3, 4, den jeweiligen Isolationssubstraten 5, 6 und den jeweiligen Metallschichten 7, 8 eingeklemmt werden, und dass anschließend ein Abdichten bzw. Verschließen mit Harz durchgeführt wird.
  • Diese Halbleitervorrichtung 100 kann auch dadurch hergestellt werden, dass eine Struktur bereitgestellt wird, die dadurch ausgebildet wird, dass die Metallelektroden 3, 4, die Isolationssubstrate 5, 6 und die Metallschichten 7, 8 im Voraus derart kombiniert werden, dass das Verschließen mit Harz durchgeführt wird, nachdem die oberen und unteren Abschnitte des obigen Erzeugnisses eingeklemmt worden sind.
  • Gemäß diesem Ausführungsformmodus sind in Bezug auf die jeweiligen Metallelektroden 3, 4 die vielen Schichten 3a, 3b, 4a, 4b von der Außenflächenseite als den Seiten der Isolationssubstrate 5, 6 an die Innenflächenseite als den Seiten der Halbleiterelemente 1, 2 mit einem niederwertigen Wärmeausdehnungskoeffizienten laminiert. Daher können in den jeweiligen Metallelektroden 3, 4 die Wärmeausdehnungskoeffizienten der Isolationssubstratseitenschichten 3a, 4a als Teile der Seiten der Isolationssubstrate 5, 6 so eingestellt werden, dass sie gering sind.
  • Deshalb kann die Wärmeverformung der Isolationssubstratseitenschichten 3a, 4a, die mit den Isolationssubstraten 5, 6 in Anlagekontakt stehen, welche aus Keramik hergestellt sind, eingeschränkt werden, und die Differenz bei den Wärmeausdehnungskoeffizienten zwischen den Isolationssubstraten 5, 6 und den Isolationssubstratseitenschichten 3a, 4a, die mit diesen Isolationssubstraten 5, 6 in Anlagekontakt stehen, kann weiter verringert werden. Gemäß dieser Halbleitervorrichtung 100 kann daher ein Verziehen der Isolationssubstrate 5, 6 aufgrund der Differenz des Wärmeausdehnungskoeffizienten zwischen den Metallelektroden 3, 4 und den Isolationssubstraten 5, 6 eingeschränkt werden.
  • Wie oben erwähnt, begünstigt diese Art von Halbleitervorrichtung normalerweise die Wärmeabstrahlung dadurch, dass die Halbleitervorrichtung von einer nicht dargestellten Kühlvorrichtung umgeben ist bzw. von dieser eingeklemmt wird, die durch einen Block und dergleichen aus Aluminium, Kupfer, etc. hergestellt ist, und dass die Außenflächenseiten des Isolationssubstrats und dieser Kühlvorrichtung derart hergestellt sind, dass sie miteinander in Kontakt gelangen. In dieser Halbleitervorrichtung 100 gelangt die obige Kühlvorrichtung mit den Metallschichten 7, 8 in Kontakt, die an den Außenflächen von beiden Isolationssubstraten 5, 6 angeordnet sind.
  • Wenn das Verziehen der Isolationssubstrate 5, 6 eingeschränkt ist, wie in der Halbleitervorrichtung 100, ist daher ein eng anliegender Bereich der Metallschichten 7, 8 und der obigen Kühlvorrichtung leicht sicherzustellen, und es wird auch leicht, einen Parallelitätsgrad sicherzustellen, wenn die Halbleitervorrichtung 100 von der Kühlvorrichtung eingeklemmt wird.
  • In diesem Ausführungsformmodus sind ferner nur die Elementseitenschichten 3b, 4b, die unter den Metallelektroden 3, 4 an der innersten Flächenseite angeordnet sind, mit der Außenseite elektrisch verbunden. Die Isolationssubstratseitenschichten 3a, 4a, die an der äußersten Flächenseite angeordnet sind und durch ein Eisensystemmetall aufgebaut sind, dessen elektrische Leitfähigkeit vergleichsweise schwächer ist, werden nicht als Bauteil verwendet, um mit der Außenseite eine elektrische Verbindung herzustellen.
  • Weil unter den Metallelektroden 3, 4 die Elementseitenschichten 3b, 4b zu den Halbleiterelementen 1, 2 am nächsten liegend angeordnet sind, üben die Elementseitenschichten 3b, 4b hauptsächlich die Funktion der Elektroden der Halbleiterelemente 1, 2 aus. Wie oben erwähnt, werden daher Kupfer und Aluminium, deren elektrische Leitfähigkeit gut ist, verwendet. Deshalb kann die elektrische Verbindung der Halbleiterelemente 1, 2 mit der Außenseite geeignet dadurch realisiert werden, dass nur diese Elementseitenschichten 3b, 4b zur Außenseite führen.
  • In diesem Ausführungsformmodus sind ferner die Metallschichten 7, 8 an der Außenfläche als den Seiten angeordnet, die zu den Seiten der Metallelektroden 3, 4 der jeweiligen Isolationssubstrate 5, 6 entgegengesetzt liegen. Diese Metallschichten 7, 8 erzielen einen von den Metallelektroden 3, 4 elektrisch isolierten Zustand dadurch, dass der Isolator der Isolationssubstrate 5, 6 dazwischen angeordnet ist.
  • Wenn beispielsweise das erste Isolationssubstrat 5 auf das Beispiel in 2 festgelegt ist, nimmt es eine solche Form an, in welcher die erste Metallelektrode 3 an der Innenfläche des ersten Isolationssubstrats 5 und die Metallschicht 7 an der Außenfläche angeordnet sind. Daher wird auf diese Innenflächenseite aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen der Innenflächenseite des ersten Isolationssubstrats 5 und der ersten Metallelektrode 3 eine Beanspruchung aufgebracht. Gleichzeitig wird jedoch auf diese Außenflächenseite aufgrund der Differenz der Wärmeausdehnungskoeffizienten zwischen der Außenflächenseite und der Metallschicht 7 eine Beanspruchung aufgebracht. Somit wird die Differenz bei der thermischen Beanspruchung zwischen den Innen- und Außenflächen gering.
  • Sogar wenn in dem ersten Isolationssubstrat 5 ein Temperaturzyklus verwendet wird, wird daher erwartet, dass sich die Wärmebeanspruchung aufgrund dieses Temperaturzyklus entspannt, und dass keine leicht zu erzeugende Verformung des ersten Isolationssubstrats 5 stattfindet. Diese ähnlichen Gründe können ebenfalls in Bezug auf das zweite Isolationssubstrat 6 erwähnt werden.
  • In diesem Ausführungsformmodus werden ferner in einem Aufbau, in dem die jeweiligen Isolationssubstrate 5, 6 durch die Metallelektroden 3, 4 und die Metallschichten 7, 8 derart eingeklemmt werden, die Metallelektroden 3, 4, die zu den Halbleiterelementen 1, 2 einen starken elektrischen Strom fließen lassen können, dadurch realisiert, dass die Metallelektroden 3, 4 so festgelegt sind, dass sie dicker als die Metallschichten 7, 8 sind. Ferner ist es der Wärmeabstrahlungseigenschaft von Vorteil, die Metallschichten 7, 8 derart festzulegen, dass sie dünner sind.
  • In dem obigen Beispiel sind die Metallschichten 7, 8 in beiden Isolationssubstraten 5, 6 angeordnet. Wenn notwendig, kann jedoch auch ein Aufbau hergestellt werden, bei dem nur in einem Isolationssubstrat und nicht in dem anderen Isolationssubstrat eine Metallschicht angeordnet ist.
  • Zweiter Ausführungsformmodus
  • 3 ist eine Ansicht, welche den schematischen Schnittaufbau einer Halbleitervorrichtung 200 gemäß einem zweiten Ausführungsformmodus darstellt. In dieser Halbleitervorrichtung 200 sind Abschnitte, welche den Leitungen 3c, 4c in der in dem obigen ersten Ausführungsformmodus gezeigte Halbleitervorrichtung 100 entsprechen, modifiziert worden, und die anderen Abschnitte sind gleich.
  • In dem obigen ersten Ausführungsformmodus stehen nur die Elementseitenschichten 3b, 4b als Schichten, die unter den jeweiligen Metallelektroden 3, 4 an der innersten Flächenseite angeordnet sind, außerhalb der Harzform 11 hervor, und ihre hervorstehenden Abschnitte sind wie die Leitungen 3c, 4c als Anschlüsse hergestellt.
  • In diesem Ausführungsformmodus sind wie bei dem obigen ersten Ausführungsformmodus nur die Elementseitenschichten 3b, 4b unter den Metallelektroden 3, 4 mit der Außenseite elektrisch verbunden. Gemäß 3 sind jedoch in diesem Ausführungsformmodus die Elementseitenschichten 3b, 4b mit Leiterelementen 3d, 4d verbunden, die durch ein elektrisch leitfähiges Verbindungselement 14 von diesen Elementseitenschichten 3b, 4b getrennt sind.
  • Hier sind die jeweiligen Elementseitenschichten 3b, 4b in der Harzform 11 mit den jeweiligen Leiterelementen 3d, 4d verbunden. Jedes dieser Leiterelemente 3d, 4d steht von der Harzform 11 derart hervor, dass mit der Außenseite eine Verbindung hergestellt werden kann.
  • Das heißt in diesem Ausführungsformmodus entsprechen diese Leiterelemente 3d, 4d den jeweiligen Leitungen 3c, 4c des Emitters und des Kollektors in dem obigen ersten Ausführungsformmodus. Beispielsweise sind diese Leiterelemente 3d, 4d durch einen Leiter, wie zum Beispiel Kupfer, Aluminium und dergleichen hergestellt.
  • Ähnlich wie das obige, elektrisch leitfähige Verbindungselement 9 zum Verbinden der Abschnitte zwischen den Halbleiterelementen 1, 2, dem Wärmesenkeblock 10 und den Metallelektroden 3, 4 kann ferner in dem elektrisch leitfähigen Verbindungselement 14 ein Lot, ein elektrisch leitfähiges Verbindungselement, ein Hartlötmaterial und dergleichen vorhanden sein, um diese Leiterelemente 3d, 4d zu verbinden.
  • Dritter Ausführungsformmodus
  • 4 ist eine Ansicht, die den schematischen Schnittaufbau einer Halbleitervorrichtung 300 gemäß einem dritten Ausführungsformmodus darstellt. In dieser Halbleitervorrichtung 300 ist eine Verbindungseinrichtung der Leiterelemente 3d, 4d und der Elementseitenschichten 3b, 4b in der Halbleitervorrichtung 200, die in dem obigen zweiten Ausführungsformmodus dargestellt ist, geändert, und die anderen Elemente sind gleich.
  • In dem obigen zweiten Ausführungsformmodus sind die Leiterelemente 3d, 4d und die Elementseitenschichten 3b, 4b durch das elektrisch leitfähige Verbindungselement 14 verbunden. Gemäß 4 wird jedoch in diesem Ausführungsformmodus diese Verbindung dadurch hergestellt, dass anstelle dieses elektrisch leitfähigen Verbindungselements 14 ein Bonding-Draht 15 verwendet wird. Ähnlich dem obigen Draht 13 zum Verbinden des Steueranschlusses 12 mit dem IGBT 1 kann dieser Draht 15 aus Gold, Aluminium und dergleichen hergestellt sein.
  • Die Anschlussstruktur in Bezug auf die Metallelektroden 3, 4 in den obigen ersten und dritten Ausführungsformmodi zeigt einen Fall, in welchem beide Metallelektroden 3, 4 als Paar die gleiche Anschlussstruktur erlangen. Wenn notwendig können jedoch die Anschlussstrukturen dieser jeweiligen Ausführungsformmodi auch derart kombiniert werden, dass die beiden aus dem Paar von Metallelektroden 3, 4 unterschiedliche Anschlussstrukturen erhalten.
  • Es kann beispielsweise die erste Metallelektrode 3 auch auf eine Anschlussstruktur festgelegt sein, die mit den Elementseitenschichten 3b, 4b integriert ist, wie in dem obigen ersten Ausführungsformmodus, und die zweite Metallelektrode 4 kann ebenfalls derart aufgebaut sein, dass der getrennte Leiterkörper 4d durch das elektrisch leitfähige Verbindungselement 14 auf einen Anschluss festgelegt ist, wie in dem obigen zweiten Ausführungsformmodus.
  • Vierter Ausführungsformmodus
  • 5 ist eine Ansicht, die den schematischen Schnittaufbau einer Halbleitervorrichtung 400 gemäß einem vierten Ausführungsformmodus darstellt. 6 ist eine schematische Draufsicht einer zweiten Metallelektrode 4, eines zweiten Isolationssubstrats 6 und einer Metallschicht 8 in dieser Halbleitervorrichtung 400.
  • In jedem der obigen Ausführungsformmodi, wie in jeder der obigen Figuren gezeigt ist, ist in jedem der Isolationssubstrate 5, 6 die gleiche Größe wie die planare Größe der Metallschichten 7, 8 festgelegt. Wie in den 5 und 6 gezeigt ist, sind im Gegensatz dazu in der Halbleitervorrichtung 400 die Metallschichten 7, 8 derart festgelegt, dass sie in ihrer planaren Größe geringer sind als die Isolationssubstrate 5, 6, und dass sie innerhalb der Bereiche der Isolationssubstrate 5, 6 angeordnet sind.
  • 6 zeigt einen planaren Aufbau der Seite des zweiten Isolationssubstrats 6. Der planare Aufbau der Seite des ersten Isolationssubstrats 5 ist jedoch im Wesentlichen ähnlich wie der in 6 dargestellte. Das heißt in jedem der ersten und zweiten Isolationssubstrate 5, 6 sind die jeweiligen Metallschichten 7, 8 innerhalb der Bereiche der Isolationssubstrate 5, 6 angeordnet, wie in 6 dargestellt ist.
  • Umfangsabschnitte der Isolationssubstrate 5, 6 sind derart ausgestaltet, dass sie außerhalb von Außenumfangsendabschnitten der Metallschichten 7, 8 hervorstehen, indem die Relation einer derartigen planaren Größe übernommen wird. Daher können in den jeweiligen Isolationssubstraten 5, 6 die Kriechabstände zwischen den Metallschichten 7, 8 und den Metallelektroden 3, 4 durch Endflächen der Isolationssubstrate 5, 6 verlängert werden.
  • Gemäß diesem Ausführungsformmodus kann in den jeweiligen Isolationssubstraten 5, 6 die elektrische Isolationsfähigkeit der Metallelektroden 3, 4 und der Metallschichten 7, 8, die an beiden Flächen der Isolationssubstrate 5, 6 angeordnet sind, verbessert werden.
  • In diesem Beispiel ist die planare Größe der Metallschichten 7, 8 derart festgelegt, dass sie in den beiden Isolationssubstraten 5, 6 gering ist. Wenn notwendig kann sie jedoch ebenfalls auf einen Aufbau festgelegt sein, in welchem die planare Abmessung der Metallschicht in nur einem Isolationssubstrat derart festgelegt ist, dass sie gering ist, und dass die planare Größe der Metallschicht in dem anderen Isolationssubstrat derart festgelegt ist, dass sie gleich der Größe wie in dem einem Isolationssubstrat ist.
  • Ferner kann dieser Ausführungsformmodus dadurch realisiert werden, dass die Größe der Metallschichten 7, 8 verändert wird, und er kann bei jedem der obigen ersten und dritten Ausführungsformmodi verwendet werden.
  • Fünfter Ausführungsformmodus
  • 7 ist eine Ansicht, die den schematischen Schnittaufbau einer Halbleitervorrichtung 500 gemäß einem fünften Ausführungsformmodus darstellt. Die 8A und 8B sind eine schematische Draufsicht einer einfachen zweiten Metallelektrode 4 bzw. eine schematische Draufsicht einer einfachen Metallschicht 8, die in dieser Halbleitervorrichtung 500 in einem zweiten Isolationssubstrat 6 angeordnet ist.
  • In diesem Ausführungsformmodus sind der schematische planare Aufbau der einfachen ersten Metallelektrode 3 und der schematische planare Aufbau der einfachen Metallschicht 7, die in dem ersten Isolationssubstrat 5 in der Halbleitervorrichtung 500 angeordnet ist, denen aus den 8A und 8B ähnlich.
  • Gemäß den 7 und 8 ist in den Metallelektroden 3, 4 und den Metallschichten 7, 8 in diesem Ausführungsformmodus ein Schlitz bzw. Spalt 16 angeordnet. Hier ist der Spalt 16 als längliche Öffnungsdurchgangsausnehmung ausgeformt. In diesem dargestellten Beispiel sind zwar mehrere Spalte 16 angeordnet, aber es kann auch nur ein Spalt 16 angeordnet sein. Darüber hinaus ist die Form des Spaltes 16 nicht auf die in dem dargestellten Beispiel eingeschränkt.
  • Eine thermale Beanspruchung, welche in den Metallelektroden 3, 4 und in den Metallschichten 7, 8 erzeugt wird, kann durch derartiges Anordnen des Spaltes 16 in den Metallelektroden 3, 4 und in den Metallschichten 7, 8 verringert werden. Dies ist dahingehend von Vorteil, dass ein Verziehen der Isolationssubstrate 5, 6 aufgrund der Differenz bei den Wärmeausdehnungskoeffizienten zwischen den Metallelektroden 3, 4 und den Isolationssubstraten 5, 6 eingeschränkt wird.
  • Ein derartiger Spalt 16 kann dadurch ausgeformt werden, dass hinsichtlich der Metallelektroden 3, 4 und der Metallschichten 7, 8 eine Pressbearbeitung, eine Ätzverarbeitung und dergleichen durchgeführt wird. In diesem Beispiel ist der Spalt 16 sowohl bei den Metallelektroden 3, 4 als auch bei den Metallschichten 7, 8 vorhanden, er kann aber auch nur bei den Metallelektroden 3, 4 oder bei den Metallschichten 7, 8 vorhanden sein.
  • In diesem Beispiel ist der Spalt 16 in beiden Isolationssubstraten 5, 6 vorhanden. Wenn notwendig kann er jedoch ebenfalls bei einem Aufbau verwendet werden, bei dem der Spalt 16 in der Metallelektrode oder der Metallschicht in nur einem Isolationssubstrat und nicht in der Metallelektrode und der Metallschicht in dem anderen Isolationssubstrat vorhanden ist.
  • Dieser Ausführungsformmodus kann dadurch ausgeführt werden, dass die Metallelektroden 3, 4 und die Metallschichten 7, 8 ausgebildet sind, und er kann bei jedem der obigen ersten bis vierten Ausführungsformmodi verwendet werden.
  • Andere Ausführungsformmodi
  • In jedem der obigen Ausführungsformmodi weisen die beiden Metallelektroden 3, 4 als Paar eine Laminierungsstruktur auf, in der mehrere Schichten 3a, 3b, 4a, 4b mit einem niederwertigen Wärmeausdehnungskoeffizienten von der Außenflächenseite an die Innenflächenseite laminiert sind. Es ist jedoch nur eine der Metallelektroden 3, 4 auf eine derartige Laminierungsstruktur festgelegt, und die andere kann ebenfalls derart festgelegt sein, dass sie eine Metallelektrode aus einer einzelnen Schicht ist, wie in dem ersteren Fall.
  • Beispielsweise gibt es in jeder Halbleitervorrichtung, die in jedem der obigen Ausführungsformmodi dargestellt ist, auch einen Fall, in welchem eine Kühlvorrichtung mit nur einer der Metallelektroden 3, 4 als Paar in Kontakt gelangt, und in welchem durch ein Luftkühlungssystem Wärme abgestrahlt wird, ohne dass in der anderen der Metallelektroden 3, 4 die Kühlvorrichtung vorhanden ist. In einem solchen Fall ist nur die Metallelektrode an einer Seite, die mit der Kühlvorrichtung in Kontakt gelangt, auf die obige Laminierungsstruktur festgelegt, und das Verziehen des Isolationssubstrats kann eingeschränkt werden.
  • In dem Fall einer solchen Laminierungsstruktur an nur einer Seite kann der obige Spalt 16 auch in nur einer der Metallelektroden 3, 4, welche die Laminierungsstruktur aufweist, vorhanden sein, er kann auch in nur der anderen der Metallelektroden 3, 4, welche keine Laminierungsstruktur aufweist, vorhanden sein, und er kann ebenfalls in beiden Metallelektroden 3, 4 vorhanden sein. Dies ist aufgrund dessen, dass sich ungeachtet der Existenz dieser Laminierungsstruktur ein Effekt, welcher den Spalt 16 verwendet, aufzeigt, wie oben erwähnt.
  • In dem Fall der Laminierungsstruktur von nur einer Seite kann darüber hinaus die Anschlussstruktur, wie sie in den obigen ersten bis dritten Ausführungsformmodi gezeigt ist, in Bezug auf nur eine Metallelektrode verwendet werden, welche die Laminierungsstruktur aufweist, und in Bezug auf die andere Metallelektrode, welche keine Laminierungsstruktur aufweist, kann eine normale Anschlussstruktur verwendet werden.
  • In diesem Fall können darüber hinaus die obigen Metallschichten 7, 8, die an den Außenflächen der Isolationssubstrate 5, 6 angeordnet sind, ebenfalls an nur der Außenfläche des Isolationssubstrats der Seite einer Metallelektrode, welche die Laminierungsstruktur aufweist, angeordnet sein, sie können auch nur an der Außenfläche des Isolationssubstrats der Seite der anderen Metallelektrode, welche keine Laminierungsstruktur aufweist, angeordnet sein, und sie können auch in beiden Isolationssubstraten vorhanden sein. Dies rührt daher, dass sich ungeachtet der Existenz der Laminierungsstruktur ein Effekt, welcher die Metallschichten 7, 8 verwendet, zeigt, wie oben erwähnt.
  • In dem Fall dieser einseitigen Laminierungsstruktur können darüber hinaus ungeachtet dessen, ob die Metallelektroden 3, 4 die Laminierungsstruktur aufweisen oder nicht, bei einem oder beidem der Isolationssubstrate 5, 6 ein Aufbau (siehe 5 und 6), um die planare Abmessung der obigen Metallschichten 7, 8 derart festzulegen, dass sie geringer ist als die der Isolationssubstrate 5, 6, und ein Aufbau (siehe 7 und 8), um den Spalt 16 in den Metallschichten 7, 8 anzuordnen, verwendet werden.
  • In jedem der obigen Ausführungsformmodi ist ferner die Laminierungsstruktur der Metallelektroden 3, 4 eine Zwei-Schichtstruktur der Isolationssubstratseitenschichten 3a, 4a und der Elementseitenschichten 3b, 4b, aber sie kann auch auf drei Schichten oder mehr eingestellt sein, wenn die Schichten mit einem niederwertigen Wärmeausdehnungskoeffizienten von der Außenflächenseite als der Isolationssubstratseite an die Innenflächenseite als der Halbleiterelementseite laminiert worden sind.
  • In dem Fall der Metallelektroden aus drei Schichten können beispielsweise die Schichten wie in einer Gusseisenschicht, einer Schicht aus reinem Eisen und einer Metallschicht eines Kupfersystems von der Außenflächenseite an die Innenflächenseite laminiert werden, oder sie können wie in einer Metallschicht eines Eisensystems, einer Metallsschicht eines Kupfersystems und einer Metallschicht eines Aluminiumsystems laminiert sein.
  • In dem obigen ersten Ausführungsformmodus wird die Wärmebeanspruchung, welche auf die Isolationssubstrate 5, 6 aufgebracht wird, dadurch entspannt, dass die obigen Metallschichten 7, 8 in wenigstens einem der jeweiligen Isolationssubstrate 5, 6 vorhanden sind. Diese Metallschichten 7, 8 können jedoch in einem bestimmten Fall nicht in beiden Isolationssubstraten 5, 6 vorhanden sein.
  • Die Halbleitervorrichtung in jedem der obigen Ausführungsformmodi ist durch die Harzform 11 zwar verschlossen bzw. abgedichtet, sie kann aber auch durch die Harzform nicht verschlossen bzw. abgedichtet sein.
  • Wie oben erwähnt ist darüber hinaus der Wärmesenkeblock 10 zwischen dem IGBT 1 und der zweiten Metallelektrode 4 angeordnet, und er hat die Rolle, die Höhe zwischen diesen beiden Elementen 1, 4 sicherzustellen. Der Wärmesenkeblock 10 kann jedoch in jedem der obigen Ausführungsformmodi nicht vorhanden sein, wenn möglich.
  • Das Halbleiterelement, das durch das Paar von Metallelektroden 3, 4 eingeklemmt ist, kann ebenfalls nicht der IGBT 1 und die FWD 2 sein, wie oben erwähnt, wenn das Paar Metallelektroden 3, 4, das an beiden Flächen angeordnet ist, als Elektroden verwendet werden kann. Ferner kann die Anzahl der Halbleiterelemente ebenfalls auf eins und auch auf drei oder mehr festgelegt sein.
  • Die obige Offenbarung beinhaltet die folgenden Gesichtspunkte.
  • Gemäß einem Gesichtspunkt der gegenwärtigen Offenbarung weist eine Halbleitervorrichtung folgendes auf: Erste und zweite Metallelektroden, welche eine Wärmeabstrahlungsfähigkeit aufweisen, worin Innenflächen der Metallelektroden einander zugewandt sind; ein Halbleiterelement, das zwischen den ersten und zweiten Metallelektroden angeordnet ist, worin das Halbleiterelement mit beiden Innenflächen der Elektroden elektrisch verbunden ist; und erste und zweite Isolationssubstrate, welche eine Wärmeabstrahlungsfähigkeit aufweisen, worin das erste Isolationssubstrat an der ersten Metallelektrode und entgegengesetzt zu dem Halbleiterelement angeordnet ist, und worin das zweite Isolationssubstrat an der zweiten Metallelektrode und entgegengesetzt zu dem Halbleiterelement angeordnet ist. Jedes der ersten und zweiten Isolationssubstrate ist aus Keramik hergestellt. Wenigstens eine der ersten und zweiten Metallelektroden weist eine Vielzahl von Schichten auf, die in einer Richtung parallel zu einer Stapelrichtung der Elektroden, des Halbleiterelements und der Isolationssubstrate gestapelt sind. Eine Schicht, die an einer Halbleiterelementseite angeordnet ist, weist einen Wärmeausdehnungskoeffizienten auf, der höher ist als der der anderen Schicht, die an einer Isolationssubstratseite angeordnet ist.
  • In der obigen Vorrichtung ist ein Verziehen des Isolationssubstrats eingeschränkt, das durch eine Differenz der Wärmeausdehnungskoeffizienten zwischen dem Isolationssubstrat und der Metallelektrode verursacht wird.
  • Als Alternative kann ferner wenigstens eine der ersten und zweiten Metallelektroden einen Spalt bzw. Schlitz aufweisen. In diesem Fall ist die Wärmebeanspruchung, die in der Metallelektrode erzeugt wird, eingeschränkt.
  • Alternativ ist eine Schicht, welche dem Isolationssubstrat am nächsten liegt, aus einem Eisenserienmetall hergestellt. Ferner kann nur eine Schicht, welche dem Halbleiterelement am nächsten liegt, mit einer externen Schaltung elektrisch verbunden sein. In diesem Fall kann eine andere Schicht aus einem anderen Material als Eisen hergestellt sein, das eine vergleichsweise niedrige Leitfähigkeit hat, so dass die andere Schicht und die externe Schaltung eine ausgezeichnete elektrische Verbindung haben.
  • Gemäß der Erfindung weist die Vorrichtung ferner eine Metallschicht auf, die an wenigstens einem der ersten und zweiten Isolationssubstrate vorhanden ist. Die Metallschicht ist zu der Metallelektrode entgegengesetzt angeordnet, und sie ist von der Metallelektrode elektrisch isoliert. In diesem Fall sind die metallischen Elemente, das heißt die Metallschicht und die Metallelektrode, von beiden Seiten des Isolationssubstrats angeordnet. Somit ist die thermische Beanspruchung des Isolationssubstrats stärker eingeschränkt.
  • Gemäß der Erfindung weist die Metallschicht eine Dicke auf, welche geringer ist als die Dicke der Metallelektrode, die der Metallschicht gegenüber liegt. In diesem Fall kann durch die Metallelektrode eine große Menge Strom fließen, und die vergleichsweise dünne Metallschicht hat eine ausgezeichnete Wärmeabstrahlungsleistung.
  • Alternativ kann die Metallschicht einen planaren Bereich aufweisen, der kleiner ist als ein planarer Bereich des Isolationssubstrats, an dem die Metallschicht angeordnet ist, und die Metallschicht ist vollständig an dem Isolationssubstrat angeordnet. In diesem Fall wird die Länge zwischen der Peripherie der Metallschicht und der Metallelektrode vergrößert, so dass die elektrische Isolation zwischen der Metallschicht und der Metallelektrode verbessert wird.
  • Als Alternative kann die Vorrichtung ferner eine Harzform zum Gießen der Metallschicht, der ersten und zweiten Metallelektrode, des Halbleiterelements und des ersten und zweiten Isolationssubstrats aufweisen. Die Metallschicht weist eine Fläche auf, welche von der Harzform freiliegt, und jede der ersten und zweiten Metallelektroden hat einen Abschnitt, der von der Harzform freiliegt.
  • Während die Erfindung unter Bezugnahme auf ihre bevorzugten Ausführungsformen beschrieben worden ist, ist es ersichtlich, dass sie nicht auf die bevorzugten Ausführungsformen und Aufbauten eingeschränkt ist.

Claims (12)

  1. Halbleitervorrichtung mit: – einer ersten und einer zweiten Metallelektrode (3, 4) mit einer Wärmeabstrahlungsfähigkeit, wobei Innenflächen der Metallelektroden (3, 4) einander zugewandt sind; – einem Halbleiterelement (1, 2), das zwischen der ersten und der zweiten Metallelektrode (3, 4) angeordnet ist, wobei das Halbleiterelement (1, 2) mit beiden Innenflächen der Elektroden (3, 4) elektrisch verbunden ist; – einem ersten und einem zweiten Isolationssubstrate (5, 6) mit einer Wärmeabstrahlungsfähigkeit, wobei das erste Isolationssubstrat (5) an der ersten Metallelektrode (3) und entgegengesetzt zu dem Halbleiterelement (1, 2) angeordnet ist, und wobei das zweite Isolationssubstrat (6) an der zweiten Metallelektrode (4) und entgegengesetzt zu dem Halbleiterelement (1, 2) angeordnet ist; und – einer Metallschicht (7, 8), wobei – sowohl das erste als auch das zweite Isolationssubstrat (5, 6) aus Keramik hergestellt ist, – wenigstens eine der ersten und der zweiten Metallelektrode (3, 4) mehrere Schichten (3a, 3b, 4a, 4b) aufweist, die in einer Richtung parallel zu einer Stapelrichtung der Elektroden (3, 4), des Halbleiterelements (1, 2) und der Isolationssubstrate (5, 6) gestapelt sind, – eine Schicht (3b, 4b), die an einer Halbleiterelementseite angeordnet ist, einen Wärmeausdehnungskoeffizienten aufweist, der höher ist als der der anderen Schicht (3a, 4a), die an einer Isolationssubstratseite angeordnet ist, – die Metallschicht (7, 8) an einem entsprechenden des ersten und des zweiten Isolationssubstrats (5, 6) gegenüberliegend der wenigstens einen der ersten und der zweiten Metallelektrode (3, 4) angeordnet ist, – die Metallschicht (7, 8) von der wenigstens einen der ersten und der zweiten Metallelektrode (3, 4) elektrisch isoliert ist, und – die Metallschicht (7, 8) eine Dicke aufweist, welche geringer ist als eine Dicke der einen Schicht (3b, 4b) der wenigstens einen der ersten und der zweiten Metallelektrode (3, 4).
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sowohl die erste als auch die zweite Metallelektrode (3, 4) mehrere Schichten (3a, 3b, 4a, 4b) aufweist, die in einer Richtung parallel zu der Stapelrichtung gestapelt sind.
  3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass wenigstens eine der ersten und der zweiten Metallelektrode (3, 4) einen Spalt aufweist.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Schicht (3a, 4a) die dem Isolationssubstrat (5, 6) am nächsten liegt, aus einem Eisenserienmetall hergestellt ist.
  5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die andere Schicht (3b, 4b), welche dem Halbleiterelement (1, 2) am nächsten liegt, aus Kupfer, aus einer Kupferlegierung, aus Aluminium oder aus einer Aluminiumlegierung hergestellt ist.
  6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass das Isolationssubstrat (5, 6) aus Tonerde, Aluminiumnitrid oder Siliziumnitrid hergestellt ist.
  7. Vorrichtung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass eine Schicht (3b, 4b), welche dem Halbleiterelement (1, 2) am nächsten liegt, mit einer externen Schaltung zur Verbindung mit der Halbleitervorrichtung elektrisch verbunden ist.
  8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass – die eine Schicht (3b, 4b), welche dem Halbleiterelement (1, 2) am nächsten liegt, durch ein leitfähiges Verbindungselement (14) mit einem leitfähigen Element (3d, 4d) elektrisch verbunden ist, und – die eine Schicht (3b, 4b) durch das leitfähige Element (3d, 4d) mit der externen Schaltung elektrisch verbunden ist.
  9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass – die eine Schicht (3b, 4b) welche dem Halbleiterelement (1, 2) am nächsten liegt, durch einen Bonding-Draht (15) mit einem leitfähigen Element (3d, 4d) elektrisch verbunden ist, und – die eine Schicht (3b, 4b) durch das leitfähige Element (3d, 4d) mit der externen Schaltung zur Verbindung mit der Halbleitervorrichtung elektrisch verbunden ist.
  10. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass – die Metallschicht (7, 8) einen planaren Bereich aufweist, welcher kleiner ist als ein planarer Bereich des Isolationssubstrats (5, 6), an dem die Metallschicht (7, 8) angeordnet ist, und – die Metallschicht (7, 8) vollständig an dem Isolationssubstrat (5, 6) angeordnet ist.
  11. Vorrichtung nach Anspruch 1 oder 10, dadurch gekennzeichnet, dass die Metallschicht (7, 8) einen Spalt (16) aufweist.
  12. Vorrichtung nach einem der Ansprüche 1, 10 oder 11, die ferner aufweist: – eine Harzform (11) zum Gießen der Metallschicht (7, 8), der ersten und der zweiten Metallelektrode (3, 4), des Halbleiterelements (1, 2) und des ersten und des zweiten Isolationssubstrats (5, 6), wobei – die Metallschicht (7, 8) eine Fläche aufweist, die von der Harzform (11) frei liegt, und – jede der ersten und der zweiten Metallelektrode (3, 4) einen Bereich (3c, 4c) aufweist, der von der Harzform (11) frei liegt.
DE102006059501A 2005-12-26 2006-12-15 Halbleitervorrichtung mit Halbleiterelement, Isolationssubstrat und Metallelektrode Expired - Fee Related DE102006059501B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005371815A JP4450230B2 (ja) 2005-12-26 2005-12-26 半導体装置
JP2005-371815 2005-12-26

Publications (2)

Publication Number Publication Date
DE102006059501A1 DE102006059501A1 (de) 2007-07-05
DE102006059501B4 true DE102006059501B4 (de) 2013-08-08

Family

ID=38135983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006059501A Expired - Fee Related DE102006059501B4 (de) 2005-12-26 2006-12-15 Halbleitervorrichtung mit Halbleiterelement, Isolationssubstrat und Metallelektrode

Country Status (4)

Country Link
US (1) US7456492B2 (de)
JP (1) JP4450230B2 (de)
CN (1) CN100517696C (de)
DE (1) DE102006059501B4 (de)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508668B2 (en) * 2003-08-21 2009-03-24 Denso Corporation Electric power converter and mounting structure of semiconductor device
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
US8063484B2 (en) * 2006-11-02 2011-11-22 Nec Corporation Semiconductor device and heat sink with 3-dimensional thermal conductivity
EP2122682B1 (de) * 2006-12-21 2019-05-08 ABB Research LTD Halbleitermodul
DE102007039916A1 (de) 2007-08-23 2009-02-26 Siemens Ag Aufbau- und Verbindungstechnik von Modulen mittels dreidimensional geformter Leadframes
US7737548B2 (en) * 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US7773381B2 (en) 2007-09-26 2010-08-10 Rohm Co., Ltd. Semiconductor device
DE102007046969B3 (de) * 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
JP4531087B2 (ja) * 2007-11-19 2010-08-25 三菱電機株式会社 電力用半導体装置
JP4506848B2 (ja) * 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
JP4748173B2 (ja) * 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
US7911792B2 (en) * 2008-03-11 2011-03-22 Ford Global Technologies Llc Direct dipping cooled power module and packaging
WO2009125779A1 (ja) 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP5268660B2 (ja) * 2009-01-08 2013-08-21 三菱電機株式会社 パワーモジュール及びパワー半導体装置
DE202009000615U1 (de) * 2009-01-15 2010-05-27 Danfoss Silicon Power Gmbh Formmassenvergossenes Leistungshalbleiterelement
US20120069524A1 (en) * 2009-05-27 2012-03-22 Schulz-Harder Juergen Cooled electric unit
JP5126278B2 (ja) * 2010-02-04 2013-01-23 株式会社デンソー 半導体装置およびその製造方法
US10329139B2 (en) * 2010-06-08 2019-06-25 Northeastern University Interfacial convective assembly for high aspect ratio structures without surface treatment
JP5273101B2 (ja) * 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
EP2485256A3 (de) * 2011-02-08 2018-01-03 ABB Research Ltd. Halbleiterbauelement
DE202011100820U1 (de) 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter
JP5387620B2 (ja) * 2011-05-31 2014-01-15 株式会社安川電機 電力変換装置、半導体装置および電力変換装置の製造方法
US8804340B2 (en) * 2011-06-08 2014-08-12 International Rectifier Corporation Power semiconductor package with double-sided cooling
WO2013021647A1 (ja) * 2011-08-10 2013-02-14 株式会社デンソー 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP5434986B2 (ja) * 2011-08-10 2014-03-05 株式会社デンソー 半導体モジュールおよびそれを備えた半導体装置
EP2745389B1 (de) * 2011-09-29 2018-12-05 Siemens Aktiengesellschaft Stapelfähiger leistungshalbleiterschalter mit löt-bondtechnik
JP2013105882A (ja) * 2011-11-14 2013-05-30 Denso Corp 半導体モジュール
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
US9076752B2 (en) * 2012-02-14 2015-07-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014046058A1 (ja) 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
JP6041262B2 (ja) * 2012-11-29 2016-12-07 国立研究開発法人産業技術総合研究所 半導体モジュール
JP2014127583A (ja) * 2012-12-26 2014-07-07 Toyota Motor Corp 半導体モジュール
CN103117255A (zh) * 2013-02-05 2013-05-22 西安永电电气有限责任公司 Dbc基板
US9147631B2 (en) 2013-04-17 2015-09-29 Infineon Technologies Austria Ag Semiconductor power device having a heat sink
JP6201800B2 (ja) * 2014-02-14 2017-09-27 トヨタ自動車株式会社 半導体モジュール
US9589922B2 (en) * 2014-03-16 2017-03-07 Infineon Technologies Ag Electronic module and method of manufacturing the same
US11437304B2 (en) * 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
JP6393342B2 (ja) * 2014-12-12 2018-09-19 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
JP6380076B2 (ja) * 2014-12-15 2018-08-29 トヨタ自動車株式会社 半導体装置
JP6315108B2 (ja) * 2015-01-09 2018-04-25 株式会社村田製作所 パワー半導体のパッケージ素子
DE102015102041A1 (de) 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
JP6623283B2 (ja) * 2016-03-24 2019-12-18 株式会社日立製作所 パワー半導体モジュール
EP3249685B1 (de) * 2016-05-24 2019-11-27 Mitsubishi Electric R&D Centre Europe B.V. System mit mindestens einem strommodul mit mindestens einer strommatrize, die von einer flüssigkeitsgekühlten stromschiene gekühlt wird
US10403601B2 (en) 2016-06-17 2019-09-03 Fairchild Semiconductor Corporation Semiconductor package and related methods
JP6493317B2 (ja) * 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US10586754B2 (en) * 2016-11-01 2020-03-10 Semiconductor Components Industries, LLC (BHB) Semiconductor die package and manufacturing method
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
JP6810279B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 電子部品
JP7163583B2 (ja) * 2018-01-30 2022-11-01 株式会社デンソー 半導体装置
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP6884723B2 (ja) * 2018-03-23 2021-06-09 株式会社東芝 半導体装置
WO2020118289A1 (en) * 2018-12-07 2020-06-11 Alliance For Sustainable Energy, Llc Electronics packaging using organic electrically insulating layers
DE102019135271A1 (de) * 2019-12-19 2021-06-24 Seg Automotive Germany Gmbh Leistungsmodul, Stromrichter und Kraftfahrzeugkomponente
KR20210103302A (ko) * 2020-02-13 2021-08-23 엘지마그나 이파워트레인 주식회사 전력 모듈
US20210305166A1 (en) * 2020-03-27 2021-09-30 Cree, Inc. Power semiconductor package with improved performance
DE112021002452T5 (de) 2020-10-14 2023-02-09 Rohm Co., Ltd. Halbleitermodul
DE212021000238U1 (de) 2020-10-14 2022-05-19 Rohm Co., Ltd. Halbleitermodul
US20230245960A1 (en) 2020-10-14 2023-08-03 Rohm Co., Ltd. Semiconductor module
US11658171B2 (en) 2020-12-23 2023-05-23 Semiconductor Components Industries, Llc Dual cool power module with stress buffer layer
US11646249B2 (en) 2020-12-29 2023-05-09 Semiconductor Components Industries, Llc Dual-side cooling semiconductor packages and related methods
JP7001186B1 (ja) 2021-03-18 2022-01-19 富士電機株式会社 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法
US12062589B2 (en) * 2021-06-29 2024-08-13 Infineon Technologies Ag Semiconductor packages including recesses to contain solder
JP2023038533A (ja) 2021-09-07 2023-03-17 株式会社 日立パワーデバイス 半導体装置
US20240162110A1 (en) 2022-11-10 2024-05-16 Semiconductor Components Industries, Llc Semiconductor device package assemblies and methods of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2051474A (en) * 1979-06-19 1981-01-14 Aei Semiconductors Ltd Mounting arrangements for electrical components
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
JP2003068953A (ja) * 2001-08-28 2003-03-07 Toyota Industries Corp 放熱板
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US7106592B2 (en) * 2000-04-19 2006-09-12 Denso Corporation Coolant cooled type semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240665A (ja) 1985-04-17 1986-10-25 Sanyo Electric Co Ltd 半導体装置
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP3560142B2 (ja) 2000-01-31 2004-09-02 日立化成工業株式会社 半導体パッケ−ジ用チップ支持基板の製造方法、及び半導体パッケ−ジ用チップ支持基板を用いた半導体パッケージとその製造法
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2003007703A (ja) 2001-06-26 2003-01-10 Matsushita Electric Works Ltd 半導体装置
JP2003124410A (ja) 2001-10-19 2003-04-25 Yamaha Corp 多層ヒートシンクおよびその製造方法
JP4258391B2 (ja) 2004-01-30 2009-04-30 株式会社デンソー 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2051474A (en) * 1979-06-19 1981-01-14 Aei Semiconductors Ltd Mounting arrangements for electrical components
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US7106592B2 (en) * 2000-04-19 2006-09-12 Denso Corporation Coolant cooled type semiconductor device
JP2003068953A (ja) * 2001-08-28 2003-03-07 Toyota Industries Corp 放熱板

Also Published As

Publication number Publication date
DE102006059501A1 (de) 2007-07-05
JP4450230B2 (ja) 2010-04-14
CN1992259A (zh) 2007-07-04
CN100517696C (zh) 2009-07-22
JP2007173680A (ja) 2007-07-05
US7456492B2 (en) 2008-11-25
US20070145540A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
DE102006059501B4 (de) Halbleitervorrichtung mit Halbleiterelement, Isolationssubstrat und Metallelektrode
DE102009011213A1 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102012219791A1 (de) Niederinduktives leistungsmodul
DE3221199A1 (de) Halbleiteranordnung des isolierten typs
DE102012200325A1 (de) Halbleiteranordnung mit plattierter Basisplatte
DE112014006676B4 (de) Leistungsmodulvorrichtung
DE212020000492U1 (de) Halbleiterbauteil
DE112021002383B4 (de) Halbleitermodul
DE112019005234B4 (de) Leistungshalbleitervorrichtung
DE102019112935A1 (de) Halbleitermodul
DE102019115513B4 (de) Halbleitervorrichtung
DE112014005694T5 (de) Halbleitermodul
DE202021004370U1 (de) HalbleitermoduL
DE102021006247A1 (de) Halbleiterpackungen mit doppelseitiger Kühlung und zugehörige Verfahren
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102015216779B4 (de) Leistungshalbleitervorrichtung
DE212021000236U1 (de) Halbleitermodul
DE212021000238U1 (de) Halbleitermodul
DE102019135373B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112021001391T5 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102019115857A1 (de) Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
DE102022109792B4 (de) Leistungshalbleitermodul
DE102019104730A1 (de) Leistungshalbleiteranordnung und Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE19902462A1 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023360000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023360000

Effective date: 20130408

R020 Patent grant now final

Effective date: 20131109

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee