DE102012200325A1 - Halbleiteranordnung mit plattierter Basisplatte - Google Patents
Halbleiteranordnung mit plattierter Basisplatte Download PDFInfo
- Publication number
- DE102012200325A1 DE102012200325A1 DE102012200325A DE102012200325A DE102012200325A1 DE 102012200325 A1 DE102012200325 A1 DE 102012200325A1 DE 102012200325 A DE102012200325 A DE 102012200325A DE 102012200325 A DE102012200325 A DE 102012200325A DE 102012200325 A1 DE102012200325 A1 DE 102012200325A1
- Authority
- DE
- Germany
- Prior art keywords
- metal layer
- semiconductor device
- layer
- base plate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/40227—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/40247—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
- H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8484—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/858—Bonding techniques
- H01L2224/8584—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Eine Halbleiteranordnung umfasst einen Halbleiterchip (128), der an ein Substrat (122) gekoppelt ist, und eine Basisplatte (104), die an das Substrat (122) gekoppelt ist. Die Basisplatte (104) enthält eine auf eine zweite Metallschicht (106) plattierte erste Metallschicht (108). Die zweite Metallschicht (106) wird verformt, um eine Pin-Fin- oder Fin-Kühlstruktur (112) bereitzustellen.
Description
- Allgemeiner Stand der Technik
- Leistungselektronikmodule sind Halbleiterpackages, die in Leistungselektronikschaltungen verwendet werden. Leistungselektronikmodule werden in der Regel in Anwendungen im Fahrzeug- und Industriebereich wie etwa bei Wechselrichtern und Gleichrichtern verwendet. Die in den Leistungselektronikmodulen enthaltenen Halbleiterkomponenten sind üblicherweise IGBT-(Insulated Gate Bipolar Transistor)Halbleiterchips oder MOSFET-(Metal-Oxide-Semiconductor Field Effect Transistor) Halbleiterchips. Die IGBT- und MOSEFT-Halbleiterchips weisen variierende Nennspannungen und Nennströme auf. Die in den Leistungselektronikmodulen enthaltenen Halbleiterkomponenten können auch Dioden, Thyristoren, JFETs (Junction Gate Field-Effect Transistors) und Bipolartransistoren enthalten. Sowohl passive Komponenten als auch eine Steuerelektronik können in den Leistungselektronikmodulen enthalten sein. Die Halbleiterkomponenten sind aus Si, SiC, GaN, GaAs oder anderen geeigneten Halbleitersubstraten hergestellt. Einige Leistungselektronikmodule enthalten zusätzliche Halbleiterdioden (z.B. Freilaufdioden) in dem Halbleiterpackage für den Überspannungsschutz.
- Allgemein werden zwei verschiedene Leistungselektronikmoduldesigns verwendet. Ein Design ist für Anwendungen mit höherer Leistung und das andere Design ist für Anwendungen mit niedrigerer Leistung. Für Anwendungen mit höherer Leistung enthält ein Leistungselektronikmodul in der Regel mehrere, auf einem einzelnen Trägersubstrat montierte Halbleiterchips. Das Trägersubstrat enthält in der Regel eine isolierende Keramik wie z. B. Al2O3, AlN, Si3N4, oder ein anderes geeignetes Material, um das Leistungselektronikmodul zu isolieren. Mindestens die Oberseite des Keramiksubstrats ist mit entweder reinem oder plattiertem Cu, Al oder einem anderen geeigneten Material metallisiert, um elektrische und mechanische Kontakte für die Halbleiterchips bereitzustellen. Die Metallschicht wird in der Regel unter Verwendung eines DCB-(Direct Copper Bonding)Prozesses, eines DAB-(Direct Aluminium Bonding Process)Prozesses oder eines AMB-(Active Metal Brazing)Prozesses an das Keramiksubstrat gebondet.
- In der Regel wird Weichlöten mit Sn-Pb, Sn-Ag, Sn-Ag-Cu oder einer anderen geeigneten Lötlegierung zum Verbinden eines Halbleiterchips mit einem metallisierten Keramiksubstrat verwendet. In der Regel werden mehrere Substrate auf einer planaren Metallbasisplatte kombiniert. In diesem Fall wird die Rückseite des Keramiksubstrats mit entweder reinem oder plattiertem Cu, Al oder einem anderen geeigneten Material zum Verbinden der Substrate mit der planaren Metallbasisplatte metallisiert. Zum Verbinden der Substrate mit der planaren Metallbasisplatte wird in der Regel Weichlöten mit Sn-Pb, Sn-Ag, Sn-Ag-Cu oder einer anderen geeigneten Lötlegierung verwendet. Die planare Metallbasisplatte kann wiederum an einem Kühlelement angebracht sein, durch das ein Kühlmittel fließen kann, um ein Überhitzen des Leistungselektronikmoduls während des Betriebs zu verhindern.
- Mit dem zunehmenden Wunsch, eine Leistungselektronik in rauen Umgebungen zu verwenden (z.B. Kraftfahrzeuganwendungen), und der anhaltenden Integration von Halbleiterchips nimmt die extern und intern abgeleitete Wärme immer mehr zu. Deshalb besteht ein wachsender Bedarf an Hochtemperaturleistungselektronikmodulen, die mit internen und externen Temperaturen bis zu und über 200ºC arbeiten können. Außerdem nimmt die Stromdichte von Leistungselektroniken weiter zu, was zu einer Zunahme der Dichte von Leistungsverlusten führt. Deshalb wird die Flüssigkeitskühlung der Leistungselektroniken über Kühlelemente, um ein Überhitzen zu verhindern, immer wichtiger.
- Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
- Kurzfassung der Erfindung
- Es wird eine Halbleiteranordnung bereitgestellt. Die Halbleiteranordnung enthält einen Halbleiterchip, der an ein Trägersubstrat gekoppelt ist, und eine Basisplatte, die an das Trägersubstrat gekoppelt ist. Die Basisplatte enthält eine erste Metallschicht, die auf eine zweite Metallschicht plattiert ist. Die zweite Metallschicht ist verformt, um eine Pin-Fin- oder Fin-Kühlstruktur bereitzustellen. Unter "Plattieren" ist im Sinne der vorliegenden Erfindung ein mechanisches Verbinden von zwei oder mehr Metallschichten. Zum Plattieren können die miteinander zu verbindenden Metallschichten beispielsweise verwalzt werden. Dies kann z.B. dadurch erfolgen, dass die miteinander zu verbindenden Metallschichten zwischen zwei Walzen hindurchgeführt werden, die den Schichtstapel walzend komprimieren, so dass die Metallschichten fest miteinander verbunden werden.
- Kurze Beschreibung der Zeichnungen
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Patentschrift aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne Weiteres besser verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1 zeigt eine Querschnittsansicht einer Ausführungsform einer Halbleiteranordnung. -
2 zeigt eine Querschnittsansicht einer Ausführungsform eines Bimetallbandes (d.h. eines bimetallplattierten Streifens). -
3 zeigt eine Querschnittsansicht einer Ausführungsform eines Trimetallbandes (d.h. eines trimetallplattierten Streifens). -
4 zeigt eine Querschnittsansicht einer Ausführungsform einer Basisplatte mit einer Kühlstruktur. -
5 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Basisplatte mit einer Kühlstruktur. -
6 zeigt eine Querschnittsansicht einer Ausführungsform einer Substratbaugruppe. -
7 zeigt eine Querschnittsansicht einer Ausführungsform von Substratbaugruppen, die an eine Basisplatte gekoppelt sind. -
8 zeigt eine Querschnittsansicht einer weiteren Ausführungsform von Substratbaugruppen, die an eine Basisplatte gekoppelt sind. -
9 zeigt eine Querschnittsansicht einer Ausführungsform der Substratbaugruppen, der Basisplatte, der Anschlüsse und eines Rahmens. -
10 zeigt eine Querschnittsansicht einer Ausführungsform der Substratbaugruppen, der Basisplatte, der Anschlüsse, des Rahmens und des Vergussmaterials. -
11 zeigt eine Querschnittsansicht einer Ausführungsform der Substratbaugruppen, der Basisplatte, der Anschlüsse, des Rahmens, des Vergussmaterials und eines Deckels. -
12 zeigt eine Querschnittsansicht einer Ausführungsform einer Halbleiteranordnung mit einer Kühlkammer. -
13 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Halbleiteranordnung mit einer Kühlkammer. -
14 zeigt eine Perspektivansicht einer weiteren Ausführungsform einer Halbleiteranordnung. -
15 zeigt eine Perspektivansicht einer weiteren Ausführungsform einer Halbleiteranordnung. -
16 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens zur Herstellung einer Halbleiteranordnung veranschaulicht. - Ausführliche Beschreibung
- In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
- Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
- Der Ausdruck „elektrisch gekoppelt“, wie er hier verwendet wird, soll nicht bedeuten, dass die Elemente direkt zusammengekoppelt sein müssen; und dazwischenliegende Elemente können zwischen den „elektrisch gekoppelten“ Elementen vorgesehen sein.
-
1 zeigt eine Querschnittsansicht einer Ausführungsform einer Halbleiteranordnung100 . Bei einer Ausführungsform ist die Halbleiteranordnung100 ein Hochtemperaturhochleistungselektronikmodul (d.h. ein Modul, bei dem zumindest einer der darin enthaltenen Halbleiterchips bei Temperaturen von 200ºC und mehr betrieben werden kann). Das Leistungselektronikmodul100 enthält eine Kühlkammer102 , eine Basisplatte104 , Fügestellen118 , Substratbaugruppen132a und132b , einen Rahmen134 , Anschlüsse136 , eine Vergussmasse138 und einen Deckel140 . Jede Substratbaugruppe132a und132b enthält als Trägersubstrate dienende, metallisierte Keramiksubstrate122 mit Metalloberflächen oder -schichten120 und124 , Fügestellen126 , Halbleiterchips128 und Bonddrähte130 . - Die Basisplatte
104 enthält eine erste Metallschicht108 und eine zweite Metallschicht106 . Die erste Metallschicht108 und die zweite Metallschicht106 bestehen aus verschiedenen Materialien. Bei einer Ausführungsform ist die erste Metallschicht108 eine Kupferschicht oder eine Kupferlegierungsschicht, und die zweite Metallschicht106 ist eine Aluminiumschicht oder eine Aluminiumlegierungsschicht. Bei anderen Ausführungsformen bestehen die erste Metallschicht108 und die zweite Metallschicht106 aus anderen geeigneten Materialien. Bei einer Ausführungsform enthält die Basisplatte104 auch eine dritte Metallschicht110 gegenüber der zweiten Metallschicht106 . Die dritte Metallschicht110 und die erste Metallschicht108 bestehen aus verschiedenen Materialien. Bei einer Ausführungsform ist die dritte Metallschicht110 eine Aluminiumschicht oder eine Aluminiumlegierungsschicht. Bei anderen Ausführungsformen ist die dritte Metallschicht110 eine Silberschicht, eine Silberlegierungsschicht, eine Palladiumschicht, eine Palladiumlegierungsschicht oder irgendeine andere geeignete Materialschicht. Die erste Metallschicht108 ist auf die zweite Metallschicht106 plattiert. Die dritte Metallschicht110 ist auf die erste Metallschicht108 plattiert. Die zweite Metallschicht106 ist strukturiert, um Pin-Fins oder Fins112 und Räume114 zwischen Pin-Fins oder Fins112 bereitzustellen. - Die Basisplatte
104 ist aus einem Bimetall- oder Trimetallband (z.B. einem plattierten Streifen) ausgebildet. Die Basisplatte104 liefert eine preiswerte Basisplatte104 mit guter Lötbarkeit auf einer Seite aufgrund der ersten Metallschicht106 . Außerdem enthält die Basisplatte104 Kühlfins oder -pins112 auf der anderen Seite, die aufgrund der zweiten Metallschicht106 mit einem Kühlfluid verträglich sind. - Die Kühlkammer
102 enthält einen Einlass142 und einen Auslass144 zum Durchlassen eines Kühlfluids durch Räume114 zwischen Pin-Fins oder Fins112 der Basisplatte104 . Die Kühlkammer102 ist über Schrauben116 an die Basisplatte104 gekoppelt. Bei anderen Ausführungsformen werden keine Schrauben116 verwendet und die Kühlkammer102 ist an die Basisplatte104 geklebt oder lasergeschweißt. Jede Substratbaugruppe132a und132b ist über Fügestellen118 an die Basisplatte104 gekoppelt. Die Fügestellen118 sind weichgelötete Fügestellen, gesinterte Fügestellen, diffusionsgelötete Fügestellen oder andere geeignete Fügestellen. - Die Keramiksubstrate
122 enthalten eine Keramik, beispielsweise Al2O3, AlN, Si3N4 oder, ein anderes geeignetes Material. Bei einer Ausführungsform weisen die Keramiksubstrate122 jeweils eine Dicke in einem Bereich von 0,2 mm bis 2,0 mm auf. Die Metallschichten120 und124 enthalten Cu, Al oder ein anderes geeignetes Material. Bei einer Ausführungsform sind die Metallschichten120 und/oder124 mit einem oder mehreren der Materialien Ni, Ag, Au, Pd plattiert. Die Metallschichten120 und124 können jeweils eine Dicke in einem Bereich von 0,1 mm bis 0,6 mm aufweisen. Die Metallschichten120 und124 können unter Verwendung eines DCB-Prozesses (Direct Copper Bonding) an das Keramiksubstrat122 gebondet sein, um ein DCB-Substrat bereitzustellen, über einen DAB-Prozess (Direct Aluminium Bonding Process), um ein DAB-Substrat bereitzustellen, oder über einen AMB-Prozess (Active Metal Brazing), um ein AMB-Substrat bereitzustellen. Die Fügestellen126 koppeln die Metallschichten124 an die Halbleiterchips128 . Die Fügestellen126 sind weichgelötete Fügestellen, gesinterte Fügestellen, diffusionsgelötete Fügestellen oder andere geeignete Fügestellen. - Die Halbleiterchips
128 sind elektrisch durch Bonddrähte130 an die Metallschichten124 gekoppelt. Bei einer Ausführungsform sind die Halbleiterchips128 Leistungshalbleiterchips und können IGBTs, MOSFETs, JFETs, Bipolartransistoren, Thyristoren, Dioden und/oder andere geeignete Leistungskomponenten enthalten. Bonddrähte130 enthalten Al, Cu, Al-Mg, Au oder ein anderes geeignetes Material. Die Bonddrähte130 können beispielsweise durch Ultraschalldrahtbonden an die Halbleiterchips128 und die Metallschichten124 gebondet werden. Die Metallschichten124 und/oder die Halbleiterchips128 werden elektrisch an Anschlüsse136 gekoppelt. Die Anschlüsse136 erstrecken sich durch den Rahmen134 , um externe elektrische Verbindungen zum Leistungselektronikmodul100 sowohl für Leistungs- als auch Steuerverbindungen bereitzustellen. - Der Rahmen
134 umschließt die Fügestellen118 , die Substratbaugruppen132a und132b , die Bonddrähte130 und Abschnitte der Anschlüsse136 . Der Rahmen134 enthält einen Kunststoff, beispielsweise aus einem Duroplast oder einem Thermoplast oder einem anderen geeigneten Material. Der Rahmen134 kann durch Verschrauben, Verkleben, Klemmen, Schweißen oder eine andere geeignete Technik mit der Basisplatte104 verbunden sein. Ein Vergussmaterial138 füllt Bereiche innerhalb des Rahmens134 um Fügestellen118 , Substratbaugruppen132a und132b , Bonddrähte130 und Abschnitte der Anschlüsse136 herum. Das Vergussmaterial138 kann ein Silikongel, eine Beschichtung aus Silikon, eine Beschichtung aus Polyimid, eine Beschichtung aus Epoxid oder ein anderes geeignetes Material zum Bereitstellen einer elektrischen Isolation enthalten. Das Vergussmaterial138 verhindert Schäden an dem Leistungselektronikmodul100 durch dielektrischen Durchschlag. Ein Deckel140 ist an dem Rahmen134 angebracht, um die Substratbaugruppen132a und132b und die Vergussmasse138 zu bedecken. Der Deckel140 kann beispielsweise durch eine zweite Vergussmassenschicht wie etwa Epoxid oder ein anderes geeignetes Verkappungsmaterial gebildet sein. Bei dem Deckel140 kann es sich auch um eine Abdeckbaugruppe handeln, die durch Einschnappen, Schweißen, Kleben oder eine andere geeignete Technik am Rahmen134 angebracht ist. - Die folgenden
2 –13 zeigen ein Verfahren zur Herstellung einer Halbleiteranordnung wie etwa einer zuvor unter Bezugnahme auf1 beschriebenen und dargestellten Halbleiteranordnung100 . -
2 zeigt eine Querschnittsansicht einer Ausführungsform eines Bimetallbandes (d.h. eines Bimetallplattierungsstreifens)200a . Das Bimetallband200a enthält eine erste Metallschicht108 und eine zweite Metallschicht107 . Die erste Metallschicht108 und die zweite Metallschicht107 sind aus verschiedenen Materialien. Bei einer Ausführungsform besteht die erste Metallschicht108 aus einem lötbaren Material und weist einen Wärmeausdehnungskoeffizienten (CTE – Coefficient of Thermal Expansion) von weniger als 18 ppm/K auf. Die zweite Metallschicht107 ist so gewählt, dass sie sich leicht maschinell bearbeiten lässt (z.B. dass daraus eine Form, eine Kante und ein Wulst hergestellt werden können). Bei einer Ausführungsform ist die zweite Metallschicht107 chemisch mit Aluminium in Flüssigkeitskühlkreisläufen verträglich. Bei der ersten Metallschicht108 kann es sich z. B. um eine Kupferschicht oder eine Kupferlegierungsschicht handeln und bei der zweiten Metallschicht107 um eine Aluminiumschicht oder um eine Aluminiumlegierungsschicht. Bei anderen Ausführungsformen sind die erste Metallschicht108 und die zweite Metallschicht107 andere geeignete Metalle. - Bei einer Ausführungsform beträgt die Gesamtdicke des Bimetallbandes
200a zwischen 5 mm und 6 mm. Bei einer Ausführungsform ist die Dicke der ersten Metallschicht108 gleich der Dicke der zweiten Metallschicht107 . Bei einer Ausführungsform beträgt die Dicke der ersten Metallschicht108 zwischen 2,5 mm und 3,5 mm und die Dicke der zweiten Metallschicht107 zwischen 2,5 mm und 3 mm. Bei einer weiteren Ausführungsform beträgt die Dicke der ersten Metallschicht108 zwischen 2,5 mm und 10 mm und die Dicke der zweiten Metallschicht107 zwischen 2,5 mm und 10 mm. Bei weiteren Ausführungsformen weisen die Dicke der ersten Metallschicht108 und die Dicke der zweiten Metallschicht107 andere Werte auf, die sich für das Ausbilden einer Basisplatte eignen. - Die erste Metallschicht
108 ist auf die zweite Metallschicht107 plattiert. Bei einer Ausführungsform wird die erste Metallschicht108 auf die zweite Metallschicht107 plattiert, indem die getrennten Schichten in den Walzen eines Plattiergerüsts zusammengebracht werden. Gleichförmiger Druck von den Walzen komprimiert die individuellen Schichten, um zwischen den Kontaktoberflächen eine Bindung auszubilden. Die verbundenen Schichten werden dann einem Rekristallisationsglühen unterzogen und auf die fertige Größe gewalzt. Nach dem Walzen auf die fertige Größe werden die verbundenen Schichten einer weiteren Wärmebehandlung unterzogen, um die Schichten untrennbar miteinander zu verbinden. Bei anderen Ausführungsformen wird die erste Metallschicht108 unter Verwendung einer anderen geeigneten Technik auf die zweite Metallschicht107 plattiert. -
3 zeigt eine Querschnittsansicht einer Ausführungsform eines Trimetallbandes (d.h. eines Trimetallplattierungsstreifens)200b . Das Trimetallband200b enthält eine erste Metallschicht108 und eine zweite Metallschicht107 , wie zuvor unter Bezugnahme auf2 beschrieben und gezeigt, und eine dritte Metallschicht109 . Die dritte Metallschicht109 und die erste Metallschicht108 sind verschiedene Materialien. Bei einer Ausführungsform sind die dritte Metallschicht109 und die zweite Metallschicht107 das gleiche Material. Bei einer Ausführungsform ist die dritte Metallschicht109 Aluminium oder eine Aluminiumlegierung. Bei anderen Ausführungsformen ist die dritte Metallschicht109 Silber, eine Silberlegierung, Palladium, eine Palladiumlegierung oder ein anderes geeignetes Metall. Die dritte Metallschicht109 weist eine Dicke auf, die kleiner ist als die Dicke der ersten Metallschicht108 und die Dicke der zweiten Metallschicht107 . Bei einer Ausführungsform weist die dritte Metallschicht109 eine Dicke zwischen 1 μm und 0,1 mm auf. Die dritte Metallschicht109 wird unter Verwendung einer geeigneten Technik wie etwa des zuvor unter Bezugnahme auf2 beschriebenen Plattierungsprozesses gegenüber der zweiten Metallschicht107 auf die erste Metallschicht108 plattiert. - Während die folgenden
4 –13 die Herstellung einer Halbleiteranordnung unter Verwendung des zuvor unter Bezugnahme auf3 beschriebenen und dargestellten Trimetallbandes200b darstellen, lässt sich das erläuterte Verfahren auch auf das zuvor unter Bezugnahme auf2 beschriebene und dargestellte Bimetallband200a anwenden. -
4 zeigt eine Querschnittsansicht einer Ausführungsform einer Basisplatte210 mit einer Kühlstruktur. Die zweite Metallschicht107 der zuvor unter Bezugnahme auf3 beschriebenen und dargestellten Basisplatte200b ist so strukturiert, dass sie eine Kühlstruktur mit Pin-Fins oder Fins112 mit Räumen114 zwischen den Pins-Fins oder Fins112 bildet. Die zweite Metallschicht107 wird über Schneiden, Stanzen oder Mikroverformungstechnologie (MDT – Micro Deformation Technology) verformt, um die zweite Metallschicht106 bereitzustellen. MDT verformt die zweite Metallschicht107 mechanisch und plastisch, um Pin-Fins oder Fins112 auszubilden. Hierzu kann ein Schneidmesser verwendet werden, bei dem die zweite Metallschicht107 eingeschnitten aber nicht durchschnitten wird, so dass ein dünner Metallabschnitt entsteht, der nicht von der zweiten Metallschicht106 bzw.107 abgetrennt wird, und der durch den Schneidvorgang umgebogen wird. Durch die Herstellung mehrerer auf diese Weise umgebogener Metallabschnitte kann mit dem MDT Verfahren aus der zweiten Metallschicht107 eine zweite Metallschicht106 mit einer Pin-Fin- oder einer Fin-Struktur112 erzeugt werden, die aus demselben Material besteht wie die restliche zweite Metallschicht106 , und die einen Bestandteil der zweiten Metallschicht106 darstellt. Hierbei kann der MDT-Prozess so erfolgen, dass faktisch kein Metall der ursprünglichen zweiten Metallschicht107 entfernt wird. Anders als in7 gezeigt muss die Pin-Fin- oder Fin-Struktur112 nicht notwendiger Weise durch gerade Elemente gebildet sein, vielmehr können derartige Elemente auch gekrümmt sein. - Das Verformen der zweiten Metallschicht
107 kann derart erfolgen, dass kein Abschnitt der Oberfläche der ersten Metallschicht108 , die der zweiten Metallschicht106 zugewandt ist, freigelegt wird. Indem die Oberfläche der ersten Metallschicht108 nicht exponiert wird, ist die erste Metallschicht108 durch die sie bedeckende, strukturierte zweite Metallschicht106 gegenüber Korrosion geschützt, beispielsweise wenn die zweite, korrosionsunempfindliche Metallschicht106 den Kontakt eines Kühlmittels mit der ersten Metallschicht108 verhindert. Um diesen Korrosionsschutz sicherzustellen, muss die strukturierte zweite Metallschicht106 zumindest zwischen (d.h. oberhalb) der Pin-Fin- oder Fin-Kühlstruktur112 und dem Substrat122 als geschlossene, ununterbrochene und unstrukturierte Schicht vorliegen. Diese kann beispielsweise eine maximalen Dicke von 0,5 mm oder von 0,2 mm aufweisen. - Bei einer Ausführungsform werden die Pin-Fins oder Fins
112 durch MDT oder Prägen ausgebildet, um die Pin-Fins oder Fins112 mit einer Länge wie bei113 angegeben zwischen 5,5 mm und 6,0 mm bereitzustellen. Bei einer weiteren Ausführungsform werden die Pin-Fins oder Fins112 durch MDT ausgebildet, um Pin-Fins oder Fins112 mit einer Länge wie bei113 angegeben zwischen 2 mm und 10 mm und Räume114 mit einer Breite wie bei115 angegeben zwischen 1 mm und 10 mm bereitzustellen. Bei einer weiteren Ausführungsform werden Pin-Fins oder Fins112 durch Prägen ausgebildet, um Pin-Fins oder Fins112 mit einer Länge wie bei113 angegeben zwischen 2 mm und 20 mm und Räume114 mit einer Breite wie bei115 angegeben zwischen 1 mm und 20 mm bereitzustellen. Bei anderen Ausführungsformen werden die Pin-Fins oder Fins112 so ausgebildet, dass sie andere geeignete Längen aufweisen. Bei einer Ausführungsform werden Löcher212 in die Basisplatte210 geschnitten oder in diese gestanzt, um die Basisplatte210 an anderen Bauelementstrukturen montieren zu können, wie etwa an die zuvor unter Bezugnahme auf1 beschriebene und dargestellte Kühlkammer102 . -
5 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Basisplatte220 mit einer Kühlstruktur. Die Basisplatte220 ist ähnlich der zuvor unter Bezugnahme auf4 beschriebenen und dargestellten Basisplatte210 , außer dass diese Basisplatte220 keine Löcher212 aufweist und die dritte Metallschicht109 strukturiert worden ist, um die dritte Metallschicht110 bereitzustellen. Abschnitte der dritten Metallschicht109 werden unter Verwendung einer geeigneten Technik geätzt, gekratzt, abgeschält oder entfernt, um Abschnitte222 der ersten Metallschicht108 freizulegen und um die dritte Metallschicht110 in strukturierter Form bereitzustellen. Die dritte Metallschicht109 kann strukturiert werden, um die dritte Metallschicht110 vor oder nach dem Ausformen von Pin-Fins oder Fins112 bereitzustellen. Bei einer Ausführungsform enthält die erste Metallschicht108 Kupfer. Das Strukturieren der dritten Metallschicht110 bereitet die Basisplatte220 für das Auflöten der ersten Metallschicht108 vor. Bei einer Ausführungsform enthält die dritte Metallschicht110 Aluminium und bildet eine Lötmaske und einen Lötstopp. -
6 zeigt eine Querschnittsansicht einer Ausführungsform einer Substratbaugruppe132a . Die Substratbaugruppe132a enthält metallisierte Keramiksubstrate122 mit Metalloberflächen oder -schichten120 und124 , Fügestellen126a und126b , Halbleiterchips128a und128b und Bonddrähte130 . Ein erster Halbleiterchip128a ist über eine erste Fügestelle126a an der Metallschicht124 angebracht. Ein zweiter Halbleiterchip128b ist über eine zweite Fügestelle126b an der Metallschicht124 angebracht. Die Fügestellen126a und126b sind weichgelötete Fügestellen, gesinterte Fügestellen, diffusionsgelötete Fügestellen oder andere geeignete Fügestellen. - Die Halbleiterchips
128a und128b sind durch Bonddrähte130 elektrisch an die Metallschicht124 gekoppelt. Bei einer Ausführungsform sind die Halbleiterchips128a und128b Leistungshalbleiterchips und können IGBTs, MOSFETs, JFETs, Bipolartransistoren, Thyristoren, Dioden und/oder andere geeignete Leistungskomponenten enthalten. Bonddrähte130 können Al, Cu, Al-Mg, Au oder ein anderes geeignetes Material enthalten. Beispielsweise können die Bonddrähte130 durch Ultraschalldrahtbonden an die Halbleiterchips128a und128b und die Metallschichten124 gebondet werden. Bei anderen Ausführungsformen werden gesinterte oder gelötete Clips oder Kupferstreifen verwendet, um die Halbleiterchips128a und128b elektrisch an die Metallschicht124 zu koppeln. Es können auch andere Substratbaugruppen wie etwa die zuvor unter Bezugnahme auf1 beschriebene und dargestellte Substratbaugruppe132b hergestellt werden. -
7 zeigt eine Querschnittsansicht einer Ausführungsform der an eine Basisplatte104 gekoppelten Substratbaugruppen132a und132b . Die Substratbaugruppen132a und132b werden über Fügestellen118 an die erste Metallschicht108 gekoppelt. Bei anderen Ausführungsformen werden die Substratbaugruppen132a und132b auf der Basisplatte104 hergestellt. Bei einer Ausführungsform sind die Substratbaugruppen132a und132b an die erste Metallschicht108 weichgelötet, um Lötfügestellen118 bereitzustellen. Die Lötfügestellen118 enthalten Sn-Pb, Sn-Ag, Sn-Ag-Cu, Sn-Sb oder eine andere geeignete Lötlegierung. Bei einer Ausführungsform enthält die erste Metallschicht108 Kupfer oder eine Kupferlegierung und die dritte Metallschicht110 Aluminium oder eine Aluminiumlegierung und stellt eine Lötmaske und einen Lötstopp für den Lötprozess bereit. - Bei einer weiteren Ausführungsform werden die Substratbaugruppen
132a und132b an die erste Metallschicht108 diffusionsgelötet, um diffusionsgelötete Fügestellen118 bereitzustellen. Während des Diffusionslötprozesses verfestigt sich das Weichlot vollständig, um nach dem Diffusionslötprozess eine rein intermetallische Fügestelle (z.B. Cu3Sn, Cu6Sn5, Ag3Sn) bereitzustellen. Bei einer weiteren Ausführungsform werden die Substratbaugruppen132a und132b an die erste Metallschicht108 gesintert, um gesinterte Fügestellen118 bereitzustellen. Jede gesinterte Fügestelle118 ist eine gesinterte Metallschicht mit gesinterten Nanopartikeln, wie etwa Ag-Nanopartikeln, Au-Nanopartikeln, Cu-Nanopartikeln oder anderen geeigneten Nanopartikeln. Die Substratbaugruppe132a ist über Bonddrähte130 elektrisch an die Substratbaugruppe132b gekoppelt. -
8 zeigt eine Querschnittsansicht einer weiteren Ausführungsform der Substratbaugruppen132a und132b , die an eine Basisplatte mit einer dritten Metallschicht109 gekoppelt sind. Bei dieser Ausführungsform wurde die dritte Metallschicht109 nicht strukturiert, so dass die erste Metallschicht108 nicht freigelegt wird. Die Substratbaugruppen132a und132b werden an die dritte Metallschicht109 weichgelötet, diffusionsgelötet oder gesintert, um Fügestellen242 bereitzustellen. Bei einer Ausführungsform enthält die dritte Metallschicht109 Silber, eine Silberlegierung, Palladium oder eine Palladiumlegierung. Die dritte Metallschicht109 kann eine Grenzfläche zum Sintern oder Diffusionslöten bereitstellen. - Während die folgenden
9 –13 Fügestellen118 enthalten, die die Substratbaugruppen132a und132b mit der ersten Metallschicht108 verbinden, lassen sich diese Ausführungsformen auch einsetzen, wenn Fügestellen242 verwendet werden, die die Substratbaugruppen132a und132b mit der dritten Metallschicht109 verbinden. -
9 zeigt eine Querschnittsansicht einer Ausführungsform der Substratbaugruppen132a und132b , der Basisplatte104 , der Anschlüsse136 und eines Rahmens134 . Der Rahmen134 ist über Verschrauben, Kleben, Klemmen, Schweißen oder ein anderes geeignetes Verfahren an der Basisplatte104 angebracht. Bei einer Ausführungsform kontaktiert der Rahmen134 die obere Oberfläche der dritten Metallschicht110 und die Seitenwände der ersten Metallschicht108 , der zweiten Metallschicht106 und der dritten Metallschicht110 . Bei anderen Ausführungsformen (z.B.1 ) kontaktiert der Rahmen134 nur die obere Oberfläche der dritten Metallschicht110 oder der ersten Metallschicht108 (d.h., falls die dritte Metallschicht110 nicht vorhanden ist). - Anschlüsse
136 werden in den Rahmen134 eingesetzt oder durch ihn hindurch ausgebildet, so dass sich ein Teil der Anschlüsse136 für elektrische Leistungs- und Steuerverbindungen außerhalb des Rahmens134 erstreckt. Ein Teil der Anschlüsse136 erstreckt sich für interne elektrische Verbindungen zu den Substratbaugruppen132a und132b in dem Rahmen134 . Die Anschlüsse136 sind über Bonddrähte130 elektrisch mit den Substratbaugruppen132a und132b gekoppelt. Bei anderen Ausführungsformen sind die Anschlüsse136 über Schweißen oder eine andere geeignete Technik direkt elektrisch an die Substratbaugruppen132a und132b gekoppelt. -
10 zeigt eine Querschnittsansicht einer Ausführungsform der Substratbaugruppen132a und132b , der Basisplatte104 , der Anschlüsse136 , des Rahmens134 und des Vergussmaterials138 . Bei einer Ausführungsform wird ein Silikongel über den Substratbaugruppen132a und132b innerhalb des Rahmens134 aufgebracht, um einen Verguss138 bereitzustellen. Bei anderen Ausführungsformen sind die Substratbaugruppen132a und132b mit Silikon, Polyimid, Epoxid oder einem anderen geeigneten Material beschichtet, um eine elektrische Isolation bereitzustellen. -
11 zeigt eine Querschnittsansicht einer Ausführungsform der Substratbaugruppen132a und132b , der Basisplatte104 , der Anschlüsse136 , des Rahmens134 , des Vergussmaterials138 und eines Deckels140 . Bei einer Ausführungsform wird ein zweites Vergussmaterial wie etwa Epoxid über der Vergussstelle138 aufgebracht, um den Deckel140 bereitzustellen. Bei einer weiteren Ausführungsform wird eine Abdeckbaugruppe über Einschnappen, Schweißen, Kleben oder ein anderes geeignetes Verfahren an den Rahmen134 angebracht, um den Deckel140 bereitzustellen. -
12 zeigt eine Querschnittsansicht einer Halbleiteranordnung100 mit einer Kühlkammer102 . Die Kühlkammer102 ist über Schrauben116 an der Basisplatte104 angebracht. Bei anderen Ausführungsformen ist die Kühlkammer102 über Verkleben, Schweißen oder ein anderes geeignetes Verfahren an der Basisplatte104 angebracht. Bei einer Ausführungsform besteht die Kühlkammer102 aus Aluminium oder einer Aluminiumlegierung. Bei anderen Ausführungsformen besteht die Kühlkammer102 aus einem anderen, mit dem Kühlfluid verträglichen Material. Die Kühlkammer102 enthält einen Einlass und einen Auslass. Bei einer Ausführungsform führt die Kühlkammer102 ein Kühlfluid auf optimale Weise zu heißen Bereichen, um kleinere Differenzen bei Übergangstemperaturen von parallel geschalteten oder verschiedenen Halbleiterchips zu kompensieren. -
13 zeigt eine Querschnittsansicht einer weiteren Ausführungsform einer Halbleiteranordnung300 mit einer Kühlkammer302 . Bei dieser Ausführungsform wird die Kühlkammer302 hergestellt, indem eine dünne Metallschicht an die zweite Metallschicht106 der Basisplatte104 lasergeschweißt oder geklebt wird. Die dünne Metallschicht wird an mehreren Punkten an die zweite Metallschicht106 geklebt oder lasergeschweißt, wie beispielsweise bei304 angezeigt. Durch die Wahl des Ortes der Verbindungspunkte304 können der Druck und/oder der Fluss des Kühlfluids durch die Kühlkammer eingestellt werden. Bei einer Ausführungsform ist die dünne Metallschicht Aluminium oder eine Aluminiumlegierung. Bei anderen Ausführungsformen ist die dünne Metallschicht ein anderes geeignetes Material, das mit dem Kühlfluid verträglich ist. Die Halbleiteranordnung300 enthält auch Löcher212 , die sich durch die Basisplatte104 und die Kühlkammer302 erstrecken. Die Löcher212 können dazu verwendet werden, die Halbleiteranordnung300 an einer anderen Struktur anzubringen. -
14 zeigt eine perspektivische Ansicht einer weiteren Ausführungsform einer Halbleiteranordnung320 . Bei einer Ausführungsform ist die Halbleiteranordnung320 ein Hochleistungselektronikmodul. Das Leistungselektronikmodul320 enthält eine Basisplatte322 , einen Rahmen324 , Leistungshalbleiterchips326 , Leistungsanschlüsse328 ,330 und332 und Steueranschlüsse334 . Bei einer Ausführungsform sind die Leistungsanschlüsse328 Minuspole, die Leistungsanschlüsse330 Pluspole und die Leistungsanschlüsse332 sind Phasenausgangsanschlüsse. - Die Anschlüsse
328 ,330 ,332 und334 sind über Bonddrähte336 elektrisch an die Leistungshalbleiterchips326 gekoppelt. Die Anschlüsse328 ,330 ,332 und334 sind pressgepasste Pins mit jeweils den gleichen Abmessungen, so dass ein einziger Anschlusstyp für alle Anschlüsse des Leistungselektronikmoduls320 verwendet wird. Außerdem erstrecken sich die Anschlüsse328 ,330 ,332 und334 durch den Rahmen324 um die Peripherie des Leistungselektronikmoduls320 . Die Basisplatte322 kann beispielsweise wie oder ähnlich wie die zuvor unter Bezugnahme auf1 beschriebene und dargestellte Basisplatte104 ausgebildet sein. -
15 zeigt eine Perspektivansicht einer weiteren Ausführungsform einer Halbleiteranordnung360 . Die Halbleiteranordnung360 ähnelt der zuvor unter Bezugnahme auf14 beschriebenen und dargestellten Halbleiteranordnung320 , außer dass die Halbleiteranordnung360 einen Deckel362 enthält und die Basisplatte322 durch die Basisplatte364 ersetzt wurde. Bei dem Deckel362 handelt es sich um einen Einschnappdeckel. Die Basisplatte364 enthält Pin-Fins366 . Bei einer Ausführungsform ähnelt die Basisplatte364 der zuvor unter Bezugnahme auf1 beschriebenen Basisplatte104 . -
16 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens400 zur Herstellung einer Halbleiteranordnung wie etwa der zuvor unter Bezugnahme auf die1 und12 beschriebenen und dargestellten Halbleiteranordnung100 oder der zuvor unter Bezugnahme auf13 beschriebenen und dargestellten Halbleiteranordnung300 zeigt. Bei402 wird ein Bimetall- oder Trimetallband (d.h. ein plattierter Streifen) ausgebildet (z.B. wie zuvor unter Bezugnahme auf die2 und3 beschrieben und dargestellt). Bei404 wird die Bodenschicht des plattierten Streifens verformt, um eine Basisplatte mit einer Pin-Fin- oder Fin-Kühlstruktur auszubilden (z.B. wie zuvor unter Bezugnahme auf4 beschrieben und dargestellt). Bei406 werden Substrate und Halbleiterchips (z.B. Substratbaugruppen oder separate Komponenten) an der Basisplatte angebracht (z.B. wie zuvor unter Bezugnahme auf7 beschrieben und dargestellt). Bei408 wird der Rahmen montiert, eine Vergussmasse wird zugesetzt und das Package wird geschlossen (z.B. wie zuvor unter Bezugnahme auf die9 –11 beschrieben und dargestellt). Bei410 wird eine Kühlkammer an der Basisplatte angebracht (z.B. wie zuvor unter Bezugnahme auf12 und13 beschrieben und dargestellt). - Die Ausführungsformen der Erfindung stellen eine Halbleiteranordnung mit einer plattierten Bimetall- oder Trimetallbasisplatte mit einer Kühlstruktur dar. Die plattierte Basisplatte stellt eine preiswerte Lösung zum Bereitstellen einer Basisplatte mit einer ersten Metallschicht dar, die sich für das Verbinden mit Substratbaugruppen eignet, und einer zweiten Metallschicht, die sich für das Ausbilden einer Kühlstruktur eignet, die mit Kühlfluiden verträglich ist. Außerdem ist die Bindung zwischen den Plattierungsschichten signifikant stärker als andere Technologien wie etwa Kaltgasspritzen oder bimetallische Extrusion.
- Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Insbesondere können Merkmale, die bei verschiedenen Ausführungsbeispielen erläutert wurden, auf beliebige Weise miteinander kombiniert werden, sofern nichts anderes angegeben ist oder sofern sich die Kombination dieser Merkmale nicht ausschließt. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.
Claims (27)
- Halbleiteranordnung, die Folgendes umfasst: einen Halbleiterchip (
128 ,326 ), der an ein Substrat (122 ) gekoppelt ist; und eine Basisplatte (104 ,210 ,220 ,322 ,364 ), die an das Substrat (122 ) gekoppelt ist, wobei die Basisplatte eine erste Metallschicht (108 ) umfasst, die auf eine zweite Metallschicht (106 ,107 ) plattiert ist, wobei die zweite Metallschicht verformt ist, um eine Pin-Fin- oder Fin-Kühlstruktur (112 ,366 ) bereitzustellen. - Halbleiteranordnung nach Anspruch 1, bei der die erste Metallschicht (
108 ) Kupfer umfasst und die zweite Metallschicht (106 ,107 ) Aluminium umfasst. - Halbleiteranordnung nach Anspruch 1 oder 2, bei der die erste Metallschicht (
108 ) eine Dicke zwischen 2,5 und 10 mm aufweist und die zweite Metallschicht (106 ,107 ) eine Dicke zwischen 2,5 und 10 mm aufweist. - Halbleiteranordnung nach einem der vorangehenden Ansprüche, die weiterhin Folgendes umfasst: eine dritte Metallschicht (
109 ,110 ), die auf die der zweiten Metallschicht (106 ,107 ) abgewandten Seite der ersten Metallschicht (108 ) plattiert ist. - Halbleiteranordnung nach Anspruch 4, bei der die dritte Metallschicht (
109 ,110 ) eine Dicke zwischen 1 μm und 0,1 mm aufweist. - Halbleiteranordnung nach Anspruch 4 oder 5, bei der die dritte Metallschicht (
109 ,110 ) Silber oder Palladium umfasst. - Halbleiteranordnung nach einem der Ansprüche 4 bis 6, bei der das Substrat (
122 ) auf die dritte Metallschicht (109 ,110 ) diffusionsgelötet oder gesintert ist. - Halbleiteranordnung nach einem der Ansprüche 4 bis 7, bei der die dritte Metallschicht (
109 ,110 ) Aluminium umfasst. - Halbleiteranordnung nach Anspruch 8, bei der die dritte Metallschicht (
109 ,110 ) strukturiert ist und eine Lötstoppschicht bildet, und bei der das Substrat (122 ) auf die erste Metallschicht (108 ) gelötet ist. - Halbleiteranordnung, die Folgendes umfasst: ein erstes metallisiertes Keramiksubstrat (
122 ); einen ersten Halbleiterchip (128 ,136 ), der an eine erste Seite des ersten metallisierten Keramiksubstrats (122 ) gekoppelt ist; und eine Basisplatte (104 ,210 ,220 ,322 ,364 ), die an eine zweite Seite des ersten metallisierten Keramiksubstrats (122 ) gekoppelt ist; wobei die erste Seite und die zweite Seite einander entgegengesetzte Seiten des Keramiksubstrats (122 ) bilden, wobei die Basisplatte eine erste Schicht (108 ) aus Kupfer umfasst, die auf eine zweite Schicht (106 ,107 ) aus Aluminium plattiert ist, und wobei die zweite Schicht (106 ,107 ) verformt ist, um eine Pin-Fin- oder Fin-Kühlstruktur (112 ,366 ) bereitzustellen. - Halbleiteranordnung nach Anspruch 10, die weiterhin Folgendes umfasst: einen zweiten Halbleiterchip (
128 ,326 ), der an die erste Seite des ersten metallisierten Keramiksubstrats (122 ) gekoppelt ist. - Halbleiteranordnung nach Anspruch 10 oder 11, die weiterhin Folgendes umfasst: ein zweites metallisiertes Keramiksubstrat (
122 ); und einen zweiten Halbleiterchip (128 ,326 ), der an eine erste Seite des zweiten metallisierten Keramiksubstrats (122 ) gekoppelt ist; wobei die Basisplatte (104 ,210 ,220 ,322 ,364 ) an eine zweite Seite des zweiten metallisierten Keramiksubstrats (122 ) gekoppelt ist, und wobei die erste Seite und die zweite Seite einander entgegengesetzte Seiten des Keramiksubstrats (122 ) bilden. - Halbleiteranordnung nach einem der Ansprüche 10 bis 12, die weiterhin Folgendes umfasst: eine Kühlkammer (
102 ,302 ) mit einem Einlass und einem Auslass, wobei die Kühlkammer (102 ,302 ) die Kühlstruktur (112 ,366 ) umgibt; einen Rahmen (134 ,324 ), der an der Basisplatte (104 ,210 ,220 ,322 ,364 ) angebracht ist; eine Vergussmasse (138 ), die sich um den Halbleiterchip (128 ,326 ) und das Substrat (122 ) herum erstreckt; und einen Deckel (140 ,362 ) über der Vergussmasse (138 ). - Halbleiteranordnung nach Anspruch 13, bei dem die zweite Schicht (
106 ,107 ) zumindest abschnittweise als geschlossene, ununterbrochene Schicht ausgebildet ist und dadurch verhindert, dass ein Kühlmittel, wenn es in die Kühlkammer (102 ,302 ) eingebracht wird, die erste Schicht (108 ) kontaktiert. - Halbleiteranordnung nach Anspruch 14, bei dem die geschlossene, ununterbrochene Schicht eine maximale Dicke von 0,5 mm oder von 0,2 mm aufweist.
- Halbleiteranordnung nach einem der Ansprüche 10 bis 15, die weiterhin Folgendes umfasst: einen Leistungsanschluss (
328 ,330 ,332 ), der elektrisch an den ersten Halbleiterchip (128 ,326 ) gekoppelt ist; und einen Steueranschluss (334 ), der elektrisch an den ersten Halbleiterchip (128 ,326 ) gekoppelt ist; wobei der Leistungsanschluss (328 ,330 ,332 ) und der Steueranschluss (334 ) die gleichen Abmessungen aufweisen. - Verfahren zum Herstellen einer Halbleiteranordnung (
100 ,300 ,320 ), wobei das Verfahren Folgendes umfasst: Bereitstellen eines plattierten Streifens (200a ,200b ), der eine auf eine zweite Metallschicht (106 ,107 ) plattierte erste Metallschicht (108 ) umfasst; Strukturieren der zweiten Metallschicht (106 ,107 ) nach dem Bereitstellen des plattierten Streifens, um eine Pin-Fin- oder Fin-Kühlstruktur (112 ,366 ) auszubilden; Koppeln eines Halbleiterchips (128 ,326 ) an ein Substrat (122 ); und Koppeln des Substrats (122 ) an die erste Metallschicht (108 ). - Verfahren nach Anspruch 17, bei dem die erste Metallschicht (
108 ) Kupfer und die zweite Metallschicht (106 ,107 ) Aluminium aufweist. - Verfahren nach Anspruch 17 oder 18, bei dem, vor dem Strukturieren der zweiten Metallschicht (
103 ,107 ), die erste Metallschicht (108 ) eine Dicke zwischen 2,5 mm und 10 mm und die zweite Metallschicht (106 ,107 ) eine Dicke zwischen 2,5 mm und 10 mm aufweist. - Verfahren nach einem der Ansprüche 17 bis 19, bei dem das Strukturieren der zweiten Metallschicht (
106 ,107 ) das Stanzen der zweiten Metallschicht (106 ,107 ) oder das Schneiden der zweiten Metallschicht (106 ,107 ) umfasst, sowie das mechanische Verformen der zweiten Metallschicht (106 ,107 ). - Verfahren nach einem der Ansprüche 17 bis 20, bei dem die zweite Metallschicht (
106 ,107 ) nach dem Strukturieren zumindest zwischen der Pin-Fin- oder Fin-Kühlstruktur (112 ,336 ) und dem Substrat (122 ) als geschlossene, ununterbrochene Schicht vorliegt. - Verfahren nach Anspruch 21, bei dem die geschlossene, ununterbrochene Schicht eine maximale Dicke von 0,5 mm oder von 0,2 mm aufweist.
- Verfahren zum Herstellen einer Halbleiteranordnung, bei dem das Verfahren Folgendes umfasst: Bereitstellen eines plattierten Streifens (
200a ,200b ), der eine erste Metallschicht (108 ) aus Kupfer umfasst, die auf eine zweite Metallschicht (106 ,107 ) aus Aluminium plattiert ist; Strukturieren der zweiten Metallschicht (106 ,107 ) des bereitgestellten plattierten Streifens, so dass eine Pin-Fin- oder Fin-Kühlstruktur112 ,366 ) ausgebildet wird; Koppeln eines Halbleiterchips (128 ,326 ) an eine erste Seite eines metallisierten Keramiksubstrats (122 ); Koppeln einer zweiten Seite des metallisierten Keramiksubstrats (122 ) an die erste Metallschicht (108 ), wobei die zweite Seite der ersten Seite entgegengesetzt ist. - Verfahren nach Anspruch 23, bei dem die erste Metallschicht (
108 ) aus einer Kupferlegierung und/oder die zweite Metallschicht (106 ,107 ) aus einer Aluminiumlegierung besteht. - Verfahren nach Anspruch 23 oder 24, bei dem eine dritte Metallschicht auf (
109 ,110 ) die der zweiten Metallschicht (106 ,107 ) abgewandte Seite der ersten Metallschicht (108 ) plattiert wird. - Verfahren nach Anspruch 25, das weiterhin Folgendes umfasst: Strukturieren der dritten Metallschicht (
109 ,110 ), um Abschnitte der ersten Metallschicht (108 ) freizulegen, wobei das Koppeln der zweiten Seite des metallisierten Keramiksubstrats (122 ) an die erste Metallschicht (108 ) das Löten der zweiten Seite des metallisierten Keramiksubstrats (122 ) an die erste Metallschicht (108 ) umfasst. - Verfahren nach Anspruch 25, bei dem das Koppeln der zweiten Seite des metallisierten Keramiksubstrats (
122 ) an die erste Metallschicht (108 ) das Diffusionslöten oder Sintern der zweiten Seite des metallisierten Keramiksubstrats (122 ) an die dritte Metallschicht (109 ,110 ) umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/230,223 | 2011-09-12 | ||
US13/230,223 US8519532B2 (en) | 2011-09-12 | 2011-09-12 | Semiconductor device including cladded base plate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102012200325A1 true DE102012200325A1 (de) | 2013-03-14 |
Family
ID=45896411
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202012100090U Expired - Lifetime DE202012100090U1 (de) | 2011-09-12 | 2012-01-11 | Halbleiteranordnung mit plattierter Basisplatte |
DE102012200325A Ceased DE102012200325A1 (de) | 2011-09-12 | 2012-01-11 | Halbleiteranordnung mit plattierter Basisplatte |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE202012100090U Expired - Lifetime DE202012100090U1 (de) | 2011-09-12 | 2012-01-11 | Halbleiteranordnung mit plattierter Basisplatte |
Country Status (6)
Country | Link |
---|---|
US (1) | US8519532B2 (de) |
JP (1) | JP5572678B2 (de) |
KR (1) | KR101520997B1 (de) |
CN (1) | CN202454546U (de) |
DE (2) | DE202012100090U1 (de) |
SE (1) | SE537969C2 (de) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014115202A1 (de) * | 2014-10-20 | 2016-04-21 | Infineon Technologies Ag | Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte |
EP3116292A1 (de) | 2015-07-06 | 2017-01-11 | EDAG Engineering AG | Elektronikmodul mit generativ erzeugtem kühlkörper |
DE102016125338A1 (de) | 2016-12-22 | 2018-06-28 | Rogers Germany Gmbh | System zum Kühlen eines für elektrische Bauteile vorgesehenen Trägersubstrats und Trägersubstrat |
DE102018112000A1 (de) * | 2018-05-18 | 2019-11-21 | Rogers Germany Gmbh | System zum Kühlen eines Metall-Keramik-Substrats, ein Metall-Keramik-Substrat und Verfahren zum Herstellen des Systems |
WO2020225499A1 (fr) * | 2019-05-06 | 2020-11-12 | Safran | Procede de fabrication d'un module electronique de puissance |
FR3095778A1 (fr) * | 2019-05-06 | 2020-11-13 | Safran | Procede de fabrication d’un module electronique de puissance |
DE102020202845A1 (de) | 2020-03-05 | 2021-09-09 | Volkswagen Aktiengesellschaft | Verfahren zur Herstellung eines elektrischen Moduls |
DE112015000139B4 (de) | 2014-03-19 | 2021-10-28 | Fuji Electric Co., Ltd. | Halbleitermoduleinheit und Halbleitermodul |
DE112014007285B4 (de) | 2014-12-26 | 2024-01-18 | Mitsubishi Electric Corporation | Halbleitermodul |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8866274B2 (en) | 2012-03-27 | 2014-10-21 | Infineon Technologies Ag | Semiconductor packages and methods of formation thereof |
US8847385B2 (en) * | 2012-03-27 | 2014-09-30 | Infineon Technologies Ag | Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package |
US8916968B2 (en) | 2012-03-27 | 2014-12-23 | Infineon Technologies Ag | Multichip power semiconductor device |
CN104247010B (zh) * | 2012-10-29 | 2017-06-20 | 富士电机株式会社 | 半导体装置 |
US9731370B2 (en) | 2013-04-30 | 2017-08-15 | Infineon Technologies Ag | Directly cooled substrates for semiconductor modules and corresponding manufacturing methods |
JP6094413B2 (ja) * | 2013-07-18 | 2017-03-15 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
US9355980B2 (en) * | 2013-09-03 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional chip stack and method of forming the same |
DE102013110815B3 (de) * | 2013-09-30 | 2014-10-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung |
JP5696776B1 (ja) * | 2013-12-26 | 2015-04-08 | 株式会社豊田自動織機 | 半導体装置 |
CN106105410A (zh) * | 2014-01-22 | 2016-11-09 | 高克联管件有限公司 | 用于板热交换器的双侧面微型翅片板 |
CN103769764A (zh) * | 2014-01-25 | 2014-05-07 | 嘉兴斯达半导体股份有限公司 | 一种软钎焊的焊片和功率模块组装结构 |
WO2016009725A1 (ja) * | 2014-07-17 | 2016-01-21 | 富士電機株式会社 | 半導体装置 |
WO2016038094A1 (de) * | 2014-09-09 | 2016-03-17 | Ceramtec Gmbh | Mehrlagenkühler |
JP6341822B2 (ja) * | 2014-09-26 | 2018-06-13 | 三菱電機株式会社 | 半導体装置 |
US9564385B2 (en) | 2015-04-30 | 2017-02-07 | Deere & Company | Package for a semiconductor device |
US9559038B2 (en) | 2015-04-30 | 2017-01-31 | Deere & Company | Package for a semiconductor device |
DE102015210587B4 (de) * | 2015-06-10 | 2020-10-29 | Infineon Technologies Ag | Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls |
ITUB20153344A1 (it) * | 2015-09-02 | 2017-03-02 | St Microelectronics Srl | Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione |
DE102015115271B4 (de) * | 2015-09-10 | 2021-07-15 | Infineon Technologies Ag | Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe |
CN106886266A (zh) * | 2015-12-15 | 2017-06-23 | 重庆道米科技有限公司 | 一种基于计算机电器元件散热的装置 |
DE112017001646T5 (de) * | 2016-03-30 | 2019-01-03 | Mitsubishi Electric Corporation | Leistungsmodul und verfahren zum herstellen desselben, sowie leistungselektronik-vorrichtung und verfahren zum herstellen derselben |
US10410952B2 (en) | 2016-12-15 | 2019-09-10 | Infineon Technologies Ag | Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers |
US10008411B2 (en) | 2016-12-15 | 2018-06-26 | Infineon Technologies Ag | Parallel plate waveguide for power circuits |
CN108257923A (zh) * | 2016-12-29 | 2018-07-06 | 比亚迪股份有限公司 | 一种散热基板及其制备方法和应用以及电子元器件 |
CN108257929B (zh) * | 2016-12-29 | 2020-06-19 | 比亚迪股份有限公司 | 一种散热基板及其制备方法和应用以及电子元器件 |
CN108257922A (zh) * | 2016-12-29 | 2018-07-06 | 比亚迪股份有限公司 | 一种散热基板及其制备方法和应用以及电子元器件 |
WO2018138961A1 (ja) * | 2017-01-27 | 2018-08-02 | 京セラ株式会社 | セラミック回路基板、パワーモジュールおよび発光装置 |
FR3062518B1 (fr) * | 2017-01-31 | 2019-04-19 | Supergrid Institute | Module electronique de puissance comportant un support dielectrique |
WO2018179573A1 (ja) * | 2017-03-29 | 2018-10-04 | 三菱電機株式会社 | パワー半導体モジュール |
DE112017007585B4 (de) * | 2017-05-24 | 2022-09-08 | Mitsubishi Electric Corporation | Halbleiterbaugruppe |
DE102017217537B4 (de) | 2017-10-02 | 2021-10-21 | Danfoss Silicon Power Gmbh | Leistungsmodul mit integrierter Kühleinrichtung |
CN109599369A (zh) * | 2018-12-03 | 2019-04-09 | 中国工程物理研究院应用电子学研究所 | 一种短时发热的大功率器件封装结构及方法 |
DE102019202903A1 (de) | 2019-03-04 | 2020-09-10 | Abb Schweiz Ag | Elektronischer Konverter ausgebildet basierend auf Schweißtechnologien |
US11145571B2 (en) * | 2019-06-04 | 2021-10-12 | Semiconductor Components Industries, Llc | Heat transfer for power modules |
CN113906553A (zh) | 2019-06-06 | 2022-01-07 | 三菱电机株式会社 | 金属基座板的翘曲控制构造、半导体模块及逆变器装置 |
WO2020254143A1 (en) * | 2019-06-19 | 2020-12-24 | Danfoss Silicon Power Gmbh | Half-bridge power assembly |
DE102019135146B4 (de) * | 2019-12-19 | 2022-11-24 | Rogers Germany Gmbh | Metall-Keramik-Substrat |
US11410910B2 (en) * | 2020-07-30 | 2022-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packaged semiconductor device including liquid-cooled lid and methods of forming the same |
KR102308872B1 (ko) * | 2021-02-02 | 2021-10-05 | 제엠제코(주) | 반도체 부품 쿨링 시스템, 반도체 부품 쿨링 시스템 제조방법, 및 반도체 부품 쿨링 시스템이 적용된 반도체 패키지 |
JP7470074B2 (ja) | 2021-03-10 | 2024-04-17 | 株式会社 日立パワーデバイス | 半導体モジュール |
DE102021109658B3 (de) | 2021-04-16 | 2022-10-20 | Danfoss Silicon Power Gmbh | Verfahren zur Herstellung eines Halbleiter-Leistungsgeräts und damit hergestelltes Halbleiter-Leistungsgerät sowie ein Werkzeugteil für eine Sinterpresse und Verwendung einer Sinterpresse |
WO2022229038A1 (en) * | 2021-04-25 | 2022-11-03 | Danfoss Silicon Power Gmbh | Electronic device with improved cooling |
JP2022189168A (ja) | 2021-06-10 | 2022-12-22 | パナソニックIpマネジメント株式会社 | 冷却ユニット及び冷却ユニットの製造方法 |
CN117546286A (zh) * | 2021-06-25 | 2024-02-09 | 阿莫先恩电子电器有限公司 | 电源模块 |
EP4187589A1 (de) * | 2021-11-24 | 2023-05-31 | SwissSEM Technologies AG | Direktgekühltes leistungsmodul |
KR20240050847A (ko) | 2022-10-12 | 2024-04-19 | 충북대학교 산학협력단 | 핀-핀 베이스 플레이트 일체형 세라믹 방열 기판의 제조방법 및 상기 기판을 포함하는 파워 모듈 패키지의 제조방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19719703A1 (de) * | 1997-05-09 | 1998-11-12 | Eupec Gmbh & Co Kg | Leistungshalbleitermodul mit Keramiksubstrat |
DE202004009244U1 (de) * | 2004-03-15 | 2004-08-19 | Kuo, Yung-Pin | Bimetall-Kühlkörper |
DE102005033469A1 (de) * | 2005-07-18 | 2007-02-01 | Infineon Technologies Ag | Halbleitersubstrat, Verfahren zu dessen Herstellung sowie Verfahren zum Herstellen eines Schaltungsmoduls |
DE112008000040T5 (de) * | 2007-01-26 | 2009-10-15 | Aisin AW Co., Ltd., Anjo-shi | Kühlstruktur für ein Wärme erzeugendes Bauteil und Antriebseinheit |
US7900692B2 (en) * | 2005-10-28 | 2011-03-08 | Nakamura Seisakusho Kabushikigaisha | Component package having heat exchanger |
US20110070695A1 (en) * | 2009-09-18 | 2011-03-24 | Infineon Technologies Ag | Method of fabricating a high-temperature compatible power semiconductor module |
US20110079376A1 (en) * | 2009-10-03 | 2011-04-07 | Wolverine Tube, Inc. | Cold plate with pins |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298259A (ja) * | 1996-05-09 | 1997-11-18 | Sumitomo Metal Ind Ltd | ヒートシンクおよびその製造方法 |
JPH10125831A (ja) * | 1996-10-18 | 1998-05-15 | Sumitomo Metal Ind Ltd | ヒートシンク放熱フィン |
JP2003078086A (ja) | 2001-09-04 | 2003-03-14 | Kubota Corp | 半導体素子モジュール基板の積層構造 |
TW200711030A (en) * | 2005-02-23 | 2007-03-16 | Kyocera Corp | Joined article and member for holding wafer and structure for mounting the same, and method for treating wafer |
KR20080012344A (ko) | 2005-06-07 | 2008-02-11 | 울버린 튜브, 인크. | 전자장비 냉각을 위한 열 전달 표면 |
US7755185B2 (en) * | 2006-09-29 | 2010-07-13 | Infineon Technologies Ag | Arrangement for cooling a power semiconductor module |
US8030760B2 (en) * | 2006-12-05 | 2011-10-04 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor apparatus and manufacturing method thereof |
JP4697475B2 (ja) | 2007-05-21 | 2011-06-08 | トヨタ自動車株式会社 | パワーモジュールの冷却器及びパワーモジュール |
JP2008294280A (ja) * | 2007-05-25 | 2008-12-04 | Showa Denko Kk | 半導体装置 |
US9583413B2 (en) * | 2009-02-13 | 2017-02-28 | Infineon Technologies Ag | Semiconductor device |
DE102009028360B3 (de) * | 2009-08-07 | 2010-12-09 | Infineon Technologies Ag | Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung |
CN102549743B (zh) * | 2009-08-10 | 2014-12-24 | 富士电机株式会社 | 半导体模块和冷却单元 |
-
2011
- 2011-09-12 US US13/230,223 patent/US8519532B2/en active Active
-
2012
- 2012-01-11 DE DE202012100090U patent/DE202012100090U1/de not_active Expired - Lifetime
- 2012-01-11 DE DE102012200325A patent/DE102012200325A1/de not_active Ceased
- 2012-01-11 CN CN2012200113773U patent/CN202454546U/zh not_active Expired - Lifetime
- 2012-09-10 SE SE1251008A patent/SE537969C2/sv unknown
- 2012-09-10 KR KR1020120099807A patent/KR101520997B1/ko active IP Right Grant
- 2012-09-11 JP JP2012199844A patent/JP5572678B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19719703A1 (de) * | 1997-05-09 | 1998-11-12 | Eupec Gmbh & Co Kg | Leistungshalbleitermodul mit Keramiksubstrat |
DE202004009244U1 (de) * | 2004-03-15 | 2004-08-19 | Kuo, Yung-Pin | Bimetall-Kühlkörper |
DE102005033469A1 (de) * | 2005-07-18 | 2007-02-01 | Infineon Technologies Ag | Halbleitersubstrat, Verfahren zu dessen Herstellung sowie Verfahren zum Herstellen eines Schaltungsmoduls |
US7900692B2 (en) * | 2005-10-28 | 2011-03-08 | Nakamura Seisakusho Kabushikigaisha | Component package having heat exchanger |
DE112008000040T5 (de) * | 2007-01-26 | 2009-10-15 | Aisin AW Co., Ltd., Anjo-shi | Kühlstruktur für ein Wärme erzeugendes Bauteil und Antriebseinheit |
US20110070695A1 (en) * | 2009-09-18 | 2011-03-24 | Infineon Technologies Ag | Method of fabricating a high-temperature compatible power semiconductor module |
US20110079376A1 (en) * | 2009-10-03 | 2011-04-07 | Wolverine Tube, Inc. | Cold plate with pins |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112015000139B4 (de) | 2014-03-19 | 2021-10-28 | Fuji Electric Co., Ltd. | Halbleitermoduleinheit und Halbleitermodul |
DE102014115202B4 (de) * | 2014-10-20 | 2017-08-31 | Infineon Technologies Ag | Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte |
DE102014115202A1 (de) * | 2014-10-20 | 2016-04-21 | Infineon Technologies Ag | Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte |
DE112014007285B4 (de) | 2014-12-26 | 2024-01-18 | Mitsubishi Electric Corporation | Halbleitermodul |
EP3116292A1 (de) | 2015-07-06 | 2017-01-11 | EDAG Engineering AG | Elektronikmodul mit generativ erzeugtem kühlkörper |
DE102016125338A1 (de) | 2016-12-22 | 2018-06-28 | Rogers Germany Gmbh | System zum Kühlen eines für elektrische Bauteile vorgesehenen Trägersubstrats und Trägersubstrat |
DE102016125338B4 (de) | 2016-12-22 | 2018-07-12 | Rogers Germany Gmbh | System zum Kühlen eines für elektrische Bauteile vorgesehenen Trägersubstrats und Trägersubstrat |
WO2019219656A1 (de) | 2018-05-18 | 2019-11-21 | Rogers Germany Gmbh | System zum kühlen eines metall-keramik-substrats, ein metall-keramik- substrat und verfahren zum herstellen des systems |
DE102018112000A1 (de) * | 2018-05-18 | 2019-11-21 | Rogers Germany Gmbh | System zum Kühlen eines Metall-Keramik-Substrats, ein Metall-Keramik-Substrat und Verfahren zum Herstellen des Systems |
FR3095779A1 (fr) * | 2019-05-06 | 2020-11-13 | Safran | Procede de fabrication d’un module electronique de puissance |
FR3095778A1 (fr) * | 2019-05-06 | 2020-11-13 | Safran | Procede de fabrication d’un module electronique de puissance |
WO2020225500A3 (fr) * | 2019-05-06 | 2021-01-21 | Safran | Procede de fabrication d'un module electronique de puissance |
WO2020225499A1 (fr) * | 2019-05-06 | 2020-11-12 | Safran | Procede de fabrication d'un module electronique de puissance |
DE102020202845A1 (de) | 2020-03-05 | 2021-09-09 | Volkswagen Aktiengesellschaft | Verfahren zur Herstellung eines elektrischen Moduls |
Also Published As
Publication number | Publication date |
---|---|
DE202012100090U1 (de) | 2012-02-27 |
KR20130028866A (ko) | 2013-03-20 |
US8519532B2 (en) | 2013-08-27 |
US20130062750A1 (en) | 2013-03-14 |
SE537969C2 (sv) | 2015-12-22 |
JP5572678B2 (ja) | 2014-08-13 |
KR101520997B1 (ko) | 2015-05-15 |
JP2013062506A (ja) | 2013-04-04 |
CN202454546U (zh) | 2012-09-26 |
SE1251008A1 (sv) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012200325A1 (de) | Halbleiteranordnung mit plattierter Basisplatte | |
DE102005054872B4 (de) | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE102014104630B4 (de) | Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend | |
DE102012214901B4 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung | |
DE10066443B4 (de) | Halbleitervorrichtung mit Abstrahlungsbauteilen | |
US8963321B2 (en) | Semiconductor device including cladded base plate | |
DE102012105929B4 (de) | Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon | |
DE102009028360B3 (de) | Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102012200329B4 (de) | Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE112006002488B4 (de) | Halbleiter-Baueinheit | |
DE102008029644B4 (de) | Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung | |
AT504250A2 (de) | Halbleiterchip-packung und verfahren zur herstellung derselben | |
DE102008035911B4 (de) | Verfahren zum Herstellen eines integrierten Schaltungsmoduls | |
DE102013208818A1 (de) | Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter | |
DE102014105727A1 (de) | Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren | |
DE102009056787A1 (de) | Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102009016649A1 (de) | Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger | |
DE102019130778A1 (de) | Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist | |
DE112007001992T5 (de) | Halbleiterchip-Package mit gestapelten Chips und Wärmesenkenaufbauten | |
DE10221857A1 (de) | Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102004021054A1 (de) | Halbleiterbauelement | |
DE112019000184T5 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |