KR20130028866A - 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스 - Google Patents

클래딩된 베이스 플레이트를 포함하는 반도체 디바이스 Download PDF

Info

Publication number
KR20130028866A
KR20130028866A KR1020120099807A KR20120099807A KR20130028866A KR 20130028866 A KR20130028866 A KR 20130028866A KR 1020120099807 A KR1020120099807 A KR 1020120099807A KR 20120099807 A KR20120099807 A KR 20120099807A KR 20130028866 A KR20130028866 A KR 20130028866A
Authority
KR
South Korea
Prior art keywords
metal layer
semiconductor device
thickness
layer
pin
Prior art date
Application number
KR1020120099807A
Other languages
English (en)
Other versions
KR101520997B1 (ko
Inventor
올라프 홀펠드
안드레아스 레니거
안드레아스 울레만
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20130028866A publication Critical patent/KR20130028866A/ko
Application granted granted Critical
Publication of KR101520997B1 publication Critical patent/KR101520997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H01L2224/48132—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8584—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

반도체 디바이스는 기판(122)과 접합된 반도체 칩 및 기판(122)과 접합된 베이스 플레이트를 포함한다. 베이스 플레이트는 제 2 금속층(106)에 클래딩된 제 1 금속층(108)을 포함한다. 제 2 금속층(106)은 핀-휜 또는 휜 냉각 구조체(112)를 제공하도록 변형된다. 제 2 금속층(106)은 핀을 갖지 않고 핀-휜을 갖지 않는 서브층(113)을 갖는다. 제 1 금속층(108)은 제 1 두께(d108)를 갖고, 서브층(113)은 제 2 두께(d113)를 갖는다. 제 1 두께(d108)와 제 2 두께(d113) 사이의 비는 적어도 4:1이다.

Description

클래딩된 베이스 플레이트를 포함하는 반도체 디바이스 {SEMICONDUCTOR DEVICE INCLUDING CLADDED BASE PLATE}
전력 전자 모듈은 전력 전자 회로에 사용되는 반도체 패키지이다. 전력 전자 모듈은 인버터 및 정류기와 같은 차량 및 산업 용례에 통상적으로 사용된다. 전력 전자 모듈 내에 포함된 반도체 부품은 통상적으로 절연 게이트 쌍극 트랜지스터(IGBT) 반도체 칩 또는 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET) 반도체 칩이다. IGBT 및 MOSFET 반도체 칩은 가변 전압 및 전류 정격을 갖는다. 전력 전자 모듈 내에 포함된 반도체 부품은 다이오드, 사이리스터, 접합 게이트 전계 효과 트랜지스터(JFET) 및 쌍극 트랜지스터를 또한 포함할 수 있다. 수동 부품 및 제어 전자 기기의 모두가 전력 전자 모듈 내에 포함될 수 있다. 반도체 부품은 Si, SiC, GaN, GaAs 또는 다른 적합한 기판으로부터 제조된다. 몇몇 전력 전자 기기는 과전압 보호를 위해 반도체 패키지 내에 부가의 반도체 다이오드(즉, 환류 다이오드)를 포함한다.
일반적으로, 2개의 상이한 전력 전자 모듈 디자인이 사용된다. 일 디자인은 고전력 용례를 위한 것이고, 다른 디자인은 저전력 용례를 위한 것이다. 고전력 용례에서, 전력 전자 모듈은 통상적으로 단일 기판 상에 집적된 다수의 반도체 칩을 포함한다. 기판은 통상적으로 전력 전자 모듈을 절연하기 위해 Al2O3, AlN, Si3Ni4, 또는 다른 적합한 재료와 같은 절연 세라믹 기판을 포함한다. 적어도 세라믹 기판의 상부측은 순수 또는 도금된 Cu, Al 또는 다른 적합한 재료로 금속화되어 반도체 칩을 위한 전기 및 기계적 접점을 제공한다. 금속층은 통상적으로 직접 구리 본딩(DCB) 프로세스, 직접 알루미늄 본딩 프로세스(DAB) 프로세스 또는 능동 금속 브레이징(AMB) 프로세스를 사용하여 세라믹 기판에 본딩된다.
통상적으로, Sn-Pb, Sn-Ag, Sn-Ag-Cu 또는 다른 적합한 땜납 합금으로의 연납땜이 반도체 칩을 금속화된 세라믹 기판에 접합하기 위해 사용된다. 통상적으로, 다수의 기판이 평면형 금속 베이스 플레이트 상에 조합된다. 이 경우에, 세라믹 기판의 이면은 또한 기판을 평면형 금속 베이스 플레이트에 접합하기 위한 순수 또는 도금된 Cu, Al 또는 다른 적합한 재료로 금속화된다. 평면형 금속 기판 플레이트에 기판을 접합하기 위해, Sn-Pb, Sn-Ag, Sn-Ag-Cu 또는 다른 적합한 땜납 합금으로의 연납땜이 통상적으로 사용된다. 평면형 금속 베이스 플레이트는 이어서 냉각제가 그를 통해 유동하여 동작 중에 전력 전자 모듈의 과열을 방지하는 냉각 요소에 부착될 수 있다.
가혹한 환경(예를 들어, 자동차 용례)에서 전력 전자 기기 사용 요구가 증가하고 반도체 칩의 집적화가 진행됨에 따라, 외부 및 내부에서 방산된 열이 계속 증가하고 있다. 따라서, 200℃ 이상의 내부 및 외부 온도에서 동작하는 것이 가능한 고온 전력 전자 모듈에 대한 요구가 증가하고 있다. 게다가, 전력 전자 기기의 전류 밀도가 계속 증가하고 있는데, 이는 전력 손실의 밀도의 증가를 유도한다. 따라서, 과열을 방지하기 위한 냉각 요소를 경유하는 전력 전자 기기의 액체 냉각이 점점 더 중요시되고 있다.
이들 이유 및 다른 이유로 인해 본 발명이 요구된다.
일 실시예는 반도체 디바이스를 제공한다. 반도체 디바이스는 기판과 접합된 반도체 칩 및 기판과 접합된 베이스 플레이트를 포함한다. 베이스 플레이트는 제 2 금속층에 클래딩된 제 1 금속층을 포함한다. 제 2 금속층은 핀-휜(pin-fin) 또는 휜 냉각 구조체를 제공하기 위해 변형된다. 제 2 금속층은 핀을 갖지 않고 핀-휜을 갖지 않는 서브층을 갖는다. 제 1 금속은 제 1 두께를 갖고, 서브층은 제 2 두께를 갖는다. 제 1 두께와 제 2 두께 사이의 비는 적어도 4:1이다.
도 1은 반도체 디바이스의 일 실시예의 단면도.
도 2는 바이메탈 리본(즉, 바이메탈 클래드 스트립)의 일 실시예의 단면도.
도 3은 트라이메탈 리본(즉, 트라이메탈 클래드 스트립)의 일 실시예의 단면도.
도 4는 냉각 구조체를 포함하는 베이스 플레이트의 일 실시예의 단면도.
도 5는 냉각 구조체를 포함하는 베이스 플레이트의 다른 실시예의 단면도.
도 6은 기판 조립체의 일 실시예의 단면도.
도 7은 베이스 플레이트와 접합된 일 실시예의 기판 조립체의 단면도.
도 8은 베이스 플레이트와 접합된 기판 조립체의 다른 실시예의 단면도.
도 9는 기판 조립체, 베이스 플레이트, 단자 및 프레임의 일 실시예의 단면도.
도 10은 기판 조립체, 베이스 플레이트, 단자, 프레임 및 포팅 재료(potting material)의 일 실시예의 단면도.
도 11은 기판 조립체, 베이스 플레이트, 단자, 프레임, 포팅 재료 및 캡의 일 실시예의 단면도.
도 12는 냉각 유체를 수용하기 위한 챔버를 포함하는 반도체 디바이스의 일 실시예의 단면도.
도 13은 냉각 유체를 수용하기 위한 챔버를 포함하는 반도체 디바이스의 다른 실시예의 단면도.
도 14는 반도체 디바이스의 다른 실시예의 사시도.
도 15는 반도체 디바이스의 다른 실시예의 사시도.
도 16은 반도체 디바이스를 제조하기 위한 방법의 일 실시예를 도시하는 흐름도.
첨부 도면은 실시예의 추가의 이해를 제공하도록 포함되고 본 명세서에 합체되어 그 부분을 구성한다. 도면은 실시예를 도시하고 상세한 설명과 함께 실시예의 원리를 설명하는 기능을 한다. 다른 실시예 및 실시예의 다수의 의도된 장점은 이들이 이하의 상세한 설명을 참조하여 더 양호하게 이해되기 때문에 즉시 이해될 수 있을 것이다. 도면의 요소는 서로에 대해 반드시 실제 축척대로 도시되어 있지는 않다. 유사한 도면 부호는 대응하는 유사한 부분을 나타낸다.
이하의 상세한 설명에서, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하고 있고 그 일부분을 형성하는 첨부 도면을 참조한다. 이와 관련하여, "상부", "저부", "전방", "후방", "선단", "후단" 등과 같은 방향 용어는 설명되는 도면(들)의 배향을 참조하여 사용된다. 실시예의 구성 요소들은 다수의 상이한 배향으로 위치될 수 있기 때문에, 방향 용어는 예시의 목적으로 사용되고 결코 한정적인 것은 아니다. 다른 실시예가 이용될 수 있고 구조적 또는 논리적 변경이 본 발명의 범주로부터 벗어나지 않고 행해질 수 있다는 것이 이해되어야 한다. 따라서, 이하의 상세한 설명은 한정의 개념으로 취해져서는 안되고, 본 발명의 범주는 첨부된 청구범위에 의해 규정된다.
본 명세서에 설명된 다양한 예시적인 실시예의 특징은 구체적으로 달리 지시되지 않으면 서로 조합될 수 있다는 것이 이해되어야 한다.
본 명세서에 사용될 때, 용어 "전기적으로 결합된"은 요소가 함께 직접적으로 결합되어야 하는 것을 의미하도록 의도된 것은 아니고 중개 요소가 "전기적으로 결합된" 요소 사이에 제공될 수도 있다.
도 1은 반도체 디바이스(100)의 일 실시예의 단면도를 도시한다. 일 실시예에서, 반도체 디바이스(100)는 고온(즉, 최대 200℃ 및 그 초과) 고전력 전자 모듈이다. 전력 전자 모듈(100)은 냉각 유체를 수용하기 위한 챔버(102), 베이스 플레이트(104), 조인트(118), 기판 조립체(132a, 132b), 프레임(134), 단자(136), 포팅(138) 및 캡(140)을 포함한다. 각각의 기판 조립체(132a, 132b)는 금속 표면 또는 층(120, 124), 조인트(126), 반도체 칩(128) 및 본드 와이어(130)를 포함하는 금속화된 세라믹 기판(122)을 포함한다.
베이스 플레이트(104)는 제 1 금속층(108) 및 제 2 금속층(106)을 포함한다. 제 1 금속층(108) 및 제 2 금속층(106)은 상이한 재료로 제조된다. 일 실시예에서, 제 1 금속층(108)은 구리층 또는 구리 합금층이고, 제 2 금속층(106)은 알루미늄층 또는 알루미늄 합금층이다. 다른 실시예에서, 제 1 금속층(108) 및 제 2 금속층(106)은 다른 적합한 재료로 제조된다. 일 실시예에서, 베이스 플레이트(104)는 제 2 금속층(106)에 대향하는 제 3 금속층(110)을 또한 포함한다. 제 3 금속층(110) 및 제 1 금속층(108)은 상이한 재료로 제조된다. 일 실시예에서, 제 3 금속층(110)은 알루미늄층 또는 알루미늄 합금층이다. 다른 실시예에서, 제 3 금속층(110)은 은층, 은 합금층, 팔라듐층, 팔라듐 합금층 또는 다른 적합한 재료층이다. 제 1 금속층(108)이 제 2 금속층(106)에 클래딩된다. 제 3 금속층(110)이 제 1 금속층(108)에 클래딩된다. 제 2 금속층(106)이 핀-휜(pin-fins) 또는 휜(fins; 112) 및 핀-휜 또는 휜(112) 사이에 공간(114)을 제공하도록 구조화된다.
베이스 플레이트(104)는 바이메탈 또는 트라이메탈 리본(즉, 클래딩된 스트립)으로부터 형성된다. 베이스 플레이트(104)는 제 1 금속층에 기인하여 일 측면에 양호한 납땜성을 갖는 저가의 베이스 플레이트를 제공한다. 게다가, 베이스 플레이트(104)는 제 2 금속층에 기인하여 냉각 유체와 적합 가능한 다른 측면 상에 냉각 휜 또는 핀을 포함한다.
냉각 유체를 수용하기 위한 챔버(102)는 베이스 플레이트(104)의 핀-휜 또는 휜(112) 사이의 공간(114)을 통해 냉각 유체를 통과시키기 위한 입구(142) 및 출구(144)를 포함한다. 챔버(102)는 나사(116)를 경유하여 베이스 플레이트(104)와 접합된다. 다른 실시예에서, 나사(116)가 사용되지 않고 챔버(102)는 베이스 플레이트(104)에 접착되거나 레이저 용접된다. 각각의 기판 조립체(132a, 132b)는 조인트(118)를 경유하여 베이스 플레이트(104)와 접합된다. 조인트(118)는 연납땜된 조인트, 소결된 조인트, 확산 납땜된 조인트 또는 다른 적합한 조인트이다.
세라믹 기판(122)은 Al2O3, AlN, Si3N4 또는 다른 적합한 재료를 포함한다. 일 실시예에서, 세라믹 기판(122)은 0.2 mm 내지 2.0 mm의 범위 내의 두께를 각각 갖는다. 금속층(120, 124)은 Cu, Al 또는 다른 적합한 재료를 포함한다. 일 실시예에서, 금속층(120 및/또는 124)은 Ni, Ag, Au, Pd의 하나 이상의 층으로 도금된다. 일 실시예에서, 금속층(120, 124)은 0.1 mm 내지 0.6 mm의 범위 이내의 두께를 각각 갖는다. 일 실시예에서, 금속층(120, 124)은 DCB 기판을 제공하기 위한 직접 구리 본딩(DCB) 프로세스, DAB 기판을 제공하기 위한 직접 알루미늄 본딩 프로세스(DAB) 프로세스, 또는 AMB 기판을 제공하기 위한 능동 금속 브레이징(AMB) 프로세스를 사용하여 세라믹 기판(122)에 본딩된다. 조인트(126)는 금속층(124)을 반도체 칩(128)에 결합한다. 조인트(126)는 연납땜된 조인트, 소결된 조인트, 확산 납땜된 조인트 또는 다른 적합한 조인트이다.
반도체 칩(128)은 본드 와이어(130)를 통해 금속층(124)과 전기적으로 접합된다. 일 실시예에서, 반도체 칩(128)은 전력 반도체 칩이고, IGBT, MOSFET, JFET, 쌍극 트랜지스터, 사이리스터, 다이오드 및/또는 다른 적합한 전력 부품을 포함할 수 있다. 본드 와이어(130)는 Al, Cu, Al-Mg, Au 또는 다른 적합한 재료를 포함한다. 일 실시예에서, 본드 와이어(130)는 초음파 와이어 본딩을 사용하여 반도체 칩(128) 및 금속층(124)에 본딩된다. 금속층(124) 및/또는 반도체 칩(128)은 단자(136)에 전기적으로 결합된다. 단자(136)는 프레임(134)을 통해 연장하여 전력 제어부 및 제어 접속부의 모두를 위한 전력 전자 모듈(100)로의 외부 전기 접속부를 제공한다.
프레임(134)은 조인트(118), 기판 조립체(132a, 132b), 본드 와이어(130) 및 단자(136)의 부분을 에워싼다. 프레임(134)은 기술적 플라스틱 또는 다른 적합한 재료를 포함한다. 프레임(134)은 나사 조임, 접착, 클램핑, 용접 또는 다른 적합한 기술을 경유하여 베이스 플레이트(104)에 접합된다. 포팅 재료(138)는 조인트(118), 기판 조립체(132a, 132b), 본드 와이어(130) 및 단자(136)의 부분 주위의 프레임(134) 내의 영역을 충전한다. 포팅 재료(138)는 실리콘 겔, 실리콘의 코팅, 폴리이미드의 코팅, 에폭시의 코팅 또는 전기 절연을 제공하기 위한 다른 적합한 재료를 포함한다. 포팅 재료(138)는 유전 파괴에 의한 전력 전자 모듈(100)의 손상을 방지한다. 캡(140)이 프레임(134)에 부착되어 기판 조립체(132a, 132b) 및 포팅(138)을 커버한다. 일 실시예에서, 캡(104)은 에폭시 또는 다른 적합한 캡핑 재료와 같은 제 2 포팅층이다. 다른 실시예에서, 캡(104)은 스냅-인, 용접, 접착 또는 다른 적합한 기술을 경유하여 프레임(134)에 부착된 커버 조립체이다.
이하의 도 2 내지 도 13은 도 1을 참조하여 전술되고 예시된 반도체 디바이스(100)와 같은 반도체 디바이스를 제조하기 위한 프로세스를 도시한다.
도 2는 바이메탈 리본(즉, 바이메탈 클래드 스트립)(200a)의 일 실시예의 단면도를 도시한다. 바이메탈 리본(200a)은 제 1 금속층(108) 및 제 2 금속층(107)을 포함한다. 제 1 금속층(108) 및 제 2 금속층(107)은 상이한 재료이다. 일 실시예에서, 제 1 금속층(108)은 납땜 가능한 재료로 제조되고, 20℃에서 18 ppm/K 미만의 열팽창 계수(CTE)를 갖는다. 제 2 금속층(107)은 용이하게 가공 가능(예를 들어, 성형 가능, 에지 가공 가능 및 비드 가공 가능)하도록 선택된다. 일 실시예에서, 제 2 금속층(107)은 액체 냉각 회로 내의 알루미늄과 화학적으로 적합 가능하다. 일 실시예에서, 제 1 금속층(108)은 구리층 또는 구리 합금층이고, 제 2 금속층(107)은 알루미늄층 또는 알루미늄 합금층이다. 다른 실시예에서, 제 1 금속층(108) 및 제 2 금속층(107)은 다른 적합한 금속이다.
일 실시예에서, 바이메탈 리본(200a)의 총 두께는 5 mm 내지 6 mm이다. 일 실시예에서, 제 1 금속층(108)의 두께는 제 2 금속층(107)의 두께에 동일하다. 일 실시예에서, 제 1 금속층(108)의 두께는 2.5 mm 내지 3 mm이고, 제 2 금속층(107)의 두께는 2.5 mm 내지 3 mm이다. 다른 실시예에서, 제 1 금속층(108)의 두께는 2.5 mm 내지 10 mm이고, 제 2 금속층(107)의 두께는 2.5 mm 내지 10 mm이다. 다른 실시예에서, 제 1 금속층(108)의 두께 및 제 2 금속층(107)의 두께는 베이스 플레이트를 형성하기 위해 적합한 다른 값을 갖는다.
제 1 금속층(108)은 제 2 금속층(107)에 클래딩된다. 일 실시예에서, 제 1 금속층(108)은 클래딩 스탠드의 롤 내에 개별층을 함께 모음으로써 제 2 금속층(107)에 클래딩된다. 롤로부터의 균일한 압력은 개별층을 압축하여 접촉면들 사이에 본드를 형성한다. 본딩된 층은 이어서 재결정 어닐링 및 완성된 크기로의 압연을 받게 된다. 완성된 크기로의 압연 후에, 본딩된 층은 다른 열처리를 받게 되어 층을 함께 분리 불가능하게 융착한다. 다른 실시예에서, 제 1 금속층(108)은 다른 적합한 기술을 사용하여 제 2 금속층(107)에 클래딩된다.
도 3은 트라이메탈 리본(즉, 트라이메탈 클래드 스트립)(200b)의 일 실시예의 단면도를 도시한다. 트라이메탈 리본(200b)은 도 2를 참조하여 전술되고 예시된 바와 같은 제 1 금속층(108) 및 제 2 금속층(107)과, 제 3 금속층(109)을 포함한다. 제 3 금속층(109) 및 제 1 금속층(108)은 상이한 재료이다. 일 실시예에서, 제 3 금속층(109) 및 제 2 금속층(107)은 동일한 재료이다. 일 실시예에서, 제 3 금속층(109)은 알루미늄 또는 알루미늄 합금이다. 다른 실시예에서, 제 3 금속층(109)은 은, 은 합금, 팔라듐, 팔라듐 합금 또는 다른 적합한 금속이다. 제 3 금속층(109)은 제 1 금속층(108)의 두께 및 제 2 금속층(107)의 두께보다 작은 두께를 갖는다. 일 실시예에서, 제 3 금속층(109)은 1 ㎛ 내지 0.1 mm의 두께를 갖는다. 제 3 금속층(109)은 도 2를 참조하여 전술된 클래딩 프로세스와 같은 적합한 기술을 사용하여 제 2 금속층(107)에 대향하여 제 1 금속층(108)에 클래딩된다.
이하의 도 4 내지 도 13은 도 3을 참조하여 전술되고 예시된 트라이메탈 리본(200b)을 이용하는 반도체 디바이스의 제조를 도시하고 있지만, 도시된 프로세스는 또한 도 2를 참조하여 전술되고 예시된 바이메탈 리본(200a)에도 적용된다.
도 4는 냉각 구조체를 포함하는 베이스 플레이트(210)의 일 실시예의 단면도를 도시한다. 도 3을 참조하여 전술되고 예시된 베이스 플레이트(200b)의 제 2 금속층(107)이 구조화되어 핀-휜 또는 휜(112) 사이에 공간(114)을 갖는 핀-휜 또는 휜(112)을 갖는 냉각 구조체를 형성한다. 제 2 금속층(107)은 절단, 스탬핑 또는 마이크로 변형 기술(MDT)을 경유하여 변형되어 제 2 금속층(106)을 제공한다. MDT는 제 2 금속층(107)을 기계적으로 소성 변형시켜 임의의 금속을 제거하지 않고 핀-휜 또는 휜(112)을 형성한다. 제 2 금속층(107)은 제 2 금속층(106)에 대면하는 제 1 금속층(108)의 표면의 어떠한 부분도 노출되지 않도록 변형된다. 제 1 금속층(108)의 표면을 노출시키지 않음으로써, 제 1 금속층(108)은 부식으로부터 보호된다.
일 실시예에서, 핀-휜 또는 휜(112)은 MDT, 압력 주조 또는 코이닝에 의해 형성되어 5.5 mm 내지 6.0 mm의 길이를 갖는 핀-휜 또는 휜(112)을 제공한다. 다른 실시예에서, 핀-휜 또는 휜(112)은 MDT에 의해 형성되어 2 mm 내지 10 mm의 길이(d112)를 갖는 핀-휜 또는 휜(112) 및 1 mm 내지 10 mm의 폭(w115)을 갖는 공간(114)을 제공한다. 다른 실시예에서, 핀-휜 또는 휜(112)은 압력 주조 또는 코이닝에 의해 형성되어 2 mm 내지 20 mm의 길이(d112)를 갖는 핀-휜 또는 휜(112) 및 1 mm 내지 20 mm의 폭(w115)을 갖는 공간(114)을 제공한다. 다른 실시예에서, 핀-휜 또는 휜(112)은 다른 적합한 길이를 갖도록 형성된다. 일 실시예에서, 구멍(212)은 도 1을 참조하여 전술되고 예시된 냉각 유체를 수용하기 위한 챔버(102)와 같은, 다른 디바이스 구조체에 베이스 플레이트(210)를 장착하기 위해 베이스 플레이트(210)를 통해 절단 또는 스탬핑된다.
도 4에 도시된 바와 같이, 제 2 금속층(106)은 핀을 갖지 않고 핀-휜(112)을 갖지 않는 서브층(113)을 포함할 수 있다. 제 1 및 제 2 금속층(108, 106) 사이의 계면(168)에 수직인 방향에서, 서브층(113)은 두께(d113)를 갖는다. 일 실시예에서, 두께(d113)는 0.2 mm 내지 0.5 mm의 범위일 수 있다. 대안적으로 또는 게다가, 제 1 금속층(108)의 두께(d108)와 서브층(113)의 두께(d113) 사이의 비는 적어도 4:1 또는 적어도 10:1일 수 있다.
일반적으로, 제 1 금속층(108)의 재료 및 두께와, 제 2 금속층(106) 및 서브층(113)의 재료, 두께 및 구조는 제 1 금속층(108)과, 서브층(113) 및 핀-휜 또는 휜(112)을 포함하는 제 2 금속층(106)의 복합물이 제 1 및 제 2 금속층(108, 106) 사이의 계면(168)에 평행한 각각의 방향에서, 18 ppm/K 이하 또는 심지어 17 ppm/K 미만의 CTE를 갖도록 선택될 수 있다.
도 5는 냉각 구조체를 포함하는 베이스 플레이트(220)의 다른 실시예의 단면도를 도시한다. 베이스 플레이트(220)는 베이스 플레이트(220)가 구멍(212)을 배제하고 제 3 금속층(109)이 구조화되어 제 3 금속층(110)을 제공하는 것을 제외하고는 도 4를 참조하여 전술되고 예시된 베이스 플레이트(210)와 유사하다. 제 3 금속층(109)의 부분은 에칭되고, 스크래치되고, 박리되거나 또는 다른 적합한 기술을 사용하여 제거되어 제 1 금속층(108)의 부분(222)을 노출시키고 제 3 금속층(110)을 제공한다. 제 3 금속층(109)은 핀-휜 또는 휜(112)을 형성하기 전 또는 후에 제 3 금속층(110)을 제공하도록 구조화될 수 있다. 일 실시예에서, 제 1 금속층(108)은 구리를 포함하고, 제 3 금속층의 구조화는 제 1 금속층 상에 납땜을 위한 베이스 플레이트(220)를 준비한다. 일 실시예에서, 제 3 금속층(110)은 알루미늄을 포함하고, 땜납 마스크 및 땜납 정지부를 제공한다.
도 6은 기판 조립체(132a)의 일 실시예의 단면도를 도시한다. 기판 조립체(132a)는 금속 표면 또는 층(120, 124), 조인트(126a, 126b), 반도체 칩(128a, 128b) 및 본드 와이어(130)를 포함하는 금속화된 세라믹 기판(122)을 포함한다. 제 1 반도체 칩(128a)이 제 1 조인트(126a)를 경유하여 금속층(124)에 부착된다. 제 2 반도체 칩(128b)이 제 2 조인트(126b)를 경유하여 금속층(124)에 부착된다. 조인트(126a, 126b)는 연납땜된 조인트, 소결된 조인트, 확산 납땜된 조인트 또는 다른 적합한 조인트이다.
반도체 칩(128a, 128b)은 본드 와이어(130)를 통해 금속층(124)과 전기적으로 접합된다. 일 실시예에서, 반도체 칩(128a, 128b)은 전력 반도체 칩이고, IGBT, MOSFET, JFET, 쌍극 트랜지스터, 사이리스터, 다이오드 및/또는 다른 적합한 전력 부품을 포함할 수 있다. 본드 와이어(130)는 Al, Cu, Al-Mg, Au 또는 다른 적합한 재료를 포함한다. 일 실시예에서, 본드 와이어(130)는 초음파 와이어 본딩을 사용하여 반도체 칩(128a, 128b) 및 금속층(124)에 본딩된다. 다른 실시예에서, 클립 또는 구리 스트링 및 소결이 반도체 칩(128a, 128b)을 금속층(124)에 전기적으로 결합시키는데 사용된다. 도 1을 참조하여 전술되고 예시된 기판 조립체(132b)와 같은 다른 기판 조립체가 또한 제조될 수 있다.
도 7은 베이스 플레이트(104)와 접합된 기판 조립체(132a, 132b)의 일 실시예의 단면도를 도시한다. 기판 조립체(132a, 132b)는 조인트(118)를 경유하여 제 1 금속층(108)과 접합된다. 다른 실시예에서, 기판 조립체(132a, 132b)는 베이스 플레이트(104) 상에 제조된다. 일 실시예에서, 기판 조립체(132a, 132b)는 제 1 금속층(108)에 연납땜되어 땜납 조인트(118)를 제공한다. 땜납 조인트(118)는 Sn-Pb, Sn-Ag, Sn-Ag-Cu, Sn-Sb 또는 다른 적합한 땜납 합금을 포함한다. 일 실시예에서, 제 1 금속층(108)은 구리 또는 구리 합금을 포함하고, 제 3 금속층(110)은 알루미늄 또는 알루미늄 합금을 포함하고 납땜 프로세스를 위한 땜납 마스크 및 땜납 정지부를 제공한다.
다른 실시예에서, 기판 조립체(132a, 132b)는 제 1 금속층(108)에 확산 납땜되어 확산 납땜된 조인트(118)를 제공한다. 확산 납땜 프로세스 중에, 연땜납은 완전히 고화되어 확산 납땜 프로세스 후에 순수 금속간 조인트(예를 들어, Cu3Sn, Cu6Sn5 및 Ag3Sn)를 제공한다. 다른 실시예에서, 기판 조립체(132a, 132b)는 제 1 금속층(108)에 소결되어 소결된 조인트(118)를 제공한다. 각각의 소결된 조인트(118)는 Ag 나노입자, Au 나노입자, Cu 나노입자 또는 다른 적합한 나노입자와 같은 소결된 나노입자를 포함하는 소결된 금속층이다. 기판 조립체(132a)는 본드 와이어(130)를 경유하여 기판 조립체(132b)와 전기적으로 접합된다.
도 8은 제 3 금속층(109)을 포함하는 베이스 플레이트와 접합된 기판 조립체(132a, 132b)의 다른 실시예의 단면도를 도시한다. 이 실시예에서, 제 3 금속층(109)은 제 3 금속층(108)을 노출시키도록 구조화되어 있지 않다. 기판 조립체(132a, 132b)는 제 3 금속층(109)에 연납땜되고, 확산 납땜되고 또는 소결되어 조인트(242)를 제공한다. 일 실시예에서, 제 3 금속층(109)은 은, 은 합금, 팔라듐 또는 팔라듐 합금을 포함한다. 제 3 금속층(109)은 소결 또는 확산 납땜을 위한 계면을 제공할 수 있다.
이하의 도 9 내지 도 13은 기판 조립체(132a, 132b)를 제 1 금속층(108)에 접합하는 조인트(118)를 포함하지만, 실시예는 또한 기판 조립체(132a, 132b)를 제 3 금속층(109)에 접합하는 조인트(242)를 이용할 때에도 적용 가능하다.
도 9는 기판 조립체(132a, 132b), 베이스 플레이트(104), 단자(136) 및 프레임(134)의 일 실시예의 단면도를 도시한다. 프레임(134)은 나사 조임, 접착, 클램핑, 용접 또는 다른 적합한 방법을 경유하여 베이스 플레이트(104)에 부착된다. 일 실시예에서, 프레임(134)은 제 3 금속층(110)의 상부면 및 제 1 금속층(108), 제 2 금속층(106) 및 제 3 금속층(110)의 측벽에 접촉한다. 다른 실시예(예를 들어, 도 1)에서, 프레임(134)은 단지 제 3 금속층(110) 또는 제 1 금속층(108)의 상부면에만 접촉한다[예를 들어, 제 3 금속층(110)이 배제되면].
단자(136)는 단자(136)의 부분이 전력 및 제어 접속부를 위한 프레임(134) 외부로 연장되도록 프레임(134)을 통해 삽입되거나 형성된다. 단자(136)의 부분은 기판 조립체(132a, 132b)로의 내부 전기 접속을 위해 프레임(134) 내로 연장된다. 단자(136)는 본드 와이어(130)를 경유하여 기판 조립체(132a, 132b)와 전기적으로 접합된다. 다른 실시예에서, 단자(136)는 용접 또는 다른 적합한 기술을 경유하여 기판 조립체(132a, 132b)에 직접 전기적으로 결합된다.
도 10은 기판 조립체(132a, 132b), 베이스 플레이트(104), 단자(136), 프레임(134) 및 포팅 재료(138)의 일 실시예의 단면도를 도시한다. 일 실시예에서, 실리콘 겔이 프레임(134) 내의 기판 조립체(132a, 132b) 위에 도포되어 포팅(138)을 제공한다. 다른 실시예에서, 기판 조립체(132a, 132b)는 실리콘, 폴리이미드, 에폭시 또는 다른 적합한 재료로 코팅되어 전기 절연을 제공한다.
도 11은 기판 조립체(132a, 132b), 베이스 플레이트(104), 단자(136), 프레임(134), 포팅 재료(138) 및 캡(140)의 일 실시예의 단면도를 도시한다. 일 실시예에서, 에폭시와 같은 제 2 포팅 재료가 포팅(138) 위에 도포되어 캡(140)을 제공한다. 다른 실시예에서, 커버 조립체는 스냅-인, 용접, 접착 또는 다른 적합한 방법을 경유하여 프레임(134)에 부착되어 캡(140)을 제공한다.
도 12는 냉각 유체를 수용하기 위한 챔버(102)를 포함하는 반도체 디바이스(100)의 일 실시예의 단면도를 도시한다. 챔버(102)는 나사(116)를 경유하여 베이스 플레이트(104)에 부착된다. 다른 실시예에서, 챔버(102)는 접착, 용접 또는 다른 적합한 방법을 경유하여 베이스 플레이트(104)에 부착된다. 일 실시예에서, 챔버(102)는 알루미늄 또는 알루미늄 합금으로부터 제조된다. 다른 실시예에서, 챔버(102)는 냉각 유체와 적합 가능한 다른 적합한 재료로부터 제조된다. 챔버(102)는 입구 및 출구를 포함한다. 일 실시예에서, 챔버(102)는 평행화된 또는 상이한 반도체 칩의 접합 온도의 작은 차이를 보상하기 위해 최적의 방식으로 고온 영역에 냉각 유체를 안내한다.
도 13은 냉각 유체를 수용하기 위한 챔버(302)를 포함하는 반도체 디바이스(300)의 다른 실시예의 단면도를 도시한다. 이 실시예에서, 챔버(302)는 얇은 금속층을 베이스 플레이트(104)의 제 2 금속층(106)에 레이저 용접하거나 접착함으로써 제조된다. 얇은 금속층은 예를 들어 304에 지시된 바와 같이 복수의 점에서 제 2 금속층(106)에 접착되거나 레이저 용접된다. 접속점(304)의 위치는 챔버를 통한 냉각 유체의 압력 및/또는 유동을 조정하도록 선택될 수 있다. 일 실시예에서, 얇은 금속층은 알루미늄 또는 알루미늄 합금이다. 다른 실시예에서, 얇은 금속층은 냉각 유체와 적합 가능한 다른 적합한 재료이다. 반도체 디바이스(300)는 베이스 플레이트(104) 및 챔버(302)를 통해 연장하는 구멍(212)을 또한 포함한다. 구멍(212)은 반도체 디바이스(300)를 다른 구조체에 부착하는데 사용될 수 있다.
도 14는 반도체 디바이스(320)의 다른 실시예의 사시도를 도시한다. 일 실시예에서, 반도체 디바이스(320)는 고전력 전자 모듈이다. 전력 전자 모듈(320)은 베이스 플레이트(322), 프레임(324), 전력 반도체 칩(326), 전력 단자(328, 330, 332), 제어 단자(334)를 포함한다. 일 실시예에서, 전력 단자(228)는 네거티브 단자이고, 전력 단자(330)는 포지티브 단자이고, 전력 단자(332)는 위상 출력 단자이다.
단자(238, 330, 332, 334)는 본드 와이어(336)를 경유하여 전력 반도체 칩(326)에 전기적으로 결합된다. 단자(328, 330, 332, 334)는 단일 단자 유형이 전력 전자 모듈(320)의 모든 단자를 위해 사용되도록 동일한 치수를 각각 갖는 가압끼워맞춤-핀이다. 게다가, 단자(328, 330, 332, 334)는 전력 전자 모듈(320)의 주연부 주위로 프레임(324)을 통해 연장한다. 일 실시예에서, 베이스 플레이트(322)는 도 1을 참조하여 전술되고 예시되어 있는 베이스 플레이트(104)와 유사하다.
도 15는 반도체 디바이스(360)의 다른 실시예의 사시도를 도시한다. 반도체 디바이스(360)는 반도체 디바이스(360)가 캡(362)을 포함하고 베이스 플레이트(322)가 베이스 플레이트(364)로 교체되어 있는 것을 제외하고는 도 14를 참조하여 전술되고 예시되어 있는 반도체 디바이스(320)와 유사하다. 캡(362)은 스냅-인 캡이다. 베이스 플레이트(364)는 핀-휜(366)을 포함한다. 일 실시예에서, 베이스 플레이트(364)는 도 1을 참조하여 전술되고 예시된 베이스 플레이트(104)와 유사하다.
도 16은 도 1 및 도 12를 참조하여 전술되고 예시된 반도체 디바이스(100) 또는 도 13을 참조하여 전술되고 예시된 반도체 디바이스(300)와 같은 반도체 디바이스를 제조하기 위한 방법(400)의 일 실시예를 도시하는 흐름도이다. 402에서, 바이메탈 또는 트라이메탈 리본(즉, 클래딩된 스트립)이 형성된다(예를 들어, 도 2 및 도 3을 참조하여 전술되고 예시된 바와 같이). 404에서, 클래딩된 스트립의 저부층은 핀-휜 또는 휜 냉각 구조체를 갖는 베이스 플레이트를 형성하도록 변형된다(예를 들어, 도 4를 참조하여 전술되고 예시된 바와 같이). 406에서, 기판 및 반도체 칩(예를 들어, 기판 구조체 또는 개별 부품)은 베이스 플레이트에 부착된다(예를 들어, 도 7을 참조하여 전술되고 예시된 바와 같이). 408에서, 프레임이 조립되고, 포팅이 추가되고, 패키지가 폐쇄된다(예를 들어, 도 9 내지 도 11을 참조하여 전술되고 예시된 바와 같이). 410에서, 냉각 유체를 수용하기 위한 챔버가 베이스 플레이트에 부착된다(예를 들어 도 12 및 도 13을 참조하여 전술되고 예시된 바와 같이).
실시예는 냉각 구조체를 포함하는 클래딩된 바이메탈 또는 트라이메탈 베이스 플레이트를 포함하는 반도체 디바이스를 제공한다. 클래딩된 베이스 플레이트는 기판 조립체에 접합을 위해 적합한 제 1 금속층 및 냉각 유체와 적합되는 냉각 구조체를 형성하기에 적합한 제 2 금속층을 포함하는 베이스 플레이트를 제공하기 위한 저가의 해결책을 제공한다. 게다가, 클래드층들 사이의 본드는 저온 가스 스프레이 또는 바이메탈릭 압출과 같은 다른 기술보다 상당히 더 강하다.
특정 실시예가 본 명세서에 예시되고 설명되었지만, 본 발명의 범주로부터 벗어나지 않고, 다양한 대안적인 및/또는 균등한 구현예가 도시되고 설명된 특정 실시예를 대체할 수 있다는 것이 당 기술 분야의 숙련자들에 의해 이해될 수 있을 것이다. 이 출원은 본 명세서에 설명된 특정 실시예의 임의의 적응 또는 변형을 커버하도록 의도된다. 따라서, 본 발명은 단지 청구범위 및 그 균등물에 의해서만 한정되는 것으로 의도된다.
100: 반도체 디바이스 102: 챔버
104: 베이스 플레이트 106: 제 1 금속층
108: 제 2 금속층 110: 제 3 금속층
118: 조인트 122: 세라믹 기판
132a, 132b: 기판 조립체 134: 프레임
136: 단자 138: 포팅

Claims (35)

  1. 기판(122)과 접합된 반도체 칩(128)과,
    상기 기판(122)과 접합된 베이스 플레이트 - 상기 베이스 플레이트는 제 2 금속층(106)에 클래딩된 제 1 금속층(108)을 포함하고, 상기 제 2 금속층(106)은 핀-휜 또는 휜 냉각 구조체(a pin-fin or fin cooling structure)(112)를 제공하도록 변형됨 - 를 포함하고,
    상기 제 2 금속층(106)은 핀(pins)도 핀-휜(pin-fins)도 갖지 않는 서브층(113)을 포함하고,
    상기 제 1 금속층(108)은 제 1 두께(d108)를 가지고,
    상기 서브층(113)은 제 2 두께(d113)를 가지며,
    상기 제 1 두께(d108)와 상기 제 2 두께(d113) 사이의 비는 적어도 4:1인
    반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 제 1 두께(d108)와 상기 제 2 두께(d113) 사이의 비는 적어도 10:1인
    반도체 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 두께(d113)는 0.2 mm 내지 0.5 mm인
    반도체 디바이스.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 금속층(108)은 구리를 포함하고, 상기 제 2 금속층(106)은 알루미늄을 포함하는
    반도체 디바이스.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 금속층(108)은 2.5 mm 내지 10 mm의 두께(d108)를 갖는
    반도체 디바이스.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 금속층(106)에 대향하는 상기 제 1 금속층(108)에 클래딩된 제 3 금속층(109)을 더 포함하는
    반도체 디바이스.
  7. 제 6 항에 있어서,
    상기 제 3 금속층(109)은 1 ㎛ 내지 0.1 mm의 두께를 갖는
    반도체 디바이스.
  8. 제 6 항에 있어서,
    상기 제 3 금속층(109)은 은 및 팔라듐 중 하나를 포함하는
    반도체 디바이스.
  9. 제 6 항에 있어서,
    상기 기판(122)은 상기 제 3 금속층(109)에 대해 확산 납땜되거나 소결(sintered)되는
    반도체 디바이스.
  10. 제 6 항에 있어서,
    상기 제 3 금속층(109)은 알루미늄을 포함하는
    반도체 디바이스.
  11. 제 10 항에 있어서,
    상기 제 3 금속층(109)은 땜납 정지층을 제공하도록 구조화되고,
    상기 기판(122)은 상기 제 1 금속층(108)에 납땜되는
    반도체 디바이스.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 금속층(108)과, 상기 서브층(113) 및 핀-휜 또는 휜(112)을 포함하는 상기 제 2 금속층(106)은, 상기 제 1 금속층(108)과 상기 제 2 금속층(106) 사이의 계면(168)에 평행한 각각의 방향에서, 20℃에서 18 ppm/K 이하 또는 17 ppm/K 미만의 열팽창 계수를 갖는 복합물을 형성하는
    반도체 디바이스.
  13. 제 1 금속화된 세라믹 기판(122)과,
    상기 제 1 금속화된 세라믹 기판(122)의 제 1 측면과 접합된 제 1 반도체 칩(128)과,
    상기 제 1 금속화된 세라믹 기판(122)의 제 2 측면과 접합된 베이스 플레이트(104, 210, 220) - 상기 제 2 측면은 상기 제 1 측면에 대향하고, 상기 베이스 플레이트(104, 210, 220)는 알루미늄을 포함하는 제 2 층(106)에 클래딩된 구리를 포함하는 제 1 층(108)을 포함하고, 상기 제 2 층은 핀-휜 또는 휜 냉각 구조체(a pin-fin or fin cooling structure)(112)를 제공하도록 변형됨 - 를 포함하고,
    상기 제 2 금속층(106)은 핀도 핀-휜도 갖지 않는 서브층(113)을 포함하고,
    상기 제 1 금속층(108)은 제 1 두께(d108)를 가지고,
    상기 서브층(113)은 제 2 두께(d113)를 가지며,
    상기 제 1 두께(d108)와 상기 제 2 두께(d113) 사이의 비는 적어도 4:1인
    반도체 디바이스.
  14. 제 13 항에 있어서,
    상기 제 1 금속층(108)과, 상기 서브층(113) 및 핀-휜 또는 휜(112)을 포함하는 상기 제 2 금속층(106)은, 상기 제 1 금속층(108)과 상기 제 2 금속층(106) 사이의 계면(168)에 평행한 각각의 방향에서, 20℃에서 18 ppm/K 이하 또는 17 ppm/K 미만의 열팽창 계수를 갖는 복합물을 형성하는
    반도체 디바이스.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 제 1 두께(d108)와 상기 제 2 두께(d113) 사이의 비는 적어도 10:1인
    반도체 디바이스.
  16. 제 13 항 또는 제 14 항에 있어서,
    상기 제 2 두께(d113)는 0.2 mm 내지 0.5 mm인
    반도체 디바이스.
  17. 제 13 항 또는 제 14 항에 있어서,
    상기 제 1 금속화된 세라믹 기판(122)의 제 1 측면과 접합된 제 2 반도체(128) 칩을 더 포함하는
    반도체 디바이스.
  18. 제 16 항에 있어서,
    상기 베이스 플레이트(104, 210, 220)는 상기 금속화된 세라믹 기판(122)의 제 2 측면과 접합되고, 상기 제 2 측면은 상기 제 1 측면에 대향하는
    반도체 디바이스.
  19. 제 16 항에 있어서,
    냉각 유체를 수용하기 위한 챔버(102) - 상기 챔버(102)는 입구(142) 및 출구(144)를 포함하고, 상기 챔버(102)는 상기 냉각 구조체를 둘러쌈 - 와,
    상기 베이스 플레이트(104, 210, 220)에 부착된 프레임(134, 324)과,
    상기 반도체 칩(128)과 상기 기판(122)을 둘러싸는 포팅(potting)과,
    상기 포팅(138) 위의 캡(140, 362)을 더 포함하는
    반도체 디바이스.
  20. 제 16 항에 있어서,
    상기 제 1 반도체 칩(128)에 전기적으로 결합된 전력 단자(328, 330, 332), 및
    상기 제 1 반도체 칩(128)에 전기적으로 결합된 제어 단자(334)를 더 포함하고,
    상기 전력 단자(328, 330, 332) 및 상기 제어 단자(334)는 동일한 치수를 갖는
    반도체 디바이스.
  21. 반도체 디바이스 제조 방법에 있어서,
    제 2 금속층(106)에 클래딩된 제 1 금속층(108)을 포함하는 클래딩된 스트립을 제공하는 단계와,
    상기 제 2 금속층(106)을 구조화하여 핀-휜 또는 휜 냉각 구조체(a pin-fin or fin cooling structure)(112)를 형성하는 단계와,
    반도체 칩(128)을 기판(122)과 접합하는 단계와,
    상기 기판(122)을 상기 제 1 금속층(108)과 접합하는 단계를 포함하고,
    상기 제 2 금속층(106)은 핀도 핀-휜도 갖지 않는 서브층(113)을 포함하고,
    상기 제 1 금속층(108)은 제 1 두께(d108)를 가지고,
    상기 서브층(113)은 제 2 두께(d113)를 가지며,
    상기 제 1 두께(d108)와 상기 제 2 두께(d113) 사이의 비는 적어도 4:1인
    반도체 디바이스 제조 방법.
  22. 제 21 항에 있어서,
    상기 제 1 금속층(108)과, 상기 서브층(113) 및 핀-휜 또는 휜(112)을 포함하는 상기 제 2 금속층(106)은, 상기 제 1 금속층(108)과 상기 제 2 금속층(106) 사이의 계면(168)에 평행한 각각의 방향에서, 20℃에서 18 ppm/K 이하 또는 17 ppm/K 미만의 열팽창 계수를 갖는 복합물을 형성하는
    반도체 디바이스 제조 방법.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 제 1 두께와 상기 제 2 두께(d113) 사이의 비는 적어도 10:1인
    반도체 디바이스 제조 방법.
  24. 제 21 항 또는 제 22 항에 있어서,
    상기 제 2 두께(d113)는 0.2 mm 내지 0.5 mm인
    반도체 디바이스 제조 방법.
  25. 제 21 항 또는 제 22 항에 있어서,
    상기 클래딩된 스트립을 제공하는 단계는, 구리를 포함하는 제 1 금속층(108) 및 알루미늄을 포함하는 제 2 금속층(106)을 포함하는 클래딩된 스트립을 제공하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  26. 제 21 항 또는 제 22 항에 있어서,
    상기 클래딩된 스트립을 제공하는 단계는 2.5 mm 내지 10 mm의 두께를 갖는 제 1 금속층(108)을 포함하는 클래딩된 스트립을 제공하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  27. 제 21 항 또는 제 22 항에 있어서,
    상기 제 2 금속층(106)을 구조화하는 단계는, 상기 제 2 금속층(106)을 스탬핑(stamping)하는 단계와, 상기 제 2 금속층(106)을 절단하는 단계와, 상기 제 2 금속층(106)을 기계적으로 소성 변형(mechanically and plastically deforming)하는 단계 중 하나를 포함하는
    반도체 디바이스 제조 방법.
  28. 반도체 디바이스 제조 방법에 있어서,
    알루미늄을 포함하는 제 2 금속층(106)에 클래딩된 구리를 포함하는 제 1 금속층(108)을 포함하는 클래딩된 스트립을 제공하는 단계와,
    상기 제 2 금속층(106)을 구조화하여 핀-휜 또는 휜 냉각 구조체(a pin-fin or fin cooling structure)를 형성하는 단계와,
    반도체 칩(128)을 금속화된 세라믹 기판(122)의 제 1 측면과 접합하는 단계와,
    상기 금속화된 세라믹 기판(122)의 제 2 측면을 상기 제 1 금속층(108)과 접합하는 단계 - 상기 제 2 측면은 상기 제 1 측면에 대향함 - 를 포함하고,
    상기 제 2 금속층(106)은 핀도 핀-휜도 갖지 않는 서브층(113)을 포함하고,
    상기 제 1 금속층(108)은 제 1 두께(d108)를 가지고,
    상기 서브층(113)은 제 2 두께(d113)를 가지며,
    상기 제 1 두께(d108)와 상기 제 2 두께(d113) 사이의 비는 적어도 4:1인
    반도체 디바이스 제조 방법.
  29. 제 28 항에 있어서,
    상기 제 1 금속층(108)과, 상기 서브층(113) 및 핀-휜 또는 휜(112)을 포함하는 상기 제 2 금속층(106)은, 상기 제 1 금속층(108)과 상기 제 2 금속층(106) 사이의 계면(168)에 평행한 각각의 방향에서, 20℃에서 18 ppm/K 이하 또는 17 ppm/K 미만의 열팽창 계수를 갖는 복합물을 형성하는
    반도체 디바이스 제조 방법.
  30. 제 28 항 또는 제 29 항에 있어서,
    상기 제 1 두께(d108)와 상기 제 2 두께(d113) 사이의 비는 적어도 10:1인
    반도체 디바이스 제조 방법.
  31. 제 28 항 또는 제 29 항에 있어서,
    상기 제 2 두께(d113)는 0.2 mm 내지 0.5 mm인
    반도체 디바이스 제조 방법.
  32. 제 29 항에 있어서,
    상기 클래딩된 스트립을 제공하는 단계는, 구리 합금을 포함하는 제 1 금속층(108)을 제공하는 단계와 알루미늄 합금을 포함하는 제 2 금속층(106)을 제공하는 단계 중 적어도 하나를 포함하는
    반도체 디바이스 제조 방법.
  33. 제 29 항에 있어서,
    상기 클래딩된 스트립을 제공하는 단계는, 상기 제 2 금속층(106)에 대향하는 상기 제 1 금속층(108)에 클래딩된 제 3 금속층(109)을 포함하는 클래딩된 스트립을 제공하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  34. 제 33 항에 있어서,
    상기 제 3 금속층(109)을 구조화하여 제 1 금속층(108)의 일부를 노출하는 단계를 더 포함하고,
    상기 금속화된 세라믹 구조체(122)의 제 2 측면을 상기 제 1 금속층(108)과 접합하는 단계는 상기 금속화된 세라믹 구조체(122)의 제 2 측면을 상기 제 1 금속층(108)에 납땜하는 단계를 포함하는
    반도체 디바이스 제조 방법.
  35. 제 33 항에 있어서,
    상기 금속화된 세라믹 기판(122)의 제 2 측면을 상기 제 1 금속층(108)과 접합하는 단계는, 상기 금속화된 세라믹 기판(122)의 제 2 측면을 상기 제 3 금속층(109)에 확산 납땜하거나 소결(sintering)하는 단계를 포함하는
    반도체 디바이스 제조 방법.
KR1020120099807A 2011-09-12 2012-09-10 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스 KR101520997B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/230,223 US8519532B2 (en) 2011-09-12 2011-09-12 Semiconductor device including cladded base plate
US13/230,223 2011-09-12

Publications (2)

Publication Number Publication Date
KR20130028866A true KR20130028866A (ko) 2013-03-20
KR101520997B1 KR101520997B1 (ko) 2015-05-15

Family

ID=45896411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120099807A KR101520997B1 (ko) 2011-09-12 2012-09-10 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스

Country Status (6)

Country Link
US (1) US8519532B2 (ko)
JP (1) JP5572678B2 (ko)
KR (1) KR101520997B1 (ko)
CN (1) CN202454546U (ko)
DE (2) DE102012200325A1 (ko)
SE (1) SE537969C2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170051505A (ko) * 2014-09-09 2017-05-11 세람테크 게엠베하 다중-층 냉각 엘리먼트
WO2022270960A1 (ko) * 2021-06-25 2022-12-29 주식회사 아모센스 파워모듈

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847385B2 (en) * 2012-03-27 2014-09-30 Infineon Technologies Ag Chip arrangement, a method for forming a chip arrangement, a chip package, a method for forming a chip package
US8866274B2 (en) 2012-03-27 2014-10-21 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US8916968B2 (en) 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
EP2824703B1 (en) * 2012-10-29 2022-06-29 Fuji Electric Co., Ltd. Semiconductor device
US9731370B2 (en) 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
JP6094413B2 (ja) * 2013-07-18 2017-03-15 三菱電機株式会社 半導体モジュール及びその製造方法
US9355980B2 (en) * 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
DE102013110815B3 (de) * 2013-09-30 2014-10-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
JP5696776B1 (ja) * 2013-12-26 2015-04-08 株式会社豊田自動織機 半導体装置
WO2015112771A2 (en) * 2014-01-22 2015-07-30 Wolverine Tube, Inc. Double-sided micro fin plate for plate heat exchanger
CN103769764A (zh) * 2014-01-25 2014-05-07 嘉兴斯达半导体股份有限公司 一种软钎焊的焊片和功率模块组装结构
DE112015000139B4 (de) 2014-03-19 2021-10-28 Fuji Electric Co., Ltd. Halbleitermoduleinheit und Halbleitermodul
WO2016009725A1 (ja) * 2014-07-17 2016-01-21 富士電機株式会社 半導体装置
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
DE102014115202B4 (de) * 2014-10-20 2017-08-31 Infineon Technologies Ag Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte
WO2016103436A1 (ja) * 2014-12-26 2016-06-30 三菱電機株式会社 半導体モジュール
US9564385B2 (en) 2015-04-30 2017-02-07 Deere & Company Package for a semiconductor device
US9559038B2 (en) 2015-04-30 2017-01-31 Deere & Company Package for a semiconductor device
DE102015210587B4 (de) * 2015-06-10 2020-10-29 Infineon Technologies Ag Halbleitermodul, halbleitermodulanordnung und verfahren zum betrieb eines halbleitermoduls
EP3116292B1 (de) 2015-07-06 2021-03-17 EDAG Engineering AG Elektronikmodul mit generativ erzeugtem kühlkörper
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
DE102015115271B4 (de) * 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
CN106886266A (zh) * 2015-12-15 2017-06-23 重庆道米科技有限公司 一种基于计算机电器元件散热的装置
WO2017169134A1 (ja) * 2016-03-30 2017-10-05 三菱電機株式会社 パワーモジュール及びその製造方法並びにパワーエレクトロニクス機器及びその製造方法
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
DE102016125338B4 (de) 2016-12-22 2018-07-12 Rogers Germany Gmbh System zum Kühlen eines für elektrische Bauteile vorgesehenen Trägersubstrats und Trägersubstrat
CN108257922A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
CN108257923A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
CN108257929B (zh) * 2016-12-29 2020-06-19 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
WO2018138961A1 (ja) * 2017-01-27 2018-08-02 京セラ株式会社 セラミック回路基板、パワーモジュールおよび発光装置
FR3062518B1 (fr) * 2017-01-31 2019-04-19 Supergrid Institute Module electronique de puissance comportant un support dielectrique
DE112017007351B4 (de) * 2017-03-29 2023-02-23 Mitsubishi Electric Corporation Leistungshalbleitermodul
WO2018216146A1 (ja) * 2017-05-24 2018-11-29 三菱電機株式会社 半導体パッケージ
DE102017217537B4 (de) * 2017-10-02 2021-10-21 Danfoss Silicon Power Gmbh Leistungsmodul mit integrierter Kühleinrichtung
DE102018112000A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh System zum Kühlen eines Metall-Keramik-Substrats, ein Metall-Keramik-Substrat und Verfahren zum Herstellen des Systems
CN109599369A (zh) * 2018-12-03 2019-04-09 中国工程物理研究院应用电子学研究所 一种短时发热的大功率器件封装结构及方法
DE102019202903A1 (de) 2019-03-04 2020-09-10 Abb Schweiz Ag Elektronischer Konverter ausgebildet basierend auf Schweißtechnologien
FR3095779B1 (fr) * 2019-05-06 2021-04-16 Safran Procede de fabrication d’un module electronique de puissance
FR3095778B1 (fr) * 2019-05-06 2022-06-03 Safran Procede de fabrication d’un module electronique de puissance
US11145571B2 (en) * 2019-06-04 2021-10-12 Semiconductor Components Industries, Llc Heat transfer for power modules
US20220157763A1 (en) 2019-06-06 2022-05-19 Mitsubishi Electric Corporation Warpage control structure for metal base plate, semiconductor module, and inverter device
WO2020254143A1 (en) * 2019-06-19 2020-12-24 Danfoss Silicon Power Gmbh Half-bridge power assembly
DE102020202845A1 (de) 2020-03-05 2021-09-09 Volkswagen Aktiengesellschaft Verfahren zur Herstellung eines elektrischen Moduls
US11410910B2 (en) * 2020-07-30 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device including liquid-cooled lid and methods of forming the same
KR102308872B1 (ko) * 2021-02-02 2021-10-05 제엠제코(주) 반도체 부품 쿨링 시스템, 반도체 부품 쿨링 시스템 제조방법, 및 반도체 부품 쿨링 시스템이 적용된 반도체 패키지
US20240006256A1 (en) * 2021-03-10 2024-01-04 Hitachi Power Semiconductor Device, Ltd. Semiconductor module
DE102021109658B3 (de) 2021-04-16 2022-10-20 Danfoss Silicon Power Gmbh Verfahren zur Herstellung eines Halbleiter-Leistungsgeräts und damit hergestelltes Halbleiter-Leistungsgerät sowie ein Werkzeugteil für eine Sinterpresse und Verwendung einer Sinterpresse
DE112022002382T5 (de) * 2021-04-25 2024-02-15 Danfoss Silicon Power Gmbh Elektronische Vorrichtung mit verbesserter Kühlung
JP2022189168A (ja) 2021-06-10 2022-12-22 パナソニックＩｐマネジメント株式会社 冷却ユニット及び冷却ユニットの製造方法
EP4187589A1 (en) * 2021-11-24 2023-05-31 SwissSEM Technologies AG Directly cooled power module

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298259A (ja) * 1996-05-09 1997-11-18 Sumitomo Metal Ind Ltd ヒートシンクおよびその製造方法
JPH10125831A (ja) * 1996-10-18 1998-05-15 Sumitomo Metal Ind Ltd ヒートシンク放熱フィン
DE19719703C5 (de) 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
JP2003078086A (ja) 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
TWM256675U (en) 2004-03-15 2005-02-01 Chia Cherne Industry Co Ltd Composite metal forming heat sink structure without interface layer
WO2006090730A1 (ja) * 2005-02-23 2006-08-31 Kyocera Corporation 接合体とウェハ保持部材及びその取付構造並びにウェハの処理方法
KR20080012344A (ko) 2005-06-07 2008-02-11 울버린 튜브, 인크. 전자장비 냉각을 위한 열 전달 표면
DE102005033469B4 (de) 2005-07-18 2019-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitermoduls
US7900692B2 (en) 2005-10-28 2011-03-08 Nakamura Seisakusho Kabushikigaisha Component package having heat exchanger
US7755185B2 (en) * 2006-09-29 2010-07-13 Infineon Technologies Ag Arrangement for cooling a power semiconductor module
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof
JP4861840B2 (ja) 2007-01-26 2012-01-25 アイシン・エィ・ダブリュ株式会社 発熱体冷却構造及び駆動装置
JP4697475B2 (ja) 2007-05-21 2011-06-08 トヨタ自動車株式会社 パワーモジュールの冷却器及びパワーモジュール
JP2008294280A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
US9583413B2 (en) * 2009-02-13 2017-02-28 Infineon Technologies Ag Semiconductor device
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
WO2011018882A1 (en) * 2009-08-10 2011-02-17 Fuji Electric Systems Co., Ltd. Semiconductor module and cooling unit
DE102009029577B3 (de) 2009-09-18 2011-04-28 Infineon Technologies Ag Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
US20110079376A1 (en) 2009-10-03 2011-04-07 Wolverine Tube, Inc. Cold plate with pins

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170051505A (ko) * 2014-09-09 2017-05-11 세람테크 게엠베하 다중-층 냉각 엘리먼트
WO2022270960A1 (ko) * 2021-06-25 2022-12-29 주식회사 아모센스 파워모듈

Also Published As

Publication number Publication date
DE102012200325A1 (de) 2013-03-14
US8519532B2 (en) 2013-08-27
JP2013062506A (ja) 2013-04-04
KR101520997B1 (ko) 2015-05-15
DE202012100090U1 (de) 2012-02-27
CN202454546U (zh) 2012-09-26
JP5572678B2 (ja) 2014-08-13
SE537969C2 (sv) 2015-12-22
SE1251008A1 (sv) 2013-03-13
US20130062750A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
KR101520997B1 (ko) 클래딩된 베이스 플레이트를 포함하는 반도체 디바이스
US8963321B2 (en) Semiconductor device including cladded base plate
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
KR101539250B1 (ko) 열적으로 강화된 박형 반도체 패키지
US8466548B2 (en) Semiconductor device including excess solder
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
US8299600B2 (en) Semiconductor device and manufacturing method thereof
US8987879B2 (en) Semiconductor device including a contact clip having protrusions and manufacturing thereof
CN109478521B (zh) 半导体装置
JP3027512B2 (ja) パワーｍｏｓｆｅｔ
US9054063B2 (en) High power single-die semiconductor package
US8097959B2 (en) Semiconductor device including first and second carriers
JP2008545274A (ja) 半導体ダイ・パッケージ及びその製造方法
EP3276657B1 (en) Cooler, power semiconductor module arrangement having a cooler, and method for producing the same
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
JP2982126B2 (ja) 半導体装置およびその製造方法
US6841865B2 (en) Semiconductor device having clips for connecting to external elements
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
TW200818418A (en) Semiconductor die package including stacked dice and heat sink structures
US20190013261A1 (en) Semiconductor module
JP2000082721A (ja) 半導体装置の製造方法
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
JP3614386B2 (ja) パワーｍｏｓｆｅｔ
JP2002124613A (ja) パワーｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 4