DE102014115202B4 - Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte - Google Patents
Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte Download PDFInfo
- Publication number
- DE102014115202B4 DE102014115202B4 DE102014115202.6A DE102014115202A DE102014115202B4 DE 102014115202 B4 DE102014115202 B4 DE 102014115202B4 DE 102014115202 A DE102014115202 A DE 102014115202A DE 102014115202 B4 DE102014115202 B4 DE 102014115202B4
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- solder
- mounting portion
- substrate mounting
- carrier plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/83424—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Verfahren zum Verlöten mindestens eines ersten Substrats (2) mit einer Trägerplatte (3) mit den Schritten: Bereitstellen einer Trägerplatte (3), die – eine Unterseite (3b) aufweist, sowie eine der Unterseite (3b) entgegengesetzte Oberseite (3t), die in einer vertikalen Richtung (v) von der Unterseite (3b) beabstandet ist und die einen ersten Substratmontageabschnitt (30) aufweist; – eine erste Lötstoppbarriere (31), die an der Oberseite (3t) der Trägerplatte (3) ausgebildet ist und die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30) hinaus erstreckt; Bereitstellen eines ersten Substrats (2), das eine Unterseite (2b) aufweist, einen dielektrischen Isolationsträger (20), sowie eine obere Metallisierungsschicht (21) und eine untere Metallisierungsschicht (22), die aufeinander entgegengesetzte Seiten des dielektrischen Isolationsträgers (20) aufgebracht und stoffschlüssig mit diesem verbunden sind; Bereitstellen eines ersten Lotes (42); Auflegen des ersten Substrats (2) auf den ersten Substratmontageabschnitt (30) derart, dass die Unterseite (2b) des ersten Substrats (2) dem ersten Substratmontageabschnitt (30) zugewandt ist und das erste Lot (42) zwischen dem ersten Substratmontageabschnitt (30) und dem ersten Substrat (2) angeordnet ist; und nachfolgend Aufschmelzen des ersten Lotes (42) und nachfolgendes Abkühlen des aufgeschmolzenen ersten Lotes (42), bis dieses erstarrt und das erste Substrat (2) an dessen unterer Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet, wobei die Menge des ersten Lotes (42) so gewählt ist, dass nach dessen Aufschmelzen der Abstand zwischen der Unterseite (2b) des ersten Substrats (2) und dem Substratmontageabschnitt (30) geringer ist als eine maximale Höhe (h31), mit der sich die erste Lötstoppbarriere (31) in der vertikalen Richtung (v) über die Ebene des Substratmontageabschnitts (30) hinaus erstreckt.
Description
- Die Erfindung betrifft die Herstellung einer Lötverbindung zwischen mindestens einem Substrat und einer Trägerplatte. Derartige Verbindungen werden beispielsweise bei Elektronikmodulen eingesetzt, bei denen die Trägerplatte eine Bodenplatte des Moduls bildet.
- Üblicherweise werden Substrate mit der Trägerplatte verlötet. Dabei müssen sich die Substrate nach dem Lötvorgang einerseits hinreichend genau an einem vorgegebenen Zielbereich der Trägerplatte befinden, andererseits ist es für die Qualität der Lötverbindung vorteilhaft, wenn das Substrat beim Löten auf dem flüssigen Lot schwimmt. Letzteres kann allerdings dazu führen, dass das Substrat so weit verschwimmt, dass er sich außerhalb des Zielbereichs befindet. Dies kann beispielsweise auftreten, wenn die Trägerplatte auf der Seite, mit der das Substrat verlötet werden soll, eine Unebenheit aufweist, aufgrund der das Lot, wenn es während des Lötprozesses aufschmilzt, seitlich wegläuft. Bei Elektronikmodulen können die Toleranzen, die sich aus einem Verschwimmen des Substrats ergeben, beim Design der mit dem Substrat zu verbindenden elektrischen Anschlüsse berücksichtigt werden, allerdings dürfen die Substrate gleichwohl nicht beliebig stark verschwimmen.
- Wenn zwei oder mehr Substrate nebeneinander auf dieselbe Trägerplatte gelötet werden, kann es außerdem vorkommen, dass sich Lote, mit denen die einzelnen Substrate jeweils mit der Trägerplatte verlötet werden, während des Lötprozesses verbinden, was zu einer ungleichmäßigen Lotverteilung führen kann, da sich hierdurch unterschiedlich dicke Lotschichten zwischen der Trägerplatte und den einzelnen Substraten ergeben können, was zu einer inhomogenen thermischen Anbindung der Substrate an die Trägerplatte führen kann.
- In
DE 10 2012 200 325 A1 ist die Verlötung eines bestückten Keramiksubstrats mit einem Trimetallband beschrieben. An seiner Oberfläche weist das Trimetallband eine aluminiumhaltige Schicht auf. Unter dieser befindet sich eine kupferhaltige Schicht, die durch Strukturieren der aluminiumhaltigen Schicht abschnittweise freigelegt wird. Auf die freigelegten Bereiche der kupferhaltigen Schicht wird jeweils ein vorbestücktes Keramiksubstrat gelötet. Die aluminiumhaltige Schicht verläuft um die freigelegten Bereiche und wird als Lötmaske und Lötstopp verwendet. - Die
DE 10 2004 055 817 B3 betrifft Halbleitermodule. Hierbei wird auf einer Bodenplatte aus Aluminium durch Kaltgasspritzen eine Kupferfläche erzeugt. In der Kupferfläche kann sich eine Vertiefung befinden, die ringförmig ausgebildet ist. - Aus
JP 2001 298 033 A - Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Verlöten eines oder mehrerer Substrate mit einer Trägerplatte bereitzustellen, mit dem sich die Substrate jeweils innerhalb eines vorgegebenen Zielbereichs zuverlässig mit einer Trägerplatte verbinden lassen, und/oder mit dem sich ein oder mehrere Substrate mit Lotschichten definierter Dicke mit der Trägerplatte verbinden lassen.
- Diese Aufgabe wird durch ein Verfahren zum Verbinden eines mindestens eines Substrats mit einer Trägerplatte gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
- Gemäß einem Aspekt der Erfindung werden zum Verlöten mindestens eines Substrats mit einer Trägerplatte eine Trägerplatte bereitgestellt, ein erstes Substrat das eine Unterseite aufweist, sowie ein erstes Lot. Das erste Substrat weist einen dielektrischen Isolationsträger auf, sowie eine obere Metallisierungsschicht und eine untere Metallisierungsschicht, die auf einander entgegengesetzte Seiten des Isolationsträgers aufgebracht und stoffschlüssig mit diesem verbunden sind. Die Trägerplatte weist eine Unterseite auf, sowie eine der Unterseite entgegengesetzte Oberseite, die in einer vertikalen Richtung von der Unterseite beabstandet ist und die einen ersten Substratmontageabschnitt aufweist. Außerdem ist an der Oberseite der Trägerplatte eine erste Lötstoppbarriere ausgebildet, die sich in der vertikalen Richtung über die Ebene des ersten Substratmontageabschnitts hinaus erstreckt. Das erste Substrat wird derart auf den ersten Substratmontageabschnitt aufgelegt, dass die Unterseite des ersten Substrats dem ersten Substratmontageabschnitt zugewandt ist und das erste Lot zwischen dem ersten Substratmontageabschnitt und dem ersten Substrat angeordnet ist. Danach wird das erste Lot aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und das erste Substrat an dessen unterer Metallisierungsschicht stoffschlüssig mit der Trägerplatte verbindet. Dabei ist die Menge des Lotes so gewählt, dass nach dessen Aufschmelzen der Abstand zwischen der Unterseite des ersten Substrats und dem Substratmontageabschnitt geringer ist als eine maximale Höhe, mit der sich die Lötstoppbarriere in der vertikalen Richtung über die Ebene des Substratmontageabschnitts hinaus erstreckt.
- Dieser sowie weitere Aspekte der Erfindung werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen:
-
1 –5 verschiedene Schritte eines Verfahrens zum Verlöten eines Substrats mit einer Trägerplatte. -
6 eine Draufsicht auf eine Trägerplatte, die eine Lötstoppbarriere aufweist, welche als geschlossener Ring ausgebildet ist. -
7 eine Draufsicht auf eine Trägerplatte, die eine Lötstoppbarriere aufweist, welche als segmentierter Ring ausgebildet ist. -
8 einen Querschnitt durch die Trägerplatte gemäß7 . -
9 die mit einem Substrat bestückte Trägerplatte gemäß7 . -
10 eine Draufsicht auf eine Trägerplatte, die drei Lötstoppbarrieren aufweist, welche jeweils als geschlossener Ring ausgebildet sind. -
11 eine Draufsicht auf eine Trägerplatte, die drei Lötstoppbarrieren aufweist, welche jeweils als segmentierter Ring ausgebildet sind. -
12 die Trägerplatte gemäß10 mit drei aufgelöteten Substraten. -
13 die Trägerplatte gemäß11 mit drei aufgelöteten Substraten. - Die Darstellung in den Figuren ist nicht maßstäblich. Sofern nicht anders angegeben, bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder gleichwirkende Elemente.
-
1 zeigt einen Querschnitt durch eine Trägerplatte3 und ein Substrat2 , das mittels eines Lotes42 auf die Trägerplatte3 gelötet werden soll. - Das Substrat
2 weist eine Oberseite2t auf, sowie eine der Oberseite entgegengesetzte Unterseite2b . Die Oberseite2t des bereitgestellten aber noch nicht mit der Trägerplatte3 verlöteten Substrats2 kann optional mit einem oder mehreren Halbleiterchips1 vorbestückt sein. - Das Substrat
2 weist einen dielektrischen Isolationsträger20 auf, sowie eine obere Metallisierungsschicht21 und eine optionale untere Metallisierungsschicht22 , die auf einander entgegengesetzten Seiten des Isolationsträgers20 angeordnet und flächig mit diesem verbunden sind. Die obere Metallisierungsschicht21 kann bei Bedarf strukturiert sein, so dass sie Leiterbahnen aufweist, die beispielsweise zur elektrischen Verschaltung und/oder zur Chipmontage genutzt werden können. Der dielektrische Isolationsträger20 kann dazu verwendet werden, die obere Metallisierungsschicht21 und die untere Metallisierungsschicht22 elektrisch voneinander zu isolieren. - Bei dem Substrat
2 kann es sich beispielsweise um ein Keramiksubstrat handeln, bei dem der Isolationsträger20 als dünne Schicht ausgebildet ist, die Keramik aufweist oder aus Keramik besteht. Als Materialien für die obere Metallisierungsschicht21 und, soweit vorhanden, die untere Metallisierungsschicht eignen sich elektrisch gut leitende Metalle wie beispielsweise Kupfer oder Kupferlegierungen, Aluminium oder Aluminiumlegierungen, aber auch beliebige andere Metalle oder Legierungen. Sofern der Isolationsträger20 Keramik aufweist oder aus Keramik besteht, kann es sich bei der Keramik beispielsweise um Aluminiumoxid (Al2O3) oder Aluminiumnitrid (AlN) oder Zirkoniumoxid (ZrO2) handeln, oder um eine Mischkeramik, die neben zumindest einer der genannten Keramikmaterialien noch wenigstens ein weiteres, von diesem verschiedenes Keramikmaterial aufweist. Zum Beispiel kann ein Substrat2 als DCB-Substrat (DCB = Direct Copper Bonding), als DAB-Substrat (DAB = Direct Aluminum Bonding), als AMB-Substrat (AMB = Active Metal Brazing) oder als IMS-Substrat (IMS = Insulated Metal Substrate) ausgebildet sein. Die obere Metallisierungsschicht21 und die untere Metallisierungsschicht22 können, unabhängig voneinander, jeweils eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweisen. Die Dicke des Isolationsträgers20 kann z. B. im Bereich von 0,1 mm bis 2 mm liegen. Größere oder kleinere als die angegebenen Dicken sind jedoch ebenfalls möglich. Die Dicken sind dabei jeweils in einer Richtung senkrecht zur Unterseite2b des Substrats2 zu ermitteln. - Die Trägerplatte
3 weist eine Unterseite3b auf, sowie eine der Unterseite3b entgegengesetzte Oberseite3t , die in einer vertikalen Richtung v von der Unterseite3b beabstandet ist. Die vertikale Richtung v kann beispielsweise senkrecht zur Unterseite3b verlaufen. Ein im Wesentlichen ebener Abschnitt30 der Oberseite3t bildet einen Substratmontageabschnitt30 , an dem das Substrat2 an die Trägerplatte3 gelötet wird. - Weiterhin ist an der Oberseite
3t der Trägerplatte3 eine Lötstoppbarriere31 ausgebildet, die sich in der vertikalen Richtung v über die Ebene des Substratmontageabschnitts30 hinaus erstreckt. - Die Trägerplatte
3 kann zum Beispiel als metallische Platte ausgebildet sein. Sie kann vollständig oder zu wenigstens 90% aus Kupfer, Aluminium oder einer Kupfer-Aluminium-Legierung bestehen, oder aus einem Metall-Matrix-Kompositmaterial (MMC = Metal Matrix Composite), aber auch aus anderen thermisch gut leitenden Materialien. Optional kann sie zumindest an ihrer Oberseite3t noch eine dünne Beschichtung, beispielsweise eine galvanisch aufgebrachte Nickelschicht, aufweisen, um die Lötbarkeit zu verbessern. - Soweit ein Substrat
2 mit einem oder mehreren optionalen Halbleiterchips1 bestückt ist, kann es mit diesen Halbleiterchips1 vorbestückt werden. Hierzu werden die Halbleiterchips1 jeweils mittels einer Verbindungsschicht41 , beispielsweise einer Lotschicht, einer Schicht mit einem gesinterten Metallpulver oder einer elektrisch leitenden oder elektrisch isolierenden Klebstoffschicht stoffschlüssig mit der oberen Metallisierungsschicht21 verbunden. Danach wird das auf diese Weise mit einem oder mehreren Halbleiterchips1 vorbestückte Substrat2 mit der Trägerplatte3 verlötet. Ein jeder derartige Halbleiterchip1 kann ein beliebiges elektronisches Bauelement enthalten, zum Beispiel einen MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einen IGBT (Insulated Gate Bipolar Transistor), einen Thyristor, einen JFET (Junction Field Effect Transistor), einen HEMT (High Electron Mobility Transistor), eine Diode, etc., alternativ oder zusätzlich auch ein oder mehrere beliebige andere aktive oder passive elektronische Bauelemente. - Die Oberseite
2t des Substrats2 stellt dessen Bestückungsseite dar und ist durch die der Trägerplatte3 abgewandte Seite des Substrats2 gegeben, während die der Trägerplatte3 zugewandte Seite des Substrats2 dessen Unterseite2b bildet. Die Unterseite2b des Substrats2 dient dazu, dieses stoffschlüssig mit der Trägerplatte3 zu verbinden. - Wie weiterhin in
2 dargestellt ist, wird dann das Lot42 zwischen dem Substrat2 und der Trägerplatte3 positioniert. Beispielsweise kann das Lot42 als Paste auf den Substratmontageabschnitt30 aufgetragen oder als vorgeformtes, festes Lotplättchen auf den Substratmontageabschnitt30 aufgelegt werden. -
3 zeigt das mittelbar über das Lot42 auf den Substratmontageabschnitt30 aufgelegte, vorbestückte Substrat2 . In diesem Zustand kontaktiert das Lot42 sowohl die Oberseite3t der Trägerplatte3 als auch die Unterseite2b des Substrats2 . - Das Lot
42 wird dann, wie in4 dargestellt ist, aufgeschmolzen und verläuft dabei seitlich bis zur Lötstoppbarriere31 , von der es gestoppt wird. Die Menge des Lotes42 ist so gewählt, dass nach dessen Aufschmelzen der Abstand zwischen der Unterseite2b des Substrats2 und dem Substratmontageabschnitt30 geringer ist als eine maximale Höhe h31, mit der sich die Lötstoppbarriere31 in der vertikalen Richtung v über die Ebene des Substratmontageabschnitts30 hinaus erstreckt, verhindert die Lötstoppbarriere31 auch ein zu weites Verschwimmen des Substrats2 auf dem flüssigen Lot42 , da sie einen Anschlag für das Substrat2 bildet. Die maximale Höhe h31 kann zum Beispiel wenigstens 50 μm betragen, und/oder höchstens 1 mm oder 0,5 mm. Um Platz auf der Trägerplatte3 einzusparen, kann eine Lötstoppbarriere31 optional eine sehr geringe minimale Breite b bei halber maximaler Höhe h31 aufweisen. Die minimale Breite b bei halber maximaler Höhe h31 kann beispielsweise kleiner oder gleich 0,5 mm sein. - Nach dem Aufschmelzen wird das Lot
42 wieder bis zur Erstarrung abgekühlt und grenzt danach sowohl an die Oberseite3t der Trägerplatte3 als auch an die Unterseite2b des Substrats2 an und verbindet diese fest und stoffschlüssig miteinander.5 zeigt den fertig gelöteten Verbund mit der Trägerplatte3 und dem aufgelöteten Substrat2 . -
6 zeigt eine Draufsicht auf der in1 dargestellten, noch nicht mit dem Substrat2 bestückten Trägerplatte3 . In dieser Ansicht ist zu erkennen, dass eine Lötstoppbarriere31 als geschlossener Ring ausgebildet sein kann, der den Substratmontageabschnitt30 umgibt. - Gemäß einer alternativen, in
7 gezeigten Ausgestaltung kann eine Lötstoppbarriere31 aber auch als segmentierter Ring ausgebildet sein, der den Substratmontageabschnitt30 umgibt.8 zeigt einen Querschnitt durch die Trägerplatte3 gemäß7 , und9 eine Draufsicht auf die Trägerplatte3 gemäß den7 und8 nach dem Auflöten eines Substrats2 auf den Substratmontageabschnitt30 . - Auch die Wirkungsweise einer segmentierten Lötstoppbarriere
31 basiert darauf, dass sie bei aufgeschmolzenem Lot42 , wie bereits erläutert, einen seitlichen Anschlag für das Substrat2 bildet, so dass dieses nicht allzu weit seitlich verschwimmen kann. Sofern nicht eine zu große Menge an Lot42 verwendet wird, wird das flüssige Lot42 aufgrund seiner Oberflächenspannung – abgesehen von nicht signifikanten Randeffekten – zwischen dem Substrat2 und dem Substratmontageabschnitt30 gehalten. Damit verhindert die segmentierte Lötstoppbarriere31 nicht nur ein zu starkes seitliches Verschwimmen des Substrates2 , sondern indirekt auch ein zu starkes Auseinanderlaufen des Lotes42 . - Auf die vorangehend erläuterte Weise kann selbstverständlich nicht nur ein Substrat
2 auf eine Trägerplatte3 gelötet werden, sondern es können auch zwei oder mehr Substrate2 auf dieselbe Trägerplatte3 gelötet werden. Hierbei wird zum Auflöten einen jeden Substrats2 ein eigenes Lot42 verwendet. Die zum Auflöten der einzelnen Substrate2 jeweils eingesetzten Lötstoppbarrieren31 verhindern, dass die Lote42 dabei ineinander fließen. - Die
10 und11 zeigen jeweils eine Trägerplatte3 mit beispielshaft drei Substratmontageabschnitten30 , die jeweils als Abschnitte der Oberseite3t der Trägerplatte3 ausgebildet und von einer eigenen Lötstoppbarriere31 umgeben sind. Bei der Trägerplatte3 gemäß10 sind die Lötstoppbarrieren31 als geschlossene Ringe ausgebildet, bei der Trägerplatte3 gemäß11 hingegen als segmentierte Ringe. -
12 zeigt die Trägerplatte3 gemäß10 , nachdem auf jeden der Substratmontageabschnitte30 ein mit einem Halbleiterchip1 bestücktes Substrat2 gelötet wurde. Entsprechend zeigt13 die Trägerplatte3 gemäß11 , nachdem auf jeden der Substratmontageabschnitte30 ein mit einem Halbleiterchip1 bestücktes Substrat2 gelötet wurde. Wie sowohl anhand von12 als auch anhand von13 zu erkennen ist, kann zwischen zwei benachbarten Substratmontageabschnitten30 bzw. zwischen zwei benachbarten Substraten2 sowohl ein Abschnitt der Lötstoppbarriere31 des einen als auch ein Abschnitt der Lötstoppbarriere31 des anderen der benachbarten Substratmontageabschnitte30 bzw. Substrate2 angeordnet sein.
Claims (11)
- Verfahren zum Verlöten mindestens eines ersten Substrats (
2 ) mit einer Trägerplatte (3 ) mit den Schritten: Bereitstellen einer Trägerplatte (3 ), die – eine Unterseite (3b ) aufweist, sowie eine der Unterseite (3b ) entgegengesetzte Oberseite (3t ), die in einer vertikalen Richtung (v) von der Unterseite (3b ) beabstandet ist und die einen ersten Substratmontageabschnitt (30 ) aufweist; – eine erste Lötstoppbarriere (31 ), die an der Oberseite (3t ) der Trägerplatte (3 ) ausgebildet ist und die sich in der vertikalen Richtung (v) über die Ebene des ersten Substratmontageabschnitts (30 ) hinaus erstreckt; Bereitstellen eines ersten Substrats (2 ), das eine Unterseite (2b ) aufweist, einen dielektrischen Isolationsträger (20 ), sowie eine obere Metallisierungsschicht (21 ) und eine untere Metallisierungsschicht (22 ), die aufeinander entgegengesetzte Seiten des dielektrischen Isolationsträgers (20 ) aufgebracht und stoffschlüssig mit diesem verbunden sind; Bereitstellen eines ersten Lotes (42 ); Auflegen des ersten Substrats (2 ) auf den ersten Substratmontageabschnitt (30 ) derart, dass die Unterseite (2b ) des ersten Substrats (2 ) dem ersten Substratmontageabschnitt (30 ) zugewandt ist und das erste Lot (42 ) zwischen dem ersten Substratmontageabschnitt (30 ) und dem ersten Substrat (2 ) angeordnet ist; und nachfolgend Aufschmelzen des ersten Lotes (42 ) und nachfolgendes Abkühlen des aufgeschmolzenen ersten Lotes (42 ), bis dieses erstarrt und das erste Substrat (2 ) an dessen unterer Metallisierungsschicht (22 ) stoffschlüssig mit der Trägerplatte (3 ) verbindet, wobei die Menge des ersten Lotes (42 ) so gewählt ist, dass nach dessen Aufschmelzen der Abstand zwischen der Unterseite (2b ) des ersten Substrats (2 ) und dem Substratmontageabschnitt (30 ) geringer ist als eine maximale Höhe (h31), mit der sich die erste Lötstoppbarriere (31 ) in der vertikalen Richtung (v) über die Ebene des Substratmontageabschnitts (30 ) hinaus erstreckt. - Verfahren nach Anspruch 1, bei dem sich die erste Lötstoppbarriere (
31 ) in der vertikalen Richtung (v) um mindestens 50 μm über die Ebene des ersten Substratmontageabschnitts (30 ) hinaus erstreckt. - Verfahren nach Anspruch 1 oder 2, bei dem sich die erste Lötstoppbarriere (
31 ) in der vertikalen Richtung (v) um höchstens 1 mm über die Ebene des ersten Substratmontageabschnitts (30 ) hinaus erstreckt. - Verfahren nach einem der vorangehenden Ansprüche, bei dem sich die erste Lötstoppbarriere (
31 ) um eine maximale Höhe (h31) über die Ebene des ersten Substratmontageabschnitts (30 ) hinaus erstreckt; und die erste Lötstoppbarriere (31 ) bei der halben maximalen Höhe (0,5·h31) senkrecht zur vertikalen Richtung (v) eine minimale Breite (b) von kleiner oder gleich 0,5 mm aufweist. - Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Lötstoppbarriere (
31 ) als geschlossener Ring ausgebildet ist, der den ersten Substratmontageabschnitt (30 ) umgibt. - Verfahren nach einem der Ansprüche 1 bis 4, bei dem die erste Lötstoppbarriere (
31 ) als segmentierter Ring ausgebildet ist, der den ersten Substratmontageabschnitt (30 ) umgibt. - Verfahren nach einem der vorangehenden Ansprüche, bei dem der dielektrische Isolationsträger (
20 ) als Keramikplättchen ausgebildet ist. - Verfahren nach einem der vorangehenden Ansprüche, bei dem die untere Metallisierungsschicht (
22 ) des ersten Substrats (2 ) eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweist. - Verfahren nach einem der vorangehenden Ansprüche, bei dem das bereitgestellte erste Substrat (
2 ) eine seiner Unterseite (2b ) entgegengesetzte Oberseite (2t ) aufweist, die mit einem ersten Halbleiterchip (1 ) bestückt ist. - Verfahren nach einem der vorangehenden Ansprüche, bei dem die Oberseite (
3t ) der bereitgestellten Trägerplatte (3 ) einen von dem ersten Substratmontageabschnitt (30 ) beabstandeten zweiten Substratmontageabschnitt (30 ) aufweist; und eine zweite Lötstoppbarriere (31 ), die an der Oberseite (3t ) der Trägerplatte (3 ) ausgebildet ist und die sich in der vertikalen Richtung (v) über die Ebene des zweiten Substratmontageabschnitts (30 ) hinaus erstreckt; und wobei das Verfahren die weiteren Schritte aufweist: Bereitstellen eines zweiten Substrats (2 ), das eine Unterseite (2b ) aufweist; Bereitstellen eines zweiten Lotes (42 ); Auflegen des zweiten Substrats (2 ) auf den zweiten Substratmontageabschnitt (30 ) derart, dass die Unterseite (2b ) des zweiten Substrats (2 ) dem zweiten Substratmontageabschnitt (30 ) zugewandt ist und das zweite Lot (42 ) zwischen dem zweiten Substratmontageabschnitt (30 ) und dem zweiten Substrat (2 ) angeordnet ist; und nachfolgend Aufschmelzen des zweiten Lotes (42 ) und nachfolgendes Abkühlen des aufgeschmolzenen zweiten Lotes (42 ), bis dieses erstarrt und das zweite Substrat (2 ) an dessen unterer Metallisierungsschicht (22 ) stoffschlüssig mit der Trägerplatte (3 ) verbindet. - Verfahren nach Anspruch 10, bei dem ein Abschnitt der ersten Lötstoppbarriere (
31 ) und ein Abschnitt der zweiten Lötstoppbarriere (31 ) nebeneinander zwischen dem ersten Substratmontageabschnitts (30 ) und dem zweiten Substratmontageabschnitt (30 ) angeordnet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014115202.6A DE102014115202B4 (de) | 2014-10-20 | 2014-10-20 | Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014115202.6A DE102014115202B4 (de) | 2014-10-20 | 2014-10-20 | Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014115202A1 DE102014115202A1 (de) | 2016-04-21 |
DE102014115202B4 true DE102014115202B4 (de) | 2017-08-31 |
Family
ID=55637732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014115202.6A Active DE102014115202B4 (de) | 2014-10-20 | 2014-10-20 | Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102014115202B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019132332B3 (de) * | 2019-11-28 | 2021-01-28 | Infineon Technologies Ag | Verfahren zum Herstellen eines Moduls, Lötkörper mit einem erhöhten Rand zum Herstellen eines Moduls und Verwenden des Lötkörpers zum Herstellen eines Leistungsmoduls |
EP3958302A1 (de) | 2020-08-17 | 2022-02-23 | Infineon Technologies AG | Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298033A (ja) * | 2000-04-12 | 2001-10-26 | Hitachi Ltd | 半導体装置 |
DE102004055817B3 (de) * | 2004-11-18 | 2006-01-12 | Danfoss Silicon Power Gmbh | Verfahren zum Herstellen eines Leistungshalbleitermoduls und Halbleitermodul |
DE102012200325A1 (de) * | 2011-09-12 | 2013-03-14 | Infineon Technologies Ag | Halbleiteranordnung mit plattierter Basisplatte |
-
2014
- 2014-10-20 DE DE102014115202.6A patent/DE102014115202B4/de active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298033A (ja) * | 2000-04-12 | 2001-10-26 | Hitachi Ltd | 半導体装置 |
DE102004055817B3 (de) * | 2004-11-18 | 2006-01-12 | Danfoss Silicon Power Gmbh | Verfahren zum Herstellen eines Leistungshalbleitermoduls und Halbleitermodul |
DE102012200325A1 (de) * | 2011-09-12 | 2013-03-14 | Infineon Technologies Ag | Halbleiteranordnung mit plattierter Basisplatte |
Also Published As
Publication number | Publication date |
---|---|
DE102014115202A1 (de) | 2016-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009002065B4 (de) | Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls | |
DE102012214901B4 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung | |
DE10208635B4 (de) | Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle | |
DE102014115847B4 (de) | Verfahren zur Herstellung eines Leistungshalbleitermoduls | |
DE102008057817B4 (de) | Vorrichtung und Verfahren mit einem Lötprozess | |
DE102005049687B4 (de) | Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung | |
DE102016108060B4 (de) | Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung | |
DE112015005836B4 (de) | Leistungsmodul | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
EP3036761B1 (de) | Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat | |
DE102012206758B3 (de) | Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement | |
DE102009016649A1 (de) | Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger | |
DE102014221443B4 (de) | Elektronikbauteil und Verfahren zur Herstellung von Elektronikbauteilen | |
DE102012201172A1 (de) | Leistungshalbleitermodul mit geprägter Bodenplatte und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte | |
DE102014105957B3 (de) | Verfahren zur Herstellung einer Lötverbindung | |
DE102014114808A1 (de) | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls | |
DE102013108808A1 (de) | Verfahren zur Herstellung eines Kühlkörpers und Kühlkörper | |
DE102019211109A1 (de) | Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen | |
DE102015114522B4 (de) | Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern | |
DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102014115202B4 (de) | Verfahren zum verlöten mindestens eines substrats mit einer trägerplatte | |
DE102015013511B3 (de) | Laserstrahlungsquelle und Verfahren zur Herstellung einer Laserstrahlungsquelle und Verwendung eines Lötprozesses | |
DE102015114521B4 (de) | Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger | |
DE102013200868B4 (de) | Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung | |
DE102016115221A1 (de) | Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |