DE102014105727A1 - Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren - Google Patents

Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren Download PDF

Info

Publication number
DE102014105727A1
DE102014105727A1 DE102014105727.9A DE102014105727A DE102014105727A1 DE 102014105727 A1 DE102014105727 A1 DE 102014105727A1 DE 102014105727 A DE102014105727 A DE 102014105727A DE 102014105727 A1 DE102014105727 A1 DE 102014105727A1
Authority
DE
Germany
Prior art keywords
substrate
metallized
cooling structures
beads
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014105727.9A
Other languages
English (en)
Inventor
Alexander Herbrandt
Andre Uhlemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014105727A1 publication Critical patent/DE102014105727A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K9/00Arc welding or cutting
    • B23K9/04Welding for other purposes than joining, e.g. built-up welding
    • B23K9/042Built-up welding on planar surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13062Junction field-effect transistor [JFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Halbleitermodul umfasst ein Substrat mit einer metallisierten ersten Seite und einer metallisierten zweiten Seite entgegengesetzt zur metallisierten ersten Seite. Ein Halbleiterchip ist an der metallisierten ersten Seite des Substrats befestigt. Mehrere Kühlstrukturen sind an die metallisierte zweite Seite des Substrats geschweißt. Jede der Kühlstrukturen umfasst mehrere ausgeprägte Schweißperlen, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt. Das Substrat kann elektrisch leitfähig oder isolierend sein. Entsprechende Verfahren zur Herstellung solcher Halbleitermodule und Substrate mit solchen geschweißten Kühlstrukturen werden auch angeführt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Anmeldung bezieht sich auf Halbleitermodule und insbesondere auf direkt gekühlte Substrate für Halbleitermodule und Verfahren zur Herstellung solcher Substrate und Module.
  • HINTERGRUND
  • Die Wärmeableitung ist eine wichtige Erwägung bei der Konstruktion von Leistungselektronik und muss sorgfältig gesteuert werden. Um Halbleitervorrichtungen vor einer Überhitzung zu schützen, sollte das Kühlsystem eines Leistungsmoduls sehr effizient sein. Die Kühlmethode basiert typischerweise auf dem Typ des Leistungsmoduls. Leistungsmodule können beispielsweise direkt oder indirekt gekühlt werden. Ferner können Module eine Basisplatte aufweisen oder nicht, wobei die Basisplatte flach oder strukturiert sein kann. Herkömmliche Leistungsmodul-Basisplatten bestehen normalerweise aus Kupfer aufgrund der ausgezeichneten Wärmeleitfähigkeit. Andere Materialien wie AlSiC, Aluminium oder Mantelmaterialien sind geeignete Ersatzstoffe mit dem Vorteil niedrigerer Kosten. Leistungsmodule ohne Basisplatte sind günstiger, aber mit verringerter thermischer Leistung im Vergleich zu Modulen, die eine Basisplatte verwenden.
  • Leistungsmodule mit und ohne Basisplatte können indirekt durch einen Kühler auf Luft- oder Fluidbasis gekühlt werden. Typischerweise strömt die in den Halbleiterplättchen (Halbleiterchips) erzeugte Wärme durch ein Keramiksubstrat mit metallisierten Seiten wie z. B. ein DCB (direkt kupfergebondet), die verschiedenen Lötschichten (Chiplöten, Systemlöten usw.) und die Basisplatte. Der Wärmekontakt für die Wärmeleitung wird durch eine Wärmeleitpaste zwischen der Basisplatte (oder DCB im Fall ohne Basisplatte) und dem Kühler verwirklicht. Das Kühlen von Halbleiterchips in dieser Weise ist weniger als optimal, da die Wärmeleitpaste eine niedrige Wärmeleitfähigkeit von etwa 1 W/mK aufweist.
  • Direkt gekühlte Leistungsmodule mit strukturierten Basisplatten schaffen eine effizientere Kühlung von Leistungsvorrichtungen. Solche Basisplatten weisen Stift- oder Rippenkühlstrukturen an der Unterseite der Basisplatte in direktem Kontakt mit einer Kühlflüssigkeit (z. B. Wasser oder einem Wasser-Glycol-Gemisch) auf, so dass hohe Wärmeübertragungskoeffizienten erreicht werden. Verschiedene Technologien für die Herstellung von strukturierten Basisplatten stehen zur Verfügung, wie z. B. ein Metallspritzgießprozess (MIM) oder die Schmiedetechnologie, die gewöhnlich hohe Produktions- und Materialkosten aufweisen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform eines Halbleitermodul-Stützelements umfasst das Stützelement ein Substrat mit einer metallisierten Seite und mehrere Kühlstrukturen, die an die metallisierte Seite des Substrats geschweißt sind. Jede der Kühlstrukturen umfasst mehrere ausgeprägte Schweißperlen, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt.
  • Gemäß einer Ausführungsform eines Halbleitermoduls umfasst das Halbleitermodul ein Substrat mit einer metallisierten ersten Seite und einer metallisiertem zweiten Seite entgegengesetzt zur metallisierten ersten Seite. Ein Halbleiterchip ist an der metallisierten ersten Seite des Substrats befestigt. Mehrere Kühlstrukturen sind an die metallisierte zweite Seite des Substrats geschweißt. Jede der Kühlstrukturen umfasst mehrere ausgeprägte Schweißperlen, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt.
  • Gemäß einer Ausführungsform zum Ausbilden von Kühlstrukturen für ein Halbleitermodul umfasst das Verfahren Folgendes: Bereitstellen eines Substrats mit einer metallisierten Seite; und Schweißen von mehreren Kühlstrukturen an die metallisierte Seite des Substrats, wobei jede der Kühlstrukturen mehrere ausgeprägte Schweißperlen umfasst, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt.
  • Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleitermoduls umfasst das Verfahren Folgendes: Bereitstellen eines Substrats mit einer metallisierten ersten Seite und einer metallisierten zweiten Seite entgegengesetzt zur metallisierten ersten Seite; Befestigen eines Halbleiterchips an der metallisierten ersten Seite des Substrats; und Schweißen von mehreren Kühlstrukturen an die metallisierte zweite Seite des Substrats, wobei jede der Kühlstrukturen mehrere ausgeprägte Schweißperlen umfasst, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt.
  • Der Fachmann erkennt zusätzliche Merkmale und Vorteile beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der begleitenden Zeichnungen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstäblich, wobei stattdessen die Betonung auf die Erläuterung der Prinzipien der Erfindung gelegt ist. Überdies bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
  • 1 stellt eine perspektivische Seitenansicht einer Ausführungsform eines Stützelements für ein Halbleitermodul während der Ausbildung von Kühlstrukturen am Stützelement dar;
  • 2 stellt eine Querschnittsansicht einer Ausführungsform einer Kühlstruktur dar, die an eine metallisierte Seite eines Halbleitermodul-Stützelements gebondet ist;
  • 3 stellt eine perspektivische Seitenansicht einer weiteren Ausführungsform eines Stützelements für ein Halbleitermodul während der Ausbildung von Kühlstrukturen am Stützelement dar;
  • 4 stellt eine perspektivische Seitenansicht einer Ausführungsform zum Befestigen eines Deckels an einem Halbleitermodul mit einem Stützelement mit Kühlstrukturen dar;
  • 5 stellt eine perspektivische Seitenansicht einer Ausführungsform zum Bonden von Kühlstrukturen an eine freigelegte Seite eines Stützelements, das in einem Halbleitermodul mit einem Deckel enthalten ist, dar;
  • 6 stellt eine Querschnittsansicht einer Ausführungsform eines Halbleitermoduls mit direkt gebondeten Kühlstrukturen dar, die sich in eine Aussparung erstrecken, die in einem am Modul befestigten Kühler ausgebildet ist;
  • 7A stellt eine Draufsicht eines Halbleitermoduls von oben nach unten gemäß noch einer weiteren Ausführungsform dar; und
  • 7B stellt eine Querschnittsansicht des Moduls in 7A dar.
  • DETAILLIERTE BESCHREIBUNG
  • Gemäß den hier beschriebenen Ausführungsformen werden Kühlstrukturen zur metallisierten Seite eines Stützelements für Halbleitermodule durch einen mehrstufigen Schweißprozess hinzugefügt. Die Kühlstrukturen werden schrittweise über einen Lichtbogenschweiß- oder einen anderen Typ von Schweißprozess aufgebaut, der mehrere Male an einem Substrat angewendet wird. In einer ersten Stufe des Schweißprozesses wird eine Schweißperle auf einer metallisierten Seite des Substrats ausgebildet. In jeder nachfolgenden Stufe wird eine zusätzliche Schweißperle hinzugefügt, um eine gestapelte Anordnung von ausgeprägten Schweißperlen auszubilden, die sich vom Substrat weg erstreckt. Jede gestapelte Anordnung von Schweißperlen bildet eine Kühlstruktur. Das resultierende Stützelement mit direkt geschweißten Kühlstrukturen schafft eine kosteneffiziente Lösung für die Verwendung in Halbleitermodulen, um Wärme effizienter von den in den Modulen enthaltenen Halbleiterchips weg zu übertragen.
  • 1 stellt eine Ausführungsform zum Ausbilden von Kühlstrukturen 100 an einem Stützelement 102 für ein Halbleitermodul dar. Das Stützelement 102 kann ein beliebiger Typ von Substrat mit einer metallisierten Seite zur Verwendung in einem Halbleitermodul sein. Das Substrat 102 kann beispielsweise ein Metallbereich eines Leiterrahmens, TFC (Dickfilmkupfer), einer Metallklemme usw. sein. Alternativ kann das Substrat 102 ein Metallblock sein, der an die Rückseite eines Halbleitersubstrats wie z. B. eines Siliziumsubstrats oder eines Verbundhalbeitersubstrats gebondet ist.
  • Das in 1 gezeigte Substrat 102 umfasst ein Isolationsmaterial 104 mit entgegengesetzten metallisierten Seiten 106, 108. Die metallisierte erste Seite 106 des Substrats 102 kann dasselbe oder ein anderes Material als die metallisierte zweite Seite 108 des Substrats 102 umfassen. Das Substrat 102 kann beispielsweise ein Standard-DCB-(direkt kupfergebondet), DAB-(direkt aluminiumgebondet), AMB-(aktiv metallhartgelötet) oder IMS-(isoliertes Metallsubstrat)Substrat sein. Ein Standard-DCB-Substrat umfasst Kupferoberflächen, die auf die oberen und unteren Flächen eines Isolationsmaterials wie z. B. Al2O3-Keramikmaterials aufgebracht sind. Ein Standard-DAB-Substrat umfasst Aluminiumoberflächen, die auf die oberen und unteren Flächen eines Keramikmaterials aufgebracht sind. Ein Standard-AMB-Substrat umfasst Metallfolien, die an entgegengesetzte Seiten eines Isolationsmaterials wie z. B. eines AlN-Keramikmaterials hartgelötet sind. Ein Standard-IMS-Substrat umfasst ein Isolationsmaterial wie z. B. ein Polymer, das direkt mit einer Modulbasisplatte verbunden ist. In jedem Fall sind mehrere Kühlstrukturen 100 direkt an eine metallisierte Seite 106 des Substrats 102 geschweißt.
  • 1 zeigt zwei Kühlstrukturen 100 in verschiedenen Stufen des Schweißprozesses. Bei der Vollendung des Schweißprozesses umfasst jede der Kühlstrukturen 100 mehrere ausgeprägte Schweißperlen 110, 112, 114, 116, 118, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat 102 weg erstreckt. Die linke Seite von 1 zeigt eine erste Schweißstufe zum Ausbilden einer Kühlstruktur 100, die das Ausbilden einer ersten ausgeprägten Schweißperle 110 umfasst, die direkt an die metallisierte Seite 106 des Substrats 102 geschweißt wird. In einer Ausführungsform wird die erste Schweißperle 110 durch Lichtbogenschweißen ausgebildet und umfasst dasselbe Material wie die metallisierte Seite 106 des Substrats 102, an die die erste Schweißperle 110 gebondet wird. Lichtbogenschweißen ist ein Prozess, in dem eine Leistungsversorgung verwendet wird, um einen elektrischen Lichtbogen zwischen einer Elektrode 120 und der metallisierten Seite 106 des Substrats 102 zu erzeugen, um die Metalle am Schweißpunkt zu schmelzen. Eine zweite Schweißperle 112 wird auf der ersten Schweißperle 110 ausgebildet, nachdem sich das erste geschmolzene Bad ausreichend verfestigt, um die erste Schweißperle 110 zu bilden. In dieser Weise können ausgeprägte Schweißperlen 110, 112, 114, 116, 118 aufeinander gestapelt werden, um Kühlstrukturen 100 auszubilden, die sich vom Substrat 102 weg erstrecken. Der Lichtbogenschweißprozess kann entweder Gleichstrom (DC) oder Wechselstrom (AC) und verbrauchbare oder nicht verbrauchbare Elektroden 120 verwenden. Der Schweißbereich kann durch einen gewissen Typ von Schutzgas, Dampf oder Schlacke geschützt werden, der in 1 wegen der leichten Darstellung nicht gezeigt ist. Der Lichtbogenschweißprozess kann manuell, halbautomatisch oder vollautomatisch sein. Beim Lichtbogenschweißen findet keine mechanische Behandlung des Substrats 102 statt, da das Lichtbogenschweißen auf elektrischem Strom basiert, was Risse des Substrats 102 oder eine andere irreversible Beschädigung beseitigt. Andere Typen von Schweißprozessen wie z. B. Laserschweißen können verwendet werden, um die Schweißperlen 110, 112, 114, 116, 118 auszubilden, die direkt an die metallisierte Seite 106 des Substrats 102 geschweißt werden.
  • In einer zweiten Stufe des Schweißprozesses wird eine dritte ausgeprägte Schweißperle 114 auf jeder der zweiten Schweißperlen 112 ausgebildet, nachdem sich die zweiten Schweißperlen 112 verfestigen. Zusätzliche aufeinander folgende Schweißstufe(n) können ausgeführt werden, um eine oder mehrere zusätzliche ausgeprägte Schweißperlen 116, 118 auf jedem Stapel von bereits existierenden Schweißperlen auszubilden, nachdem sich die vorher ausgebildeten Schweißperlen verfestigen. Im Allgemeinen werden die Schweißperlen 110, 112, 114, 116, 118 in jeder gestapelten Anordnung in aufeinander folgenden Stufen durch Lichtbogenschweißen oder einen anderen geeigneten Schweißprozess mit einer Verfestigungsperiode zwischen jeder Schweißstufe ausgebildet, die ermöglicht, dass sich die in der vorangehenden Stufe ausgebildeten Schweißperlen verfestigen, bevor die Schweißperlen in der nächsten Stufe ausgebildet werden. Die rechte Seite von 1 zeigt eine Kühlstruktur 100 während einer fünften Schweißstufe, die das Ausbilden einer fünften ausgeprägten Schweißperle 118 auf der vierten Schweißperle 116 in der gestapelten Anordnung umfasst. Diese Kühlstruktur 100 weist fünf ausgeprägte Schweißperlen 110, 112, 114, 116, 118 auf, die aufeinander gestapelt sind und direkt an die metallisierte Seite 106 des Substrats 102 geschweißt sind. Die Schweißperlen 110, 112, 114, 116, 118 können Tropfen oder Linien von Schweißmetall sein. An sich können die Kühlstrukturen 100 eine im Allgemeinen säulenartige Form im Fall von tropfenförmigen Schweißperlen oder im Allgemeinen eine Rippentypform im Fall von linienförmigen Schweißperlen aufweisen. Zumindest einige säulenartige Kühlstrukturen 100 können unterschiedliche Durchmesser und Längen aufweisen.
  • In jedem Fall wird der zuletzt ausgebildeten Schweißperle erlaubt, sich zu verfestigen, bevor die nächste Schweißperle im Stapel ausgebildet wird, so dass die Kühlstrukturen 100 aus gestapelten Anordnungen von ausgeprägten Schweißperlen 110, 112, 114, 116, 118 ausgebildet werden. In einer Lichtbogenschweißausführungsform ist eine Schweißgrenzfläche oder -naht zwischen benachbarten der Schweißperlen 110, 112, 114, 116, 118 in derselben gestapelten Anordnung vorhanden, wie durch die gestrichelten Linien angegeben, die in der Kühlstruktur 100 gezeigt sind, die in der rechten Seite von 1 dargestellt ist. Die Kühlstrukturen 100 können seriell ausgebildet werden, d. h. jede gestapelte Anordnung von Schweißperlen 110, 112, 114, 116, 118 wird auf einmal ausgebildet. Alternativ können zwei oder mehr Kühlstrukturen 100 parallel ausgebildet werden, d. h. zwei oder mehr gestapelte Anordnungen von Schweißperlen 110, 112, 114, 116, 118 können gleichzeitig ausgebildet werden. Die Anzahl von Kühlstrukturen 100, die parallel ausgebildet werden, hängt von der Stromhandhabungsfähigkeit des Substrats 102 ab. Je größer die Stromhandhabungsfähigkeit des Substrats 102 ist, desto mehr Kühlstrukturen 100 können parallel ausgebildet werden. Im Allgemeinen bestehen die Kühlstrukturen 100 aus einem Material, das durch hohe Wärmeleitfähigkeit gekennzeichnet ist und das optimal an die metallisierte Seite 106 des Substrats 102 angepasst ist, so dass eine Korrosion vermieden wird. Beispielsweise kann Aluminium für die Kühlstrukturen 100 und für die Substratmetallisierung 106 (z. B. DAB- und AMB-Substrate) verwendet werden. Kupfer kann stattdessen für die Kühlstrukturen 100 sowie für die Substratmetallisierung 106 verwendet werden. Gemäß dieser Ausführungsform kann ein zusätzlicher Prozessschritt wie z. B. Vernickeln oder Verchromen durchgeführt werden, um die Kühlstrukturen 100 vor Korrosion zu schützen. Eine Seite 106 des Substrats 102 kann ein anderes Metall als die entgegengesetzte Seite 108 umfassen.
  • 2 stellt eine Querschnittsansicht einer Kühlstruktur 100 dar, die direkt an die metallisierte Seite 106 eines Substrats 102 gebondet ist. Die Kühlstruktur 100 ist eine gestapelte Anordnung von ausgeprägten Schweißperlen 110, 112, 114, 116, 118. Das Substrat 102 kann ein Metallbereich eines Leiterrahmens, eines TFC (Dickfilmkupfer), einer Metallklemme, eines Metallblocks, der an die Rückseite eines Halbleitersubstrats gebondet ist, ein Isolationsmaterial mit einer oder mehreren metallisierten Seiten usw. sein, wie vorher hier beschrieben. Die gestapelte Anordnung von Schweißperlen 110, 112, 114, 116, 118 erstreckt sich vom Substrat 102 weg, um die Kühlstruktur 100 zu bilden. Zumindest einige der Schweißperlen 110, 112, 114, 116, 118 können eine gekrümmte äußere Oberfläche 122 infolge des Schweißprozesses aufweisen. In Abhängigkeit von der Steuerbarkeit des Schweißprozesses können eine oder mehrere der Schweißperlen 110, 112, 114, 116, 118 in Bezug auf die anderen Schweißperlen in derselben Kühlstruktur 100 ungleichmäßig geformt sein. Einige Schweißperlen können beispielsweise einen anderen Durchmesser aufgrund von Prozessschwankungen aufweisen (z. B. 0,1 bis 0,3 mm im Vergleich zu anderen der Schweißperlen in derselben gestapelten Anordnung). Faktoren, die die Gleichmäßigkeit der Schweißperlen 110, 112, 114, 116, 118 steuern, die durch Lichtbogenschweißen ausgebildet werden, umfassen den Lichtbogenschweißstrom, das Elektrodenmaterial, die Substratoberflächenqualität, das Substratmaterial, die Prozesszeit, den Abstand der Elektrode zum Substrat usw. Die Schweißperle 118, die am weitesten vom Substrat 102 entfernt angeordnet ist, weist ein proximales Ende 124, das an die Schweißperle 116 geschweißt ist, die am nächstweitesten vom Substrat 102 entfernt ist, und ein abgerundetes distales Ende 126 auf. Die metallisierte Seite 106 des Substrats 102 und die Schweißperlen 110, 112, 114, 116, 118 können dasselbe Material, z. B. Aluminium (einschließlich Aluminiumlegierungen), Kupfer usw., umfassen. Im Allgemeinen bestehen die Kühlstrukturen 100 aus Metall (z. B. Al, Cu) und sind an die metallisierte (z. B. Al, Cu) Seite 106 des Substrats 102 gebondet.
  • 3 stellt eine Ausführungsform eines Teils eines Halbleitermoduls mit direkt gebondeten Kühlstrukturen 100 während des Schweißprozesses dar. Das Modul umfasst ein Substrat 102 mit einem Isolationsmaterial 106 mit entgegengesetzten metallisierten Seiten 106, 108, einen Halbleiterchip 200, der an einer metallisierten Seite 108 des Substrats 102 z. B. durch eine Lötmittel- oder gesinterte Chipbefestigungsschicht 202 befestigt ist, und mehrere Kühlstrukturen 100, die an die entgegengesetzte metallisierte Seite 106 des Substrats 102 geschweißt sind. Jede der Kühlstrukturen 100 umfasst mehrere ausgeprägte Schweißperlen 110, 112, 114, 116, 118, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat 102 weg erstreckt, wie vorher hier beschrieben. Die Kühlstrukturen 100 können dieselbe oder eine unterschiedliche Anzahl von ausgeprägten Schweißperlen 110, 112, 114, 116, 118 aufweisen. Eine zusätzliche Basisplatte ist für Kühlzwecke nicht erforderlich. Stattdessen sind die Kühlstrukturen 100 direkt an eine metallisierte Seite 106 des Substrats 102 gebondet. Der Halbleiterchip 200 wird auf der entgegengesetzten metallisierten Seite 108 befestigt. Diese Seite 108 des Substrats 102 kann zum Bereitstellen von elektrischen Verbindungen mit dem Chip 200 strukturiert werden. Eine oder mehrere dieser Verbindungen können durch einen Bonddraht 204, ein Band, eine Klemme usw. vollendet werden. Die Kühlstrukturen 100 werden gemäß dieser Ausführungsform an das Substrat 102 als Teil von oder vor dem Chipbefestigungsprozess gebondet.
  • 4 stellt das Halbleitermodul von 3 dar, nachdem die Halbleiterchips 200, Bonddrähte 204 und elektrischen Kontaktstifte 206 zur Herstellung von externen elektrischen Verbindungen mit dem Modul ausgebildet sind und bevor ein Gehäusedeckel 208 am Modul befestigt wird. Gemäß dieser Ausführungsform sind die Kühlstrukturen 100 bereits an das Substrat 102 gebondet, wenn der Gehäusedeckel 208 am Modul befestigt wird. Der Spalt (g) zwischen den Kühlstrukturen 100 kann im Bereich von 1 mm bis 4 mm liegen. Ein kleinerer oder größerer Abstand kann hergestellt werden. Der Kühlstrukturabstand kann gleichmäßig oder variabel sein. Die Länge (h) der Kühlstrukturen 100 kann im Bereich von z. B. 0,5 cm bis 2 cm liegen. Kürzere oder längere Kühlstrukturen 100 sind auch möglich. Der Durchmesser (d) der Kühlstrukturen 100 kann im Bereich von z. B. 0,5 mm bis 1,8 cm liegen oder kleiner oder größer sein.
  • 5 stellt eine weitere Ausführungsform eines Halbleitermoduls ähnlich zur in 4 gezeigten Ausführungsform dar, die Kühlstrukturen 100 sind jedoch an die metallisierte Seite 106 des Substrats 102 gebondet, die freigelegt bleibt, nachdem der Gehäusedeckel 208 am Modul befestigt ist. Die vorher hier beschriebenen Ausführungsformen mit Schweißperlenausbildung können verwendet werden, um die Kühlstrukturen 100 direkt an die freigelegte metallisierte Seite 106 des Substrats 102 nach der Befestigung des Gehäusedeckels 208 zu bonden.
  • 6 stellt eine Querschnittsansicht des Halbleitermoduls von 3 dar, nachdem die Kühlstrukturen 100 an das Substrat 102 gebondet sind, und der Halbleiterchip 200 und das Substrat 102 mit einer Formvergussmasse 300 wie z. B. einem Epoxid auf der Seite 108 des Substrats 102 ohne den Chip 200 eingekapselt sind. Ein Kühler 302 ist an einem Umfang der metallisierten Seite 106 des Substrats 102 mit den Kühlstrukturen 100 z. B. durch Schrauben oder andere Befestigungsvorrichtungen 304 befestigt. Der Umfang des Substrats 102, an dem der Kühler 302 befestigt ist, ist frei von den Kühlstrukturen 100. Die Kühlstrukturen 100 erstrecken sich vom Substrat 102 weg in einen vertieften Bereich 306 des Kühlers 302. Der vertiefte Bereich 306 kann mit einer Flüssigkeit gefüllt sein. Das Modul kann externe Zuleitungen 308 aufweisen, die aus der Formvergussmasse 300 herausragen und Punkte einer externen elektrischen Verbindung für das eingekapselte Modul bereitstellen.
  • 7A und 7B stellen jeweilige Drauf- und Querschnittsansichten eines Halbleitermoduls gemäß noch einer weiteren Ausführungsform dar. Das Leistungsmodul weist zwei thermische Grenzflächen auf entgegengesetzten Seiten des Moduls für die Verwendung in Doppelseiten-Kühlanwendungen auf. Jede thermische Grenzfläche ist durch ein Substrat 400, 410 mit einem Isolationsmaterial 402, 412 wie z. B. einem Keramikmaterial und entgegengesetzten metallisierten Seiten 404/406, 414/416 auf dem Isolationsmaterial 402, 412 verwirklicht. Für eine solche doppelseitige Kühlanwendung weisen Chips 418, die im Modul enthalten sind, eine Oberseiten- und Unterseitenmetallisierung (für eine leichte Darstellung nicht gezeigt) auf, die zum Chiplöten oder Sintern an die jeweiligen Substrate 400, 410 über entsprechende Löt- oder gesinterte Chipbefestigungsschichten 420, 422 verwendet werden. Die Chips 418 werden mit beiden Substraten 400, 410 durch die Chipbefestigungsschichten 420, 422 verbunden. Anschlüsse für den Laststrom und das Gatesignal werden mit dem unteren oder oberen Substrat 400, 410 über jeweilige Zuleitungen 308 verbunden. Ähnlich zu der Modulausführungsform mit der Formvergussmasse 300, wie in 6 gezeigt, kann der restliche Raum zwischen den Substraten 400, 410 mit einer Formvergussmasse 300 gefüllt werden, um die Konfiguration zu stabilisieren und die Position jedes Chips 418 innerhalb des Moduls zu fixieren. Das obere Substrat 410, das in die Formvergussmasse 300 eingebettet ist, ist vom Halbleiterchip 418 durch einen Teil der Formvergussmasse 300 beabstandet.
  • Die Modulkühlung kann ferner durch Bereitstellen der Kühlstrukturen 100, die an die freigelegte metallisierte Seite 404, 414 von einem oder beiden Substraten 400, 410 geschweißt sind, wie in 7B gezeigt, verstärkt werden. Jede der Kühlstrukturen 100 umfasst mehrere ausgeprägte Schweißperlen, die in einer gestapelten Anordnung angeordnet sind, die sich von den freigelegten metallisierten Seiten 404, 414 der jeweiligen Substrate 400, 410 weg erstreckt, wie vorher hier beschrieben. Beide Substrate 400, 410 können gleichzeitig bearbeitet werden, wenn ein höheres Niveau an Automatisierung verfügbar ist.
  • Die hier beschriebenen Kühlstruktur-Schweißprozesse können innerhalb oder nach der Prozesskette für das Leistungsmodul ausgeführt werden. Daher ist es nicht erforderlich, einen zusätzlichen Prozessschritt für Kühlstrukturen in die Modulprozesskette zu integrieren. Die Kühlstrukturen bieten einen hohen Wärmeübertragungskoeffizienten und einen niedrigen thermischen Widerstand, die mit direkt gekühlten Basisplattensystemen vergleichbar sind. Wenn Aluminium für die Kühlstrukturen sowie für die Substratmetallisierung verwendet wird, kann eine Korrosion verhindert werden. Leistungsmodule auf der Basis der hier beschriebenen Substrate mit Kühlstrukturen beseitigen eine Basisplatte und entsprechende Systemlötung. Folglich werden die Produktions- und Materialkosten verringert. Außerdem wird eine signifikante Gewichtsverringerung durch Beseitigen der Basisplatte verwirklicht.
  • Verschiedene Konzepte von Leistungsmodulen mit direkt gekühlten Substraten, wie hier beschrieben, werden in Erwägung gezogen. Halbleitermodule für eine Halbbrücken-, Vollbrücken- oder eine 3-Phasen-Anwendung können beispielsweise mit den hier beschriebenen Kühlstrukturen verwirklicht werden. Für die Leistungsmodulerzeugung können Leistungsvorrichtungen wie z. B. Dioden, IGBTs (Bipolartransistoren mit isoliertem Gate), JFETs (Sperrschicht-Feldeffekttransistoren) und/oder Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren) an die Oberseite eines Keramiksubstrats gelötet oder gesintert werden, das durch Ätzen in einer definierten Weise strukturiert ist. Für die elektrischen Verbindungen können Bonddrähte und Anschlüsse für die Steuerkanal- und Laststromverbindungen bereitgestellt sein. Nach den Chiplöt- und -bondschritten kann ein Kunststoffgehäuse mit dem Substrat verschraubt oder zusammengeklebt werden, wie z. B. in 4 und 5 gezeigt. Im letzten Prozessschritt kann eine Formvergussmasse in das Gehäuse für die elektrische Isolation und für eine höhere mechanische Stabilität eingespritzt werden, z. B. wie in 6 und 7 gezeigt. Dies ist eine mögliche Weise zum Aufbauen eines Halbleitermoduls, andere Standard-Montage- und Verbindungstechnologien können jedoch verwendet werden, um ein Leistungsmodul mit direkt gebondeten Kühlstrukturen zu verwirklichen, wie hier beschrieben. Ein anderer möglicher Typ von Leistungsmodul basiert beispielsweise auf einem Keramiksubstrat und einer Formvergussmasse. Das Substrat mit Chips, Bonddrähten und Verbindungen für +/–DC kann beispielsweise mit einer Formvergussmasse ähnlich zur SMD (an der Oberfläche montiertes Bauelement) bedeckt werden, wie z. B. in 5 gezeigt. Die Formvergussmasse stabilisiert das Keramiksubstrat mechanisch und stellt eine elektrische Isolation sicher. Der Kühlstruktur-Schweißprozess kann vor oder nach dem Formprozess angewendet werden, wie z. B. in 6 gezeigt.
  • Räumlich relative Begriffe wie z. B. "unter", "unterhalb", "niedriger", "über", "obere" und dergleichen werden für eine leichte Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als den in den Figuren dargestellten umfassen. Ferner werden Begriffe wie z. B. "erster", "zweiter" und dergleichen auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sollen auch nicht begrenzend sein. Gleiche Begriffe beziehen sich in der ganzen Beschreibung auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe "aufweisen", "enthalten", "einschließen", "umfassen" und dergleichen offene Begriffe, die die Anwesenheit von angegebenen Elementen oder Merkmalen angeben, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel "ein", "eine" und "der" sollen den Plural sowie den Singular umfassen, wenn nicht der Zusammenhang deutlich anderes angibt.
  • In Anbetracht des obigen Bereichs von Variationen und Anwendungen sollte selbstverständlich sein, dass die vorliegende Erfindung nicht durch die vorangehende Beschreibung begrenzt ist und auch nicht durch die begleitenden Zeichnungen begrenzt ist. Stattdessen ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre gesetzlichen Äquivalente begrenzt.

Claims (22)

  1. Halbleitermodul-Stützelement, das Folgendes umfasst: ein Substrat mit einer metallisierten Seite; und mehrere Kühlstrukturen, die an die metallisierte Seite des Substrats geschweißt sind, wobei jede der Kühlstrukturen mehrere ausgeprägte Schweißperlen umfasst, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt.
  2. Halbleitermodul-Stützelement nach Anspruch 1, wobei mindestens einige der Schweißperlen eine gekrümmte äußere Oberfläche aufweisen.
  3. Halbleitermodul-Stützelement nach Anspruch 1, wobei eine oder mehrere Schweißperlen von zumindest einigen der Kühlstrukturen in Bezug auf die anderen Schweißperlen in derselben Kühlstruktur ungleichmäßig geformt sind.
  4. Halbleitermodul-Stützelement nach Anspruch 1, wobei die Schweißperle jeder Kühlstruktur, die am weitesten vom Substrat entfernt angeordnet ist, ein proximales Ende, das an die Schweißperle geschweißt ist, die am nächstweitesten vom Substrat liegt, und ein abgerundetes distales Ende aufweist.
  5. Halbleitermodul-Stützelement nach Anspruch 1, wobei das Substrat ein Isolationsmaterial mit einer ersten metallisierten Seite und einer zweiten metallisierten Seite entgegengesetzt zur ersten metallisierten Seite umfasst und wobei die Kühlstrukturen an eine der metallisierten Seiten des Isolationsmaterials geschweißt sind.
  6. Halbleitermodul-Stützelement nach Anspruch 1, wobei die metallisierte Seite des Substrats und die Schweißperlen Aluminium umfassen.
  7. Halbleitermodul-Stützelement nach Anspruch 1, wobei zumindest einige der gestapelten Anordnungen von Schweißperlen säulenartig sind.
  8. Halbleitermodul-Stützelement nach Anspruch 7, wobei zumindest einige der säulenartigen gestapelten Anordnungen von Schweißperlen verschiedene Durchmesser und Längen aufweisen.
  9. Halbleitermodul, das Folgendes umfasst: ein Substrat mit einer metallisierten ersten Seite und einer metallisierten zweiten Seite entgegengesetzt zur metallisierten ersten Seite; einen Halbleiterchip, der an der metallisierten ersten Seite des Substrats befestigt ist; und mehrere Kühlstrukturen, die an die metallisierte zweite Seite des Substrats geschweißt sind, wobei jede der Kühlstrukturen mehrere ausgeprägte Schweißperlen umfasst, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt.
  10. Halbleitermodul nach Anspruch 9, das ferner einen Kühler umfasst, der an einem Umfang der metallisierten zweiten Seite des Substrats befestigt ist, wobei der Umfang frei von den Kühlstrukturen ist, wobei die Kühlstrukturen sich vom Substrat weg in einen vertieften Bereich des Kühlers erstrecken.
  11. Halbleitermodul nach Anspruch 10, das ferner eine Formvergussmasse umfasst, die den Halbleiterchip an der metallisierten ersten Seite des Substrats einkapselt.
  12. Halbleitermodul nach Anspruch 9, das ferner umfasst: eine Formvergussmasse, die den Halbleiterchip und das Substrat einkapselt; ein zusätzliches Substrat, das in die Formvergussmasse über der metallisierten ersten Seite des Substrats eingebettet ist und vom Halbleiterchip durch einen Teil der Formvergussmasse beabstandet ist, wobei das zusätzliche Substrat eine erste Seite, die dem Halbleiterchip zugewandt ist, und eine entgegengesetzte zweite Seite aufweist; und mehrere Kühlstrukturen, die an die zweite Seite des zusätzlichen Substrats geschweißt sind, wobei jede der Kühlstrukturen mehrere ausgeprägte Schweißperlen umfasst, die in einer gestapelten Anordnung angeordnet sind, die sich vom zusätzlichen Substrat weg erstreckt, wobei die an die zweite Seite jedes Substrats geschweißten Kühlstrukturen aus der Formvergussmasse herausragen.
  13. Halbleitermodul nach Anspruch 9, wobei die metallisierte zweite Seite des Substrats und die Schweißperlen Aluminium umfassen.
  14. Halbleitermodul nach Anspruch 9, wobei die metallisierte erste Seite des Substrats ein anderes Material umfasst als die metallisierte zweite Seite des Substrats, und wobei die Schweißperlen dasselbe Material wie die metallisierte zweite Seite umfassen.
  15. Verfahren zum Ausbilden von Kühlstrukturen für ein Halbleitermodul, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Substrats mit einer metallisierten Seite; und Schweißen von mehreren Kühlstrukturen an die metallisierte Seite des Substrats, wobei jede der Kühlstrukturen mehrere ausgeprägte Schweißperlen umfasst, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt.
  16. Verfahren nach Anspruch 15, wobei das Schweißen der mehreren Kühlstrukturen an die metallisierte Seite des Substrats Folgendes umfasst: Ausbilden von mehreren ersten ausgeprägten Schweißperlen auf der metallisierten Seite des Substrats; Ausbilden einer zweiten ausgeprägten Schweißperle auf jeder der ersten Schweißperlen, nachdem sich die ersten Schweißperlen verfestigen; und Ausbilden einer dritten ausgeprägten Schweißperle auf jeder der zweiten Schweißperlen, nachdem sich die zweiten Schweißperlen verfestigen.
  17. Verfahren nach Anspruch 15, wobei die ersten Schweißperlen, die zweiten Schweißperlen und die dritten Schweißperlen in aufeinander folgenden Stufen durch Lichtbogenschweißen mit einer Schweißperlen-Verfestigungsperiode zwischen jeder Stufe ausgebildet werden, die ermöglicht, dass die in der vorangehenden Stufe ausgebildeten Schweißperlen sich verfestigen, bevor die Schweißperlen in der nächsten Stufe ausgebildet werden.
  18. Verfahren zur Herstellung eines Halbleitermoduls, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Substrats mit einer metallisierten ersten Seite und einer metallisierten zweiten Seite entgegengesetzt zur metallisierten ersten Seite; Befestigen eines Halbleiterchips an der metallisierten ersten Seite des Substrats; und Schweißen von mehreren Kühlstrukturen an die metallisierte zweite Seite des Substrats, wobei jede der Kühlstrukturen mehrere ausgeprägte Schweißperlen umfasst, die in einer gestapelten Anordnung angeordnet sind, die sich vom Substrat weg erstreckt.
  19. Verfahren nach Anspruch 18, wobei das Schweißen der mehreren Kühlstrukturen an die metallisierte zweite Seite des Substrats Folgendes umfasst: Ausbilden von mehreren ersten ausgeprägten Schweißperlen auf der metallisierten zweiten Seite des Substrats; Ausbilden einer zweiten ausgeprägten Schweißperle auf jeder der ersten Schweißperlen, nachdem sich die ersten Schweißperlen verfestigen; und Ausbilden einer dritten ausgeprägten Schweißperle auf jeder der zweiten Schweißperlen, nachdem sich die zweiten Schweißperlen verfestigen.
  20. Verfahren nach Anspruch 18, wobei die ersten Schweißperlen, die zweiten Schweißperlen und die dritten Schweißperlen in aufeinander folgenden Stufen durch Lichtbogenschweißen mit einer Schweißperlen-Verfestigungsperiode zwischen jeder Stufe ausgebildet werden, die ermöglicht, dass die in der vorangehenden Stufe ausgebildeten Schweißperlen sich verfestigen, bevor die Schweißperlen in der nächsten Stufe ausgebildet werden.
  21. Verfahren nach Anspruch 18, das ferner das Befestigen eines Kühlers an einem Umfang der metallisierten zweiten Seite des Substrats umfasst, wobei der Umfang frei von den Kühlstrukturen ist, wobei sich die Kühlstrukturen vom Substrat weg in einen vertieften Bereich des Kühlers erstrecken.
  22. Verfahren nach Anspruch 18, das ferner Folgendes umfasst: Einkapseln des Halbleiterchips und des Substrats mit einer Formvergussmasse; Einbetten eines zusätzlichen Substrats in die Formvergussmasse über der metallisierten ersten Seite des Substrats, das vom Halbleiterchip durch einen Teil der Formvergussmasse beabstandet ist, wobei das zusätzliche Substrat eine erste Seite, die dem Halbleiterchip zugewandt ist, und eine entgegengesetzte zweite Seite aufweist; und Schweißen von mehreren Kühlstrukturen an die zweite Seite des zusätzlichen Substrats, wobei jede der Kühlstrukturen mehrere ausgeprägte Schweißperlen umfasst, die in einer gestapelten Anordnung angeordnet sind, die sich vom zusätzlichen Substrat weg erstreckt, wobei die an die zweite Seite jedes Substrats geschweißten Kühlstrukturen aus der Formvergussmasse herausragen.
DE102014105727.9A 2013-04-30 2014-04-23 Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren Ceased DE102014105727A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/873,599 US9731370B2 (en) 2013-04-30 2013-04-30 Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
US13/873,599 2013-04-30

Publications (1)

Publication Number Publication Date
DE102014105727A1 true DE102014105727A1 (de) 2015-06-03

Family

ID=51789102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105727.9A Ceased DE102014105727A1 (de) 2013-04-30 2014-04-23 Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren

Country Status (3)

Country Link
US (2) US9731370B2 (de)
CN (1) CN104134636B (de)
DE (1) DE102014105727A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125338A1 (de) 2016-12-22 2018-06-28 Rogers Germany Gmbh System zum Kühlen eines für elektrische Bauteile vorgesehenen Trägersubstrats und Trägersubstrat
WO2019063533A1 (de) 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und verfahren zu dessen herstellung
DE102017221778A1 (de) * 2017-12-04 2019-06-06 Siemens Aktiengesellschaft Kühlkörper für eine elektronische Komponente, elektronische Baugruppe mit einem solchen Kühlkörper und Verfahren zum Erzeugen eines solchen Kühlkörpers
WO2019219656A1 (de) 2018-05-18 2019-11-21 Rogers Germany Gmbh System zum kühlen eines metall-keramik-substrats, ein metall-keramik- substrat und verfahren zum herstellen des systems

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9731370B2 (en) * 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
DE102014217938B4 (de) * 2014-09-08 2022-11-03 Robert Bosch Gmbh Elektronisches Bauelement
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
EP3499564A1 (de) * 2017-12-15 2019-06-19 Nokia Technologies Oy Gehäuse und befestigungselement für integrierte schaltung
US20190357386A1 (en) * 2018-05-16 2019-11-21 GM Global Technology Operations LLC Vascular polymeric assembly
DE102019204871A1 (de) * 2019-04-05 2020-10-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
JP7223644B2 (ja) * 2019-06-20 2023-02-16 株式会社神戸製鋼所 造形物の製造方法及び造形物の製造制御方法
US20220254653A1 (en) 2019-07-25 2022-08-11 Hitachi Energy Switzerland Ag Arrangement of a Power Semiconductor Module and a Cooler
CN110911929B (zh) * 2019-11-12 2021-10-29 歌尔股份有限公司 一种解决pin针在焊接中烫伤壳体的方法
KR20210129483A (ko) * 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
JP7491188B2 (ja) 2020-11-09 2024-05-28 株式会社デンソー 電気機器
US11908766B2 (en) 2021-04-05 2024-02-20 Jmj Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined
WO2023208331A1 (en) * 2022-04-27 2023-11-02 Huawei Digital Power Technologies Co., Ltd. Power module with heat conductive anti-corrosion coating, power module cooling arrangement and method for its production

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006427Y1 (ko) 1991-04-12 1994-09-24 윤광렬 독서용 확대경
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
DE19646476C2 (de) * 1996-11-11 2002-03-14 Fraunhofer Ges Forschung Verbindungsstruktur
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US7446419B1 (en) * 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7838988B1 (en) * 2009-05-28 2010-11-23 Texas Instruments Incorporated Stud bumps as local heat sinks during transient power operations
DE102010003533B4 (de) 2010-03-31 2013-12-24 Infineon Technologies Ag Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
US8941232B2 (en) * 2011-02-24 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bumps for cooling device connection
JP5582070B2 (ja) 2011-03-04 2014-09-03 三菱電機株式会社 電力用半導体装置と電力用半導体装置の製造方法
US8519532B2 (en) 2011-09-12 2013-08-27 Infineon Technologies Ag Semiconductor device including cladded base plate
US8563364B2 (en) 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
US8872332B2 (en) * 2012-04-30 2014-10-28 Infineon Technologies Ag Power module with directly attached thermally conductive structures
US9731370B2 (en) * 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016125338A1 (de) 2016-12-22 2018-06-28 Rogers Germany Gmbh System zum Kühlen eines für elektrische Bauteile vorgesehenen Trägersubstrats und Trägersubstrat
DE102016125338B4 (de) 2016-12-22 2018-07-12 Rogers Germany Gmbh System zum Kühlen eines für elektrische Bauteile vorgesehenen Trägersubstrats und Trägersubstrat
WO2019063533A1 (de) 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und verfahren zu dessen herstellung
DE102017217406A1 (de) * 2017-09-29 2019-04-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauelement und Verfahren zu dessen Herstellung
DE102017221778A1 (de) * 2017-12-04 2019-06-06 Siemens Aktiengesellschaft Kühlkörper für eine elektronische Komponente, elektronische Baugruppe mit einem solchen Kühlkörper und Verfahren zum Erzeugen eines solchen Kühlkörpers
US11948856B2 (en) 2017-12-04 2024-04-02 Siemens Aktiengesellschaft Heat sink for an electronic component
WO2019219656A1 (de) 2018-05-18 2019-11-21 Rogers Germany Gmbh System zum kühlen eines metall-keramik-substrats, ein metall-keramik- substrat und verfahren zum herstellen des systems
DE102018112000A1 (de) * 2018-05-18 2019-11-21 Rogers Germany Gmbh System zum Kühlen eines Metall-Keramik-Substrats, ein Metall-Keramik-Substrat und Verfahren zum Herstellen des Systems

Also Published As

Publication number Publication date
CN104134636A (zh) 2014-11-05
US20140321063A1 (en) 2014-10-30
CN104134636B (zh) 2018-06-08
US9731370B2 (en) 2017-08-15
US20170304922A1 (en) 2017-10-26

Similar Documents

Publication Publication Date Title
DE102014105727A1 (de) Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE102012105929B4 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
AT514085B1 (de) Leistungsmodul
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE202012100090U1 (de) Halbleiteranordnung mit plattierter Basisplatte
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102011084803A1 (de) Leistungshalbleitervorrichtung
DE10102621B4 (de) Leistungsmodul
DE102007006447A1 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
EP0221399A2 (de) Leistungshalbleitermodul
DE102018112498A1 (de) Halbleiter-Chip-Baugruppe mit einer Kühlfläche und Verfahren zum Herstellen einer Halbleiter-Baugruppe
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102014111786A1 (de) Kühlplatte, Bauelement, das eine Kühlplatte umfasst, und Verfahren zum Herstellen einer Kühlplatte
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final