DE112016005807T5 - Halbleitereinheit und Verfahren zur Herstellung derselben - Google Patents

Halbleitereinheit und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE112016005807T5
DE112016005807T5 DE112016005807.1T DE112016005807T DE112016005807T5 DE 112016005807 T5 DE112016005807 T5 DE 112016005807T5 DE 112016005807 T DE112016005807 T DE 112016005807T DE 112016005807 T5 DE112016005807 T5 DE 112016005807T5
Authority
DE
Germany
Prior art keywords
plate electrode
frame member
electrode
semiconductor element
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016005807.1T
Other languages
English (en)
Inventor
Junji Fujino
Yuichiro Suzuki
Shohei Ogawa
Yuji Imoto
Daisuke Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016005807T5 publication Critical patent/DE112016005807T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912Antimony [Sb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Abstract

Eine Halbleitereinheit (100) weist Folgendes auf: eine plattenartige Elektrode (61); Halbleiterelemente (21, 22); sowie einen Verbindungsbereich (32A), an dem eine Oberflächenelektrode von jedem der Halbleiterelemente und die plattenartige Elektrode durch ein Verbindungsmaterial (32) miteinander verbunden sind, wobei die plattenartige Elektrode an der gegenüberliegenden Oberfläche (614), die den Halbleiterelementen gegenüberliegt, ein rahmenartiges Element(52) aufweist, das den Verbindungsbereich umgibt und eine Wärmebeständigkeit gegenüber dem Verbindungsmaterial aufweist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit sowie auf ein Verfahren zur Herstellung derselben und bezieht sich insbesondere auf eine Halbleitereinheit als ein Leistungsmodul, das ein Leistungs-Halbleiterelement aufweist, sowie auf ein Verfahren zur Herstellung desselben.
  • STAND DER TECHNIK
  • Leistungs-Halbleitereinheiten oder Leistungsmodule sind zunehmend bei verschiedenen Produkten verwendet worden, die von industriellen Geräten bis zu Heimelektrogeräten und Informationsendgeräten reichen. Bei Leistungsmodulen, die in Heimelektrogeräten eingebaut werden, ist es insbesondere erforderlich, dass sie klein und leicht sind, und dass sie ferner eine hohe Produktivität für eine Verfügbarkeit bei mehreren Arten von Anwendungen und Verwendungen sowie eine hohe Zuverlässigkeit aufweisen.
  • Es ist außerdem erforderlich, dass die Leistungsmodule eine Packungsform oder Gehäuseform aufweisen, die bei SiC-Halbleitern verwendbar ist, die eine hohe Betriebstemperatur und eine ausgezeichnete Umwandlungseffizienz aufweisen und von denen somit in hohem Maße erwartet wird, dass sie überwiegend eingesetzt werden.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: JP 4 640 345 B
    • Patendokument 2: JP 4 579 314 B
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • Bei einem Leistungsmodul handelt es sich um einen Halbleiter, der so konfiguriert ist, dass er einen großen Strom bei einer hohen Spannung handhaben kann, und es ist typischerweise aus einer elektrischen Schaltung zur Erzielung einer Schaltung mit einem großen Strom mit einer Mehrzahl von Drähten gebildet worden, die bis zu ϕ 0,5 mm dick sind und aus Aluminium oder dergleichen hergestellt werden, die an Oberflächenelektroden eines Leistungs-Halbleiterelements angeordnet werden. Im Gegensatz dazu hat sich eine Konfiguration verbreitet, die eine Plattenelektrode aufweist, die an dem Leistungs-Halbleiterelement angeordnet wird und zur Erzielung einer höheren Stromkapazität direkt mittels Löten oder dergleichen mit der Oberflächenelektrode verbunden wird.
  • Eine derartige Konfiguration zur direkten Verbindung weist eine Verbindungsstelle auf, die durch Zuführen eines Lots in einen Zwischenraum zwischen der Plattenelektrode, die überwiegend aus Kupfer oder dergleichen hergestellt ist, und der Oberflächenelektrode des Leistungshalbleiterelements gebildet wird. Beispiele für ein Verfahren zur Herstellung der Verbindungsstelle weisen ein vorläufiges Einfügen eines Platten-Lots zwischen die Elektroden und ein Einfüllen eines geschmolzenen Lots zwischen diesen auf.
  • Gemäß einem solchen Verfahren wird in einem Fall, in dem das Lot benetzend nur auf der Plattenelektrode verteilt wird, keine Verbindung zwischen der Plattenelektrode und der Oberflächenelektrode des Leistungs-Halbleiterelements gebildet, und es wird eine Fehlfunktion (z.B. in Bezug auf einen offenen Stromkreis) verursacht. In einem anderen Fall, in dem das Lot in Bezug auf die Menge im Übermaß vorhanden ist oder der Zwischenraum zwischen der Plattenelektrode und der Oberflächenelektrode eng ist, strömt möglicherweise überschüssiges Lot über und verursacht eine Isolierungs-Fehlfunktion.
  • Produkte müssen umfassend geprüft werden, um derartige Fehlfunktionen zu beseitigen, die in einigen Fällen zu einer Verschlechterung der Produktivität geführt haben. Die Verhinderung einer Fehlfunktion (z.B. in Bezug auf einen offenen Stromkreis) oder einer Isolierungs-Fehlfunktion erfordert, dass (i) das zuzuführende Lot eine vorgegebene Menge aufweist, (ii) die Plattenelektrode und das Leistungs-Halbleiterelement einen vorgegebenen Zwischenraum zwischen diesen aufweisen und (iii) die Plattenelektrode einen begrenzten Benetzungsbereich aufweist.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitereinheit und ein Verfahren zur Herstellung derselben anzugeben, die eine Verringerung der vorstehend beschriebenen Fehlfunktionen sowie eine Verbesserung der Produktivität und der Qualität im Vergleich zum Stand der Technik erzielen.
  • Mittel zum Lösen der Probleme
  • Um die vorstehend erwähnte Aufgabe zu lösen, wird gemäß der vorliegenden Erfindung die folgende Konfiguration angegeben.
  • Die Halbleitereinheit gemäß einem Aspekt der Erfindung ist dadurch charakterisiert, dass sie eine Plattenelektrode und ein Halbleiterelement aufweist und so konfiguriert ist, dass sie eine Verbindungsstelle aufweist, an der eine Oberflächenelektrode des Halbleiterelements und die Plattenelektrode mit einem Verbindungsmaterial verbunden sind,
    wobei die Plattenelektrode ein Rahmenelement an einer gegenüberliegenden Oberfläche aufweist, die dem Halbleiterelement gegenüberliegt, wobei das Rahmenelement so konfiguriert ist, dass es die Verbindungsstelle umgibt und eine Wärmebeständigkeit gegenüber dem Verbindungsmaterial aufweist.
  • Wirkungen der Erfindung
  • Die Halbleitereinheit gemäß dem erwähnten Aspekt der vorliegenden Erfindung weist eine Plattenelektrode auf, die mit dem Rahmenelement versehen ist, um eine unnötige Verteilung des Verbindungsmaterials, das die Verbindungsstelle bildet, an der Plattenelektrode zu begrenzen.
  • Die Verbindungsstelle kann somit zuverlässig gebildet werden, um eine Fehlfunktion (z.B. in Bezug auf einen offenen Stromkreis) zu verhindern. Eine Isolierungs-Fehlfunktion wird ebenfalls verhindert, auch wenn das Verbindungsmaterial in Bezug auf die Menge im Übermaß vorhanden ist.
  • Figurenliste
  • In den Figuren sind:
    • 1 ein konzeptionelles Schaubild, das ein Leistungsmodul gemäß einer ersten Ausführungsform in einem Herstellungsprozess für dasselbe abbildet, das insbesondere eine Struktur eines keramischen Substrats abbildet, das in dem Leistungsmodul enthalten ist;
    • 1B ein konzeptionelles Schaubild, welches das Leistungsmodul gemäß der ersten Ausführungsform in dem Herstellungsprozess für dasselbe abbildet, das insbesondere einen Zustand abbildet, in dem das keramische Substrat an einem Gehäuse angebracht ist, das eine Plattenelektrode hält;
    • 1C eine Schnittansicht entlang einer in 2A gezeigten Linie A-A, die einen Zustand abbildet, in dem eine Oberflächenelektrode jedes Leistungs-Halbleiterelements und die Plattenelektrode gemäß 1B gelötet sind;
    • 1D eine Ansicht, die einen Zustand abbildet, in dem das Leistungsmodul gemäß 1C mit einem Harz abgedichtet ist;
    • 1E ein konzeptionelles Schaubild, das ein Modifikationsbeispiel für das in den 1A bis 1D dargestellte Leistungsmodul abbildet;
    • 1F eine Schnittansicht ähnlich wie FIG. 1C, um einen Verbindungszustand zwischen der Oberflächenelektrode des Leistungs-Halbleiterelements und eines Rahmenelements zu erläutern, die sich nicht in einem engen Kontakt zueinander befinden;
    • 1G ein konzeptionelles Schaubild, das ein Modifikationsbeispiel für das in den 1A bis 1D abgebildete Leistungsmodul abbildet;
    • 1H ein konzeptionelles Schaubild, das einen Zustand abbildet, in dem das jeweilige Rahmenelement und ein entsprechendes Hilfs-Rahmenelement gemäß 1G montiert sind;
    • 2A eine perspektivische Ansicht von Hilfs-Rahmenelementen der Plattenelektrode in dem Leistungsmodul gemäß 1C;
    • 2B eine perspektivische Ansicht von Rahmenelementen der Plattenelektrode in dem Leistungsmodul gemäß FIG. 1B, wobei Darstellungen der Leistungs-Halbleiterelemente und des keramischen Substrats weggelassen sind;
    • 3A ein konzeptionelles Schaubild, das ein Leistungsmodul gemäß einer zweiten Ausführungsform in einem Herstellungsprozess für dasselbe abbildet, das insbesondere einen Zustand abbildet, in dem ein keramisches Substrat an einem Gehäuse angebracht ist;
    • 3B eine erläuternde Ansicht eines Verfahrens zum Anbringen des keramischen Substrats in dem Leistungsmodul gemäß 3A;
    • 3C eine Ansicht, die einen Zustand abbildet, in dem eine Oberflächenelektrode des jeweiligen Leistungs-Halbleiterelements und eine Plattenelektrode in dem Leistungsmodul gemäß 3B gelötet sind;
    • 3D eine Ansicht, die einen Zustand abbildet, in dem das Leistungsmodul gemäß 3C mit einem Harz abgedichtet ist;
    • 4 eine konzeptionelle Ansicht eines Leistungsmoduls gemäß einer vierten Ausführungsform.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Nunmehr werden nachstehend eine Halbleitereinheit sowie ein Verfahren zur Herstellung derselben gemäß der jeweiligen Ausführungsform unter Bezugnahme auf die Zeichnungen beschrieben. In den Zeichnungen sind die gleichen oder ähnliche Elemente mit den gleichen Bezugszeichen bezeichnet. Darüber hinaus kann zur Vermeidung einer unnötigen Redundanz der folgenden Beschreibung und zur Erleichterung des Verständnisses von Fachleuten eine detaillierte Beschreibung von allgemein bekannten Aspekten und eine redundante Erläuterung in Bezug auf im Wesentlichen die gleiche Konfiguration weggelassen werden. Des Weiteren sollen die Inhalte der folgenden Beschreibung und die beigefügten Zeichnungen den in den Ansprüchen angegebenen Gegenstand nicht beschränken.
  • Wenngleich bei den folgenden Ausführungsformen jede ein Leistungsmodul als eine Halbleitereinheit, insbesondere eine Leistungs-Halbleitereinheit, beispielhaft aufzeigt, ist die vorliegenden Offenbarung nicht darauf beschränkt, bei Leistungs-Halbleitereinheiten verwendet werden zu können. Die vorliegende Erfindung kann bei einer Halbleitereinheit verwendet werden, die eine Plattenelektrode aufweist, die einer Oberflächenelektrode eines Halbleiterelements gegenüberliegt und mit der Oberflächenelektrode mittels eines zwischen diesen angeordneten Verbindungsmaterials verbunden ist.
  • Erste Ausführungsform
  • Die 1A bis 1H (die mitunter auch zusammen als 1 bezeichnet werden) sind konzeptionelle Schaubilder, die eine schematische Konfiguration eines Leistungsmoduls 100 gemäß der ersten Ausführungsform abbilden. Das Leistungsmodul 100 ist schematisch mit einer Plattenelektrode 61 und jedem Leistungs-Halbleiterelement (einem IGBT 22 und dergleichen, der später zu beschreiben ist), das beispielhaft ein Halbleiterelement aufzeigt, sowie einer Verbindungsstelle konfiguriert, an der Oberflächenelektroden der Leistungs-Halbleiterelemente und die Plattenelektrode 51 mit einem Verbindungsmaterial verbunden sind. Die Plattenelektrode 61 weist Rahmenelemente 52 auf. Das so konfigurierte Leistungsmodul 100 wird nachstehend detaillierter beschrieben.
  • Die Leistungs-Halbleiterelemente sind bei der vorliegenden Ausführungsform beispielhaft mit dem Bipolartransistor mit einem isolierten Gate (IGBT) 22, der als ein Beispiel so dimensioniert ist, dass er 15 mm × 15 mm × 0,25 mm in der Dicke aufweist, und einer Diode 21 aufgezeigt, die exemplarisch so dimensioniert ist, dass sie 13 mm × 15 mm × 0,25 mm in der Dicke aufweist.
  • Der IGBT 22 weist eine Oberflächen-Hauptelektrode 221 auf, während die Diode 21 eine Oberflächen-Hauptelektrode 211 aufweist. Jede von den Oberflächen-Hauptelektroden ist in den Oberflächenelektroden enthalten und entspricht einer Hauptelektrode bei den Oberflächenelektroden.
  • Die Diode 21 und der IGBT 22 sind an einem keramischen Substrat 10 angebracht, das beispielhaft ein isolierendes Substrat aufzeigt. Das keramische Substrat 10 ist als ein Beispiel so dimensioniert, dass es 25 mm × 50 mm aufweist, und ist so konfiguriert, dass eine vordere Leiterschicht 13 und eine rückwärtige Leiterschicht 12 auf einem keramischen Basismaterial 11 gestapelt sind.
  • Das keramische Basismaterial 11 besteht aus Aluminiumoxid oder dergleichen und ist exemplarisch so dimensioniert, dass es 25 mm × 50 mm × 0,635 mm in der Dicke aufweist. Die vordere Leiterschicht 13 und die rückwärtige Leiterschicht 12 sind beide aus Kupfer oder dergleichen hergestellt und sind exemplarisch so dimensioniert, dass sie 21 mm × 46 mm × 0,4 mm in der Dicke aufweisen.
  • Wie in 1A abgebildet, sind rückseitige Elektroden der Diode 21 und des IGBT 22 mit Hilfe eines Lots 31 (das einen Schmelzpunkt bei 219 °C aufweist), das beispielhaft ein Verbindungsmaterial aufzeigt, durch Substrat-Bonden mit der vorderen Leiterschicht 13 des keramischen Substrats 10 verbunden. Beispiele für das Lot 31 beinhalten auch ein Sn-Ag-Cu-Lot.
  • Wie in 1B abgebildet, weist das keramische Substrat 10 mit der Diode 21 und dem IGBT 22, die an diesem angebracht sind, einen Randbereich auf, der mit Hilfe eines Klebstoffs 8 (der aus einem Silikon-Harz besteht) an einem Gehäuse 51 befestigt ist, das einem Gehäuse des Leistungsmoduls 100 entspricht.
  • Das Gehäuse 51 ist aus einem Polyphenylensulfid(PPS)-Harz hergestellt und ist mit der Plattenelektrode 61, einer Signalelektrode 62 und der gleichen versehen, die spritzgegossen sind und später im Detail beschrieben werden.
  • Die Plattenelektrode 61 und die Signalelektrode 62 sind beide aus Kupfer hergestellt. Die Plattenelektrode 61 ist als ein Beispiel so dimensioniert, dass sie eine Breite von 12 mm und eine Dicke von 0,7 mm aufweist, während die Signalelektrode 62 exemplarisch so dimensioniert ist, dass sie eine Breite von 2 mm und eine Dicke von 0,4 mm aufweist. Die Plattenelektrode 61 weist ein erstes Ende auf, das mit einem Schraubenanschluss 611 versehen ist, der mit Hilfe einer Mutter befestigt wird, die in einer Seitenwand des Gehäuses 51 eingebettet ist.
  • Die Plattenelektrode 61 weist zwei hindurchgehende Bereiche 612 auf, die durch die Plattenelektrode 61 hindurchgehen. Bei den hindurchgehenden Bereichen 612 handelt es sich um Löcher, die im Fall der vorliegenden Erfindung ermöglichen, dass ein geschmolzenes Lot durch diese hindurch strömt, um die Oberflächen-Hauptelektroden 221 und 211 des IGBT 22 und der Diode 23 mit der Plattenelektrode 61 zu verbinden, und sie sind im Wesentlichen in den Mitten der Oberflächen-Hauptelektrode 221 (die so dimensioniert ist, dass sie Abmessungen von 12 mm × 12 mm aufweist) des IGBT 22 beziehungsweise der Oberflächen-Hauptelektrode 211 (die so dimensioniert ist, dass sie 12 mm × 12 mm aufweist) der Diode 21 positioniert.
  • Die hindurchgehenden Bereiche 612 sind bei der vorliegenden Ausführungsform als ein Beispiel so dimensioniert, dass sie einen Durchmesser von 2,5 mm aufweisen. Die hindurchgehenden Bereiche 612 können gemäß der Abmessung der Oberflächen-Hauptelektrode in jedem Leistungs-Halbleiterelement dimensioniert werden, wie beispielsweise dem IGBT 22.
  • Entsprechend dem jeweiligen der hindurchgehenden Bereiche 612 weist die Plattenelektrode 61 ferner ein Rahmenelement 52 auf, das an einer gegenüberliegenden Oberfläche 614 angeordnet ist, die dem jeweiligen Leistungs-Halbleiterelement gegenüberliegt, wie beispielsweise dem IGBT 22, und weist ein Hilfs-Rahmenelement 53 auf, das an einer rückwärtigen Oberfläche 615 angeordnet ist, die sich gegenüber der gegenüberliegenden Oberfläche 614 befindet.
  • Wie in den 2A und 2B (die mitunter zusammen als 2 bezeichnet werden) abgebildet, weisen das Rahmenelement 52 und das Hilfs-Rahmenelement 53 einen Verbindungsbereich 530 auf, der die Plattenelektrode 61 in ihrer Dickenrichtung sandwichartig anordnet, um die Plattenelektrode 61 mit dem Gehäuse 51 zu verbinden.
  • Das Rahmenelement 52 und das Hilfs-Rahmenelement 53 sind so aus einem Material hergestellt, das identisch mit dem Material für das Gehäuse 51 ist, und werden über den Verbindungsbereich 530 in einem Schritt, bei dem das Gehäuse 51 formgegossen wird und die Plattenelektrode 61 spritzgegossen wird, integral mit dem Gehäuse 51 gebildet. Das Rahmenelement 52 und das Hilfsrahmenelement 53 werden in Bezug auf ihre Formen und dergleichen später im Detail beschrieben.
  • Das Herstellen der Rahmenelemente 52 und der Hilfs-Rahmenelemente 53 gleichzeitig mit dem Gehäuse 51 verhindert eine Zunahme der Anzahl von Komponenten und ermöglicht, dass die Plattenelektrode 61 mit dem Gehäuse 51 fester gehalten wird. Somit kann die Plattenelektrode 61 präziser positioniert werden, und eine Variation des Zwischenraums zwischen der Plattenelektrode 61 und den Leistungs-Halbleiterelementen kann reduziert werden.
  • Das keramische Substrat 10 mit der Diode 21 und dem IGBT 22, die an diesem angebracht sind, wird, wie vorstehend beschrieben, an das Gehäuse 51 gebondet, an dem die Rahmenelemente 52 und die Hilfs-Rahmenelemente 53 ausgebildet sind, ebenso wie die Plattenelektrode 61 spritzgegossen wird.
  • Wie in 1C abgebildet, wird das geschmolzene Lot 32 durch die hindurchgehenden Bereiche 612 der Plattenelektrode 61 hindurch in Zwischenräume zwischen der Plattenelektrode 61 und den Oberflächen-Hauptelektroden 221 und 211 des IGBT 22 und der Diode 21 eingespritzt.
  • Bei dem Lot 32 handelt es sich zum Beispiel um ein Sn-Ag-Cu-Lot, das einen Schmelzpunkt bei 219 °C aufweist. Die Plattenelektrode 61 ist so mittels des Lots 32 mit der Oberflächen-Hauptelektrode 221 des IGBT 22 und der Oberflächen-Hauptelektrode 211 der Diode 21 verbunden. Des Weiteren sind ein Signalanschluss 222 des IGBT 22 und die Signalelektrode 62 mit Hilfe eines Aluminium-Drahts 4 drahtgebondet, der zum Beispiel einen Durchmesser von 0,2 mm aufweist.
  • Wie in 1D abgebildet, wird ein Abdichtungsgel 7, das aus einem Silikon-Harz hergestellt ist, für eine Isolierungsabdichtung in das Gehäuse 51 eingespritzt.
  • Das so konfigurierte Leistungsmodul 100 erzielt die folgenden Wirkungen.
  • Wie in den 1B und 2B abgebildet, weisen die Rahmenelemente 52 an der Plattenelektrode 61 eine erste Öffnung 521 auf, die sich an einer Oberfläche in Kontakt mit der Oberflächen-Hauptelektrode 221 oder 211 des IGBT 22 oder der Diode 21 befindet, und weisen eine zweite Öffnung 522 auf, die sich an einer Oberfläche in Kontakt mit der Plattenelektrode 61 befindet. Bei der ersten Öffnung 521 und der zweiten Öffnung 522 handelt es sich um Öffnungen, die zentrale Bereiche der hindurchgehenden Bereiche 612 der Plattenelektrode 61 aufweisen.
  • Die erste Öffnung 521 ist exemplarisch so dimensioniert, dass sie Abmessungen von 11 mm x 11 mm aufweist und eine im Wesentlichen rechteckige Form mit vier bogenförmigen Ecken mit einem Radius von zum Beispiel 3 mm aufweist. Die zweite Öffnung 522 ist exemplarisch so dimensioniert, dass sie Abmessungen von 8 mm x 8 mm aufweist und eine im Wesentlichen rechteckige Form mit vier bogenförmigen Ecken mit einem Radius von zum Beispiel 2 mm aufweist. Jedes der Rahmenelemente 52 weist dementsprechend einen kegelstumpfförmigen Bereich 523 auf.
  • Der kegelstumpfförmige Bereich 523 kann auch anders als ein pyramidenstumpfförmiger Bereich oder ein Bereich mit der Gestalt eines Stumpfs beschrieben werden. Der kegelstumpfförmige Bereich 523 weist eine Tiefe von zum Beispiel 0,5 mm auf. Das Lot 32 wird in das Innere des kegelstumpfförmigen Bereichs 523 eingespritzt, um eine Lotverbindungsstelle 32A (1C bis 1F) zu bilden. Bei jedem der Rahmenelemente 52 handelt es sich um ein Element, das die Verbindungsstelle 32A umgibt, die aus dem Lot 32 hergestellt ist, und es weist eine hohe Wärmebeständigkeit gegenüber dem Lot 32 auf.
  • Wenn die Rahmenelemente 52 angeordnet sind, wird das Lot 32, das durch den jeweiligen der hindurchgehenden Bereiche 612 der Plattenelektrode 61 hindurch geströmt ist, in den durch das Rahmenelement 52 gebildeten kegelstumpfförmigen Bereich 523 eingespritzt, und eine Verlagerung desselben in den kegelstumpfförmigen Bereich 523 wird begrenzt.
  • Diese Konfiguration verhindert somit, dass ein geschmolzenes Lot nur zu der Plattenelektrode 61 hin benetzend verteilt wird und eine Fehlfunktion (z.B. in Bezug auf einen offenen Stromkreis) verursacht wird, wenn die Oberflächen-Hauptelektroden 221 und 211 des IGBT 22 und der Diode 21 mit der Plattenelektrode 61 verbunden werden.
  • Außerdem wird eine Isolierungs-Fehlfunktion verhindert, auch wenn das Verbindungsmaterial wie das Lot 32 in Bezug auf die Menge im Übermaß vorhanden ist. Folglich ist es möglicherweise weniger wahrscheinlich, dass das Leistungsmodul 100 Defekte verursacht, und die Produktivität und die Qualität des Leistungsmoduls 100 können höher und besser als bei herkömmlichen Leistungsmodulen sein.
  • Die erste Öffnung 521 ist so dimensioniert, dass sie Abmessungen von 11 mm x 11 mm aufweist und die vier bogenförmigen Ecken aufweist, wie vorstehend beschrieben. Andererseits sind die Oberflächen-Hauptelektroden 221 und 211 des IGBT 22 und der Diode 21 bei der vorliegenden Ausführungsform beide so dimensioniert, dass sie Abmessungen von 12 mm × 12 mm aufweisen, wie vorstehend beschrieben. So ist die erste Öffnung 521, die sich in Kontakt mit der Oberflächen-Hauptelektrode befinden soll, kleiner als die Oberflächen-Hauptelektroden 221 und 211.
  • In einem Fall, in dem sich die Rahmenelemente 52 beim Verbinden mit den Oberflächen-Hauptelektroden 221 und 211 des IGBT 22 und der Diode 21 mit der Plattenelektrode 61 jeweils in einem engen Kontakt mit der Oberflächen-Hauptelektrode 221 oder 211 befinden, kann ein geschmolzenes Lot nicht benetzend zu den Enden der Oberflächen-Hauptelektroden 221 und 211 hin verteilt werden.
  • Dementsprechend kann verhindert werden, dass eine Verbindungsspannung, die sich an einem Kantenbereich der Verbindungsstelle 32A des Lots 32 konzentriert, an dem Ende der Oberflächen-Hauptelektrode 221 oder 211 anliegt, wobei die Wahrscheinlichkeit besteht, dass sich das Ende ablöst. Dies führt zu einer Zuverlässigkeit der Verbindung und zu einer Zuverlässigkeit des Leistungsmoduls 100. Dies kann ferner eine zuverlässige Bildung der Verbindungsstelle 32A aus dem Lot 32 und die Verhinderung einer Fehlfunktion (z.B. in Bezug auf einen offenen Stromkreis) erzielen.
  • Folglich ist es möglicherweise weniger wahrscheinlich, dass das Leistungsmodul 100 Defekte verursacht, und die Produktivität und die Qualität des Leistungsmoduls 100 können höher und besser als bei herkömmlichen Leistungsmodulen sein.
  • In einem weiteren Fall, in dem sich jedes der Rahmenelemente 52 nicht vollständig in einem engen Kontakt mit der Oberflächen-Hauptelektrode des Halbleiterelements befindet, wie beispielsweise den Oberflächen-Hauptelektroden 221 und 211 des IGBT 22 und der Diode 21, entsteht eine dünne Schicht 321 aus Lot um die Oberflächen-Hauptelektrode herum, wie in 1F abgebildet.
  • Dieser Bereich kann als ein elektrischer Pfad für einen effektiven Einsatz einer Transistorschaltung verwendet werden, die an der Oberfläche des Halbleiterelements angeordnet ist, und da der Bereich ziemlich dünn ist, kann eine Ausbreitung der Verbindungsspannung zu den Enden der Oberflächen-Hauptelektrode hin verhindert werden.
  • Die Lotverbindungsstelle 32A, die im Inneren des kegelstumpfförmigen Bereichs 523 angeordnet ist, weist außerdem die Form einer Ausrundung auf, deren Fußteil verbreitert ist, und kann somit die Verbindungsspannung verteilen. Die Lotverbindungsstelle 32A kann eine höhere Zuverlässigkeit der Verbindung als eine Verbindungsstelle mit einem steilen Randbereich erzielen.
  • Der kegelstumpfförmige Bereich 523 weist vier runde Ecken auf, wie vorstehend beschrieben, so dass die Lotverbindungsstelle 32A, die im Inneren angeordnet ist, ebenfalls vier runde Ecken aufweist. Eine Konzentration der Verbindungsspannung an der Lotverbindungsstelle 32A kann somit verhindert werden, und die Erzeugung von Rissen kann aufgehalten werden.
  • Hinsichtlich der Abmessung der ersten Öffnung 521 in dem Rahmenelement 52 in Bezug auf die Abmessung der Oberflächen-Hauptelektrode des Halbleiterelements wird der Effekt, durch den eine Konzentration der Verbindungsspannung verhindert wird, in einem Fall erzielt, in dem die Abmessung an einer Seite der ersten Öffnung 521 kleiner als zumindest 5 % der Abmessung an einer langen Seite an der Oberflächen-Hauptelektrode unter Berücksichtigung eines Versatzes oder einer Maßtoleranz von Komponenten bei der Herstellung ist.
  • In einem weiteren Fall, in dem die Abmessung der ersten Öffnung 521 zu gering ist, weist die Oberflächen-Hauptelektrode eine schlechte Transistoreinsatz-Effizienz auf. Somit ist es erwünscht, dass die Abmessung an der Seite der ersten Öffnung 521 höchstens gleich 40 % der langen Seite der Oberflächen-Hauptelektrode ist. Mit der Transistoreinsatz-Effizienz ist ein Verhältnis eines Transistors, der tatsächlich durch einen fließenden Strom angetrieben wird, zu Transistoren gemeint, die an der Oberfläche des Halbleiterelements angeordnet sind.
  • Außerdem können die folgenden Wirkungen erzielt werden.
  • Wie in den 1B und 2A abgebildet, weist jedes der Hilfs-Rahmenelemente 53 an der rückwärtigen Oberfläche 615 der Plattenelektrode 61 eine dritte Öffnung 531 auf, die sich an der Oberfläche in Kontakt mit der Plattenelektrode 61 befindet, und weist eine vierte Öffnung 532 auf, die sich an der Oberfläche des Hilfs-Rahmenelements 53 befindet. Die dritte Öffnung 531 und die vierte Öffnung 532 sind konzentrisch mit einem entsprechenden der hindurchgehenden Bereiche 612 an der Plattenelektrode 61 angeordnet.
  • Die dritte Öffnung 531 ist exemplarisch so dimensioniert, dass sie einen Durchmesser von 2,2 mm aufweist, und die vierte Öffnung 532 ist exemplarisch so dimensioniert, dass sie einen Durchmesser von 5,0 mm aufweist, so dass das Hilfs-Rahmenelement 53 einen kegelstumpfförmigen Bereich 533 aufweist. Der kegelstumpfförmige Bereich 533 weist zum Beispiel eine Tiefe von 0,5 mm auf.
  • Jeder der hindurchgehenden Bereiche 612 an der Plattenelektrode 61 weist einen Durchmesser von 2,5 mm auf, wie vorstehend beschrieben. Die dritte Öffnung 531 ist somit kleiner als der hindurchgehende Bereich 612. Da die dritte Öffnung 531 kleiner als der hindurchgehende Bereich 612 ist, kann verhindert werden, dass sich das Lot 32, das in den kegelstumpfförmigen Bereich 523 des Rahmenelements 52 eingespritzt wird, in Richtung zu der rückwärtigen Oberfläche 615 der Plattenelektrode 61 hin ausdehnt und zu der rückwärtigen Oberfläche 615 hin benetzend verteilt wird. Dies kann ein Austreten des Lots 32 verhindern, das zugeführt wird.
  • Ferner weist der Bereich, der mit der dritten Öffnung 531 und der vierten Öffnung 532 des Hilfs-Rahmenelements 53 versehen ist, den kegelstumpfförmigen Bereich 533 auf, wie vorstehend beschrieben. In einem Fall, in dem ein „Drahtlot“ mit einer vorgegebenen Länge und einer säulenförmigen Gestalt von der vierten Öffnung 532 aus eingeführt wird, kann der kegelstumpfförmige Bereich 533 als eine Führung für das Drahtlot dienen.
  • Der kegelstumpfförmige Bereich 533 kann außerdem als eine Führung in einem weiteren Fall dienen, in dem ein geschmolzenes Lot eingefüllt wird, um die Verbindungsstelle 32A zu bilden.
  • Die folgenden Modifikationsbeispiele können bei dem Leistungsmodul 100 angewendet werden, das konfiguriert ist, wie vorstehend beschrieben.
  • Das keramische Substrat 10 ist bei der vorliegenden Ausführungsform ein keramisches Substrat aus Aluminiumoxid, es kann jedoch auch aus Aluminiumnitrid, Siliciumnitrid oder dergleichen hergestellt sein. Diese können Wirkungen ähnlich wie die vorstehenden erzielen. Die vordere Leiterschicht 13 und die rückwärtige Leiterschicht 12 sind aus Kupfer hergestellt, können jedoch aus einer Aluminium-Leiterschicht bestehen, um Wirkungen ähnlich wie die vorstehenden zu erzielen.
  • Die Plattenelektrode 61 und die Signalelektrode 62 sind bei der vorliegenden Ausführungsform aus Kupfer hergestellt, sie können jedoch auch aus Aluminium oder Kupfer-Invar-Kupfer (CIC) hergestellt sein, um Wirkungen ähnlich wie die vorstehenden zu erzielen. Das erste Ende der Plattenelektrode 61 ist exemplarisch mit dem Schraubenanschluss 611 als einer externen Elektrode versehen, es kann jedoch mit einem Schweißanschluss versehen sein, ohne eine Mutter aufzuweisen, um Wirkungen ähnlich wie die vorstehenden zu erzielen.
  • Die Plattenelektrode 61 weist Löcher als die hindurchgehenden Bereiche 612 auf. Die Plattenelektrode 61 kann alternativ Schlitze aufweisen oder kann mit einer Mehrzahl von hindurchgehenden Bereichen für jedes Leistungs-Halbleiterelement versehen sein. Eine derartige Konfiguration kann ebenfalls Wirkungen ähnlich wie die vorstehenden erzielen.
  • Das Leistungs-Halbleiterelement, wie beispielsweise der IGBT 22, und das keramische Substrat 10 sind bei der vorliegenden Ausführungsform mit Hilfe des Sn-Ag-Cu-Lots 31 durch Substrat-Bonden miteinander verbunden. Das Sn-Ag-Cu-Lot 31 kann durch irgendein anderes Lotmaterial ersetzt werden, wie beispielsweise ein Lot auf der Basis von Sn-Cu oder ein Lot auf der Basis von Sn-Sb. Beispiele für das Verbindungsmaterial weisen einen leitfähigen Klebstoff auf, der aus einem Epoxid-Harz besteht, wobei ein Ag-Füllmittel darin verteilt ist, und weisen ein Niedertemperatur-Verbindungsmaterial auf, das Ag-Nanopartikel aufweist, um Wirkungen ähnlich wie die vorstehenden zu erzielen.
  • Das Gehäuse 51 ist bei der vorliegenden Ausführungsform aus PPS hergestellt, es kann jedoch auch aus einem Flüssigkristall-Polymer (LCP) hergestellt sein, wobei eine höhere Wärmebeständigkeit erwartet wird.
  • Das Abdichtungsgel 7 ist bei der vorliegenden Ausführungsform aus einem Silikon-Harz hergestellt, es kann jedoch aus einem Direktverguss-Epoxidmaterial hergestellt sein, um Wirkungen ähnlich wie die vorstehenden zu erzielen.
  • Wie in 1E abgebildet, kann das Drahtbonden, bei dem der Aluminium-Draht 4 verwendet wird, durch eine Verbindung mit einem Lot in einem Zustand ersetzt werden, in dem eine Leitung 621 verwendet wird, wobei die Signalelektrode 62 zwischen dem Signalanschluss 222 des IGBT 22 und der Leitung verlängert wird. Diese Konfiguration kann ebenfalls Wirkungen ähnlich wie die vorstehenden erzielen.
  • Das Rahmenelement 52 und das Hilfs-Rahmenelement 53 sind bei der vorliegenden Ausführungsform in einer ähnlichen Weise wie das Gehäuse 51 aus PPS hergestellt und werden bei einem Spritzgieß-Vorgang gebildet, sie können jedoch auch durch Verwenden eines 3D-Druckers, eine Auftragsgerätverwendung oder dergleichen gebildet werden und können auch aus einem anderen Harz hergestellt werden, das eine Wärmebeständigkeit aufweist, um Wirkungen ähnlich wie die vorstehenden zu erzielen.
  • Wie vorstehend beschrieben, werden die Rahmenelemente 52 und die Hilfs-Rahmenelemente 53 bei der vorliegenden Ausführungsform bei einem Spritzgieß-Vorgang integral mit dem Gehäuse 51 gebildet und sind in einer ähnlichen Weise wie das Gehäuse 51 aus PPS hergestellt. Wie in 1G abgebildet, können die Rahmenelemente 52 und die Hilfs-Rahmenelemente 53 als eine unabhängige Komponente angeordnet sein, die in eine einzelne Komponente abgeteilt ist, und diese unabhängigen Komponenten können montiert werden.
  • Im Einzelnen werden eine Mehrzahl von Komponenten 52A für die Rahmenelemente 52 und eine Mehrzahl von Komponenten 53A für die Hilfs-Rahmenelemente 53 separat hergestellt. Die unabhängigen Komponenten, die jeweils aus den Komponenten 52A und den Komponenten 53A bestehen, werden dann durch Bonden, Thermokompressions-Bonden, Passung oder dergleichen an der Plattenelektrode 61 oder dem Gehäuse 51 befestigt, um die Rahmenelemente 52 und die Hilfs-Rahmenelemente 53 zu bilden, wie in 1H abgebildet.
  • Eine derartige Technik ermöglicht eine separate Bildung der Rahmenelemente 52 und der Hilfs-Rahmenelemente 53 auch in einem Fall, in dem das Gehäuse zu groß für einen Spritzgieß-Vorgang ist.
  • Wenn die Wahrscheinlichkeit besteht, dass ein Aspekt-Verhältnis (eine Tiefe in Bezug auf eine Breite für eine Einspritzung) zunimmt, kann eine Fehlfunktion in Bezug auf den Füllvorgang verursacht werden. Im Allgemeinen beeinflusst ein Aspekt-Verhältnis, das 20 übersteigt, typischerweise die Leistungsfähigkeit des Füllvorgangs. In einem Fall, in dem eine Länge der langen Seite des Gehäuses 51 20 Mal oder mehr größer als eine Breitenabmessung entlang eines Pfeils B des Verbindungsbereichs 530 (2A und 2B) ist, der einem Bereich für ein Formgießen der Rahmenelemente 52 und der Hilfs-Rahmenelemente 53 zusammen mit dem Gehäuse 51 entspricht, kann die Technik zum Herstellen der Komponenten 52A und der Komponenten 53A vorteilhaft eine höhere Produktivität erzielen.
  • Zweite Ausführungsform
  • Unter Bezugnahme auf die 3A bis 3D (die mitunter zusammen als 3 bezeichnet werden) wird ein Leistungsmodul 102 gemäß der zweiten Ausführungsform beschrieben.
  • Das Leistungsmodul 102 bei der zweiten Ausführungsform ist im Wesentlichen in einer ähnlichen Weise wie das Leistungsmodul 100 gemäß der ersten Ausführungsform konfiguriert. Das Leistungsmodul 102 unterscheidet sich von dem Leistungsmodul 100 hauptsächlich dahingehend, dass die Plattenelektrode 61 des Weiteren Abstandshalter 54 aufweist, und dass eine Lotverbindung unter Verwendung eines Reflow-Ofens ausgeführt wird.
  • Die folgende Beschreibung bezieht sich somit überwiegend auf unterschiedliche Komponenten und bezieht sich nicht auf gemeinsame Komponenten der zweiten Ausführungsform und der ersten Ausführungsform. Die 3A bis 3C bilden die Bereiche, die in den 1B und 1C abgebildet sind, in einer vertikal umgedrehten Weise ab.
  • 3A bildet das Gehäuse 51 ab, das die Plattenelektrode 61 und dergleichen hält und das umgedreht ist. Wie in 3A abgebildet, weist die Plattenelektrode 61 bei der zweiten Ausführungsform die Abstandshalter 54 auf. Die Abstandshalter 54 sind zwischen der Plattenelektrode 61 und dem keramischen Substrat 10 angeordnet, um einen Zwischenraum zwischen der Plattenelektrode 61 und dem keramischen Substrat 10 zu bilden.
  • Bei der vorliegenden Ausführungsform sind die Abstandshalter 54 an jedem der Rahmenelemente 52 angeordnet, die bei der ersten Ausführungsform erläutert wurden, und werden bei dem Schritt zur Herstellung des Rahmenelements 52 gebildet.
  • Die Abstandshalter 54 befinden sich an einer Position an dem Rahmenelement 52, an der ein Körper von jedem der Abstandshalter 54 nicht in Kontakt mit dem IGBT 22 oder der Diode 21 kommt und eine Spitze jedes Abstandshalters 54 nicht in Kontakt mit der keramischen Substrat 10 kommt.
  • Bei dem Leistungsmodul 102 der zweiten Ausführungsform, wie es in 3A abgebildet ist, ist der kegelstumpfförmige Bereich 523 des Rahmenelements 52 mit einem Plattenlot 320 daran angeordnet. Das Plattenlot 320 weist exemplarisch einen Durchmesser von 8 mm und eine Dicke von 0,5 mm auf.
  • Wie in 3B dargestellt, kann der IGBT 22 oder die Diode 21 zwischen den zwei Abstandshaltern 54 untergebracht sein, und jeder von dem IGBT 22 und der Diode 21 ist in einem entsprechenden der Rahmenelemente 52 angeordnet, wobei die Oberflächen-Hauptelektroden 221 und 211 jeweils dem kegelstumpfförmigen Bereich 523 des Rahmenelements 52 gegenüberliegen. Die rückseitigen Elektroden des IGBT 22 und der Diode 21 sind jeweils mit einem Plattenlot 310 daran angeordnet, dessen Abmessung exemplarisch gleich einer entsprechenden der Leistungs-Halbleiterelemente ist und das eine Dicke von 0,1 mm aufweist.
  • Die vordere Leiterschicht 13 des keramischen Substrats 10 ist so angeordnet, dass sie dem Plattenlot 310 gegenüberliegt, und das keramische Substrat 10 ist an einem Vorsprung 511 angeordnet, der an dem Gehäuse 51 ausgebildet ist. Die Spitzen der Abstandshalter 54 der Plattenelektrode 61 befinden sich in Kontakt mit dem keramischen Substrat 10, wobei die Abstandshalter bei der vorliegenden Ausführungsform zusammen mit den Rahmenelementen 52 gebildet werden. Der Randbereich des keramischen Substrats 10 ist mit Hilfe des Klebstoffs 8 an dem Gehäuse 51 befestigt.
  • Wie in 3C abgebildet, wird die vordere Leiterschicht 13 des keramischen Substrats 10 durch Erwärmen des in dem Reflow-Ofen angeordneten Leistungsmoduls mit der vorstehenden Konfiguration mit jedem bzw. jeder von dem IGBT 22 und der Diode 21 mit einer Lotverbindungsstelle des Plattenlots 310 verbunden, und jede der Oberflächen-Hauptelektroden 221 und 211 des IGBT 22 und der Diode 21 wird mit der Verbindungsstelle 32A des Plattenlots 320 mit der Plattenelektrode 61 verbunden.
  • Wie in 3D abgebildet, ist das gesamte Leistungsmodul umgedreht, und der Signalanschluss 222 des IGBT 22 und die Signalelektrode 62 sind mit Hilfe des Aluminium-Drahts 4 drahtgebondet, der einen Durchmesser von zum Beispiel 0,2 mm aufweist. Des Weiteren wird das Abdichtungsgel 7, das aus einem Silikon-Harz oder dergleichen hergestellt ist, für eine Isolierungsabdichtung in das Gehäuse 51 eingespritzt.
  • Das Leistungsmodul 102 gemäß der vorliegenden zweiten Ausführungsform, die vorstehend beschrieben ist, weist außerdem die Rahmenelemente 52 und die Hilfs-Rahmenelemente 53 auf. Somit kann das Leistungsmodul 102 Wirkungen ähnlich wie jene erzielen, die von dem Leistungsmodul 100 gemäß der ersten Ausführungsform ausgeübt werden.
  • Da die Plattenelektrode 61 des Leistungsmoduls 102 gemäß der vorliegenden zweiten Ausführungsform die Abstandshalter 54 aufweist, kann das Leistungsmodul 102 des Weiteren die Höhe der Verbindungsstelle mit Hilfe des Lots 31 zwischen dem keramischen Substrat 10 und dem Leistungs-Halbleiterelement, wie beispielsweise dem IGBT 22, sowie die Höhe der Lotverbindungsstelle 32A zwischen dem Leistungs-Halbleiterelement, wie beispielsweise dem IGBT 22, und der Plattenelektrode 61 definieren.
  • Das Leistungsmodul 102 gemäß der vorliegenden zweiten Ausführungsform kann die Wirkung erzielen, dass eine Fehlfunktion in Bezug auf die Isolierung aufgrund eines Austretens des Lots oder dergleichen, das als das Verbindungsmaterial dient, durch Anordnen der Abstandshalter 54 verhindert werden kann.
  • Die Modifikationsbeispiele, die bei der ersten Ausführungsform beschrieben wurden, können auch auf das Leistungsmodul 102 gemäß der vorliegenden zweiten Ausführungsform angewendet werden. Die Abstandshalter 54 bei dem Leistungsmodul 102 können alternativ auch unter Verwendung eines 3D-Druckers, durch eine Auftragsgerätverwendung oder dergleichen gebildet werden und können aus einem anderen Harz hergestellt werden, das eine Wärmebeständigkeit aufweist, um ähnliche Wirkungen zu erzielen.
  • Bei der vorliegenden Ausführungsform ist das gesamte Leistungsmodul umgedreht, nachdem das Leistungsmodul 102 in dem Reflow-Ofen angeordnet worden ist, und dann werden der Drahtbond-Vorgang und dergleichen durchgeführt. Das Leistungsmodul 102 kann jedoch alternativ umgedreht werden, bevor es in dem Reflow-Ofen angeordnet wird, wenn eine Verlagerung behindert wird.
  • Dritte Ausführungsform
  • Unter Bezugnahme auf 4 wird ein Leistungsmodul 103 gemäß der dritten Ausführungsform beschrieben.
  • Das Leistungsmodul 103 bei der dritten Ausführungsform ist im Wesentlichen in einer ähnlichen Weise wie die Leistungsmodule 100 und 102 gemäß den Ausführungsformen 1 und 2 konfiguriert. Das Leistungsmodul 103 unterscheidet sich von dem Leistungsmodul 102 hauptsächlich dahingehend, dass eine Lotverbindung ohne Verwendung des Reflow-Ofens, jedoch mit einer Einspritzung eines geschmolzenen Lots ausgeführt wird, und dass das Leistungsmodul 103 mit dem Spritzpress-Vorgang ohne eine Verwendung des Gehäuses 51 und dergleichen hergestellt wird. Somit weist das Leistungsmodul 103 eine Plattenelektrode 66 auf, die sich hinsichtlich der Form von der Plattenelektrode 61 unterscheidet.
  • Die folgende Beschreibung bezieht sich somit überwiegend auf unterschiedliche Komponenten und bezieht sich nicht auf gemeinsame Komponenten.
  • Die Plattenelektrode 66 entspricht der Plattenelektrode 61 mit den Abstandshaltern 54 bei der zweiten Ausführungsform, die Plattenelektrode 66 ist jedoch für den Spritzpress-Vorgang ohne eine Verwendung des Gehäuses 51 angeordnet, wie vorstehend beschrieben. So weist die Plattenelektrode 66 bei der vorliegenden Ausführungsform eine lineare Form auf, und die Rahmenelemente 52 sowie die Hilfs-Rahmenelemente 53 werden so formgegossen, dass sie die Plattenelektrode 66 sandwichartig dazwischen anordnen. Die Plattenelektrode 66 ist exemplarisch aus Kupfer hergestellt und so dimensioniert, dass sie eine Breite von 12 mm und eine Dicke von 0,7 mm aufweist.
  • Die Plattenelektrode 66 ist an dem keramischen Substrat 10 angebracht und ist mit Hilfe einer Metallstruktur für den Spritzpress-Vorgang befestigt. Wie bei der ersten Ausführungsform unter Bezugnahme auf 1A beschrieben, werden der IGBT 22 und die Diode 21 als die Leistungs-Halbleiterelemente mit Hilfe des Lots 31 durch Substrat-Bonden mit dem keramischen Substrat 10 verbunden. Wie bei den Ausführungsformen 1 und 2 sind die hindurchgehenden Bereiche 612 der Plattenelektrode 66 in dem Zustand, in dem die Plattenelektrode 66 an dem keramischen Substrat 10 angebracht ist, im Wesentlichen in den Mitten der Oberflächen-Hauptelektrode 221 des IGBT 22 beziehungsweise der Oberflächen-Hauptelektrode 211 der Diode 21 positioniert.
  • Bei einer derartigen Konfiguration wird das geschmolzene Lot 32 durch einen entsprechenden Bereich der hindurchgehenden Bereiche 612 der Plattenelektrode 66 hindurch in den kegelstumpfförmigen Bereich 523 von jedem der Rahmenelemente 52 eingespritzt. Die Spitzen der Abstandshalter 54 der Plattenelektrode 66 befinden sich in Kontakt mit dem keramischen Substrat 10, wie bei der zweiten Ausführungsform beschrieben, um die Höhe der Verbindungsstelle 32A des Lots 32 zwischen den Leistungs-Halbleiterelementen, wie beispielsweise dem IGBT 22, und der Plattenelektrode 66 zu definieren.
  • Der Drahtbond-Vorgang wird mit Hilfe des Aluminium-Drahts 4 zwischen dem Signalanschluss 222 des IGBT 22 und der Signalelektrode 62 durchgeführt, und danach wird ein abdichtendes Spritzpress-Harz (Transfer-Formharz) 74, das aus einem Epoxid-Harz oder dergleichen besteht, in die Metallstruktur für den Spritzpress-Vorgang eingespritzt, um die Isolierungsabdichtung auszuführen.
  • Das Leistungsmodul 103 gemäß der vorliegenden dritten Ausführungsform, die vorstehend beschrieben ist, weist außerdem die Rahmenelemente 52 und die Hilfs-Rahmenelemente 53 auf. Somit kann das Leistungsmodul 103 Wirkungen ähnlich wie jene erzielen, die von dem Leistungsmodul 100 gemäß der ersten Ausführungsform ausgeübt werden.
  • Da die Plattenelektrode 66 die Abstandshalter 54 aufweist, kann das Leistungsmodul 103 Wirkungen ähnlich wie jene erzielen, die von dem Leistungsmodul 102 gemäß der zweiten Ausführungsform ausgeübt werden.
  • Die Modifikationsbeispiele, die bei den Ausführungsformen 1 und 2 beschrieben wurden, können auch auf das Leistungsmodul 103 gemäß der vorliegenden dritten Ausführungsform angewendet werden.
  • Die vorstehend beschriebenen Ausführungsformen können miteinander kombiniert werden, oder die Konfigurationen gemäß verschiedener Ausführungsformen können miteinander kombiniert werden.
  • Die vorliegende Erfindung ist in Verbindung mit den bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen hinlänglich beschrieben. Für den Fachmann sind verschiedene Änderungen oder Modifikationen ersichtlich. Derartige Änderungen oder Modifikationen sind so zu verstehen, dass sie eingeschlossen sind, ohne von dem Umfang der Erfindung gemäß den beigefügten Ansprüchen abzuweichen.
  • Darüber hinaus werden die Beschreibung, die Zeichnungen, die Ansprüche und die Zusammenfassung der am 16. Dezember 2015 eingereichten Japanischen Patentanmeldung JP 2015-245 191 insgesamt durch Bezugnahme hier aufgenommen.
  • Bezugszeichenliste
  • 7
    Abdichtungsgel
    10
    keramisches Substrat
    21
    Diode
    22
    IGBT
    32
    Lot
    32A
    Verbindungsstelle
    51
    Gehäuse
    52
    Rahmenelement
    53
    Hilfs-Rahmenelement
    54
    Abstandshalter
    61
    Plattenelektrode
    66
    Plattenelektrode
    100
    Leistungsmodul
    102
    Leistungsmodul
    103
    Leistungsmodul
    211
    Oberflächen-Hauptelektrode
    221
    Oberflächen-Hauptelektrode
    521
    erste Öffnung
    31
    dritte Öffnung
    612
    hindurchgehender Bereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 4640345 B [0003]
    • JP 4579314 B [0003]
    • JP 2015245191 [0099]

Claims (9)

  1. Halbleitereinheit, die eine Plattenelektrode und ein Halbleiterelement aufweist und so konfiguriert ist, dass sie eine Verbindungsstelle aufweist, an der eine Oberflächenelektrode des Halbleiterelements und die Plattenelektrode mit einem Verbindungsmaterial verbunden sind, wobei die Plattenelektrode ein Rahmenelement an einer gegenüberliegenden Oberfläche aufweist, die dem Halbleiterelement gegenüberliegt, wobei das Rahmenelement so konfiguriert ist, dass es die Verbindungsstelle umgibt und eine Wärmebeständigkeit gegenüber dem Verbindungsmaterial aufweist.
  2. Halbleitereinheit nach Anspruch 1, wobei das Rahmenelement so konfiguriert ist, dass es dem Halbleiterelement gegenüberliegt und eine Öffnung aufweist, deren Abmessung kleiner als jene der Oberflächenelektrode ist.
  3. Halbleitereinheit nach Anspruch 1, wobei das Rahmenelement so konfiguriert ist, dass es dem Halbleiterelement gegenüberliegt und eine Öffnung aufweist, deren Abmessung kleiner als jene der Oberflächenelektrode ist, und wobei die Öffnung so konfiguriert ist, dass sie eine im Wesentlichen rechteckige konische Gestalt mit vier bogenförmigen Ecken aufweist.
  4. Halbleitereinheit nach einem der Ansprüche 1 bis 3, die des Weiteren ein Gehäuse aufweist, das so konfiguriert ist, dass es die Plattenelektrode hält, wobei das Rahmenelement einen Verbindungsbereich aufweist, der mit dem Gehäuse derart verbunden ist, dass der Verbindungsbereich integral mit dem Gehäuse gebildet ist.
  5. Halbleitereinheit nach einem der Ansprüche 1 bis 4, die ferner ein Substrat aufweist, an dem das Halbleiterelement angebracht ist, wobei die Plattenelektrode so konfiguriert ist, dass sie einen Abstandshalter in Kontakt mit dem Substrat aufweist.
  6. Halbleitereinheit nach einem der Ansprüche 1 bis 5, wobei die Plattenelektrode des Weiteren einen hindurchgehenden Bereich aufweist, der so konfiguriert ist, dass er durch die Plattenelektrode hindurchgeht und ermöglicht, dass das Verbindungsmaterial, das von dem Rahmenelement umgeben ist, durch den hindurchgehenden Bereich hindurchgeht, und ein Hilfs-Rahmenelement aufweist, das so konfiguriert ist, dass es an einer rückwärtigen Oberfläche gegenüber der gegenüberliegenden Oberfläche der Plattenelektrode anzuordnen ist und eine Öffnung aufweist, die kleiner als der hindurchgehende Bereich ist.
  7. Verfahren zur Herstellung der Halbleitereinheit nach einem der Ansprüche 1 bis 6, wobei das Verfahren Folgendes aufweist: - Orientieren der Plattenelektrode derart, dass ein Anbringen eines Verbindungsmaterials an einer Öffnung ermöglicht wird, wobei die Öffnung an dem Rahmenelement ausgebildet ist, das an der Plattenelektrode angeordnet ist, und kleiner als die Oberflächenelektrode des Halbleiterelements ist; - Anbringen des Halbleiterelements an dem Rahmenelement, wobei die Oberflächenelektrode dem Verbindungsmaterial in dem Rahmenelement gegenüberliegt; - Anordnen eines Verbindungsmaterials zwischen dem Halbleiterelement und einer Leiterschicht an einem isolierenden Substrat und Halten des isolierenden Substrats an dem Gehäuse; und - Schmelzen der Verbindungsmaterialien, um die Plattenelektrode, das Halbleiterelement und das isolierende Substrat zu verbinden.
  8. Verfahren zur Herstellung der Halbleitereinheit nach Anspruch 7, wobei das Rahmenelement an der Plattenelektrode integral mit dem Gehäuse ausgebildet wird, wenn das Gehäuse formgegossen wird.
  9. Verfahren zur Herstellung der Halbleitereinheit nach Anspruch 7, wobei das Rahmenelement eine unabhängige Komponente ist, die separat hergestellt wird, und an der Plattenelektrode angeordnet wird, indem es an dem Gehäuse befestigt wird.
DE112016005807.1T 2015-12-16 2016-12-07 Halbleitereinheit und Verfahren zur Herstellung derselben Granted DE112016005807T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-245191 2015-12-16
JP2015245191 2015-12-16
PCT/JP2016/086340 WO2017104500A1 (ja) 2015-12-16 2016-12-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
DE112016005807T5 true DE112016005807T5 (de) 2018-09-27

Family

ID=59056443

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016005807.1T Granted DE112016005807T5 (de) 2015-12-16 2016-12-07 Halbleitereinheit und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
JP (1) JP6444537B2 (de)
CN (1) CN108369933B (de)
DE (1) DE112016005807T5 (de)
WO (1) WO2017104500A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369933B (zh) 2015-12-16 2021-06-29 三菱电机株式会社 半导体装置及其制造方法
JP6858657B2 (ja) * 2017-06-27 2021-04-14 三菱電機株式会社 電力用半導体装置
DE112018007231T5 (de) * 2018-03-07 2020-11-19 Mitsubishi Electric Corporation Halbleiterbauelement und Leistungswandler
WO2019194272A1 (ja) * 2018-04-06 2019-10-10 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法
EP3627544A1 (de) * 2018-09-20 2020-03-25 Heraeus Deutschland GmbH & Co. KG Substratanordnung zum verbinden mit zumindest einem elektronikbauteil und verfahren zum herstellen einer substratanordnung
JP7287164B2 (ja) * 2019-07-23 2023-06-06 三菱電機株式会社 電力用半導体装置及び電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579314B2 (ja) 2008-06-02 2010-11-10 本田技研工業株式会社 半導体モジュール
JP4640345B2 (ja) 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
CN108369933A (zh) 2015-12-16 2018-08-03 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100957A (ja) * 2001-09-26 2003-04-04 Nec Corp 半導体パッケージ
JP4085639B2 (ja) * 2002-01-28 2008-05-14 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4085768B2 (ja) * 2002-10-08 2008-05-14 トヨタ自動車株式会社 上部電極、パワーモジュール、および上部電極のはんだ付け方法
JP4281050B2 (ja) * 2003-03-31 2009-06-17 株式会社デンソー 半導体装置
CN100587930C (zh) * 2005-05-17 2010-02-03 松下电器产业株式会社 倒装片安装体及倒装片安装方法
JP5217014B2 (ja) * 2008-01-15 2013-06-19 日産自動車株式会社 電力変換装置およびその製造方法
JP5414336B2 (ja) * 2009-04-16 2014-02-12 パナソニック株式会社 電子部品
JP5251991B2 (ja) * 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
JP5732880B2 (ja) * 2011-02-08 2015-06-10 株式会社デンソー 半導体装置及びその製造方法
JP2013211497A (ja) * 2012-03-30 2013-10-10 Keihin Corp 部品接合構造
CN105027276B (zh) * 2013-07-31 2018-03-06 富士电机株式会社 半导体装置
JP6228412B2 (ja) * 2013-09-18 2017-11-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6000227B2 (ja) * 2013-11-21 2016-09-28 三菱電機株式会社 半導体装置の製造方法
JPWO2015107871A1 (ja) * 2014-01-15 2017-03-23 パナソニックIpマネジメント株式会社 半導体装置
KR102004785B1 (ko) * 2014-03-18 2019-07-29 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
JP6293030B2 (ja) * 2014-10-09 2018-03-14 三菱電機株式会社 電力用半導体装置
JP6406975B2 (ja) * 2014-10-24 2018-10-17 三菱電機株式会社 半導体素子および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640345B2 (ja) 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP4579314B2 (ja) 2008-06-02 2010-11-10 本田技研工業株式会社 半導体モジュール
CN108369933A (zh) 2015-12-16 2018-08-03 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN108369933A (zh) 2018-08-03
JPWO2017104500A1 (ja) 2018-05-24
WO2017104500A1 (ja) 2017-06-22
CN108369933B (zh) 2021-06-29
JP6444537B2 (ja) 2018-12-26

Similar Documents

Publication Publication Date Title
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102014212519B4 (de) Halbleitervorrichtung
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102006012429B4 (de) Halbleitervorrichtung
DE10238037B4 (de) Halbleitereinrichtung mit Gehäuse und Halterung
DE102011017585B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102009055691B4 (de) Leistungshalbleitermodul
DE102006051454A1 (de) Halbleitervorrichtung
DE102011084803A1 (de) Leistungshalbleitervorrichtung
DE112017007415B4 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE112015000513T5 (de) Elektrodenanschluss, Halbleitereinrichtung für elektrische Energie sowie Verfahren zur Herstellung einer Halbleitereinrichtung für elektrische Energie
DE10221891A1 (de) Halbleitervorrichtung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE112016004980T5 (de) Leistungs-halbleitereinrichtung
DE102019112935B4 (de) Halbleitermodul
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE112013007426B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division