JP6228412B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6228412B2
JP6228412B2 JP2013192963A JP2013192963A JP6228412B2 JP 6228412 B2 JP6228412 B2 JP 6228412B2 JP 2013192963 A JP2013192963 A JP 2013192963A JP 2013192963 A JP2013192963 A JP 2013192963A JP 6228412 B2 JP6228412 B2 JP 6228412B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip mounting
island
semiconductor device
mounting region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013192963A
Other languages
English (en)
Other versions
JP2015060916A (ja
Inventor
功二 塚越
功二 塚越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2013192963A priority Critical patent/JP6228412B2/ja
Priority to TW103130814A priority patent/TWI617000B/zh
Priority to US14/485,918 priority patent/US9219026B2/en
Priority to KR20140123609A priority patent/KR20150032497A/ko
Priority to CN201410477053.2A priority patent/CN104465591B/zh
Publication of JP2015060916A publication Critical patent/JP2015060916A/ja
Application granted granted Critical
Publication of JP6228412B2 publication Critical patent/JP6228412B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体チップを搭載するアイランド部を有する半導体装置に関する。
電子部品に求められる性能において、パッケージサイズの小型化、薄型化に関係したものは比較的多くを占めており、開発における小型化や薄型化を追求する中で、材料の開発や構造の検討、プロセスの開発や見直し等を代表とする技術進化も同時に進んできたと考えられる。こうした電子部品の小型化や薄型化を追及する背景には、搭載される機器の小型化、薄型化に比例していることが挙げられ、商品が多様化していることを表している。とりわけ半導体部品では樹脂モールドパッケージの形態が多く用いられており、汎用化したものとなっている。
樹脂モールドパッケージの構成は、樹脂基板とエポキシ樹脂モールドを用いたもの、リードフレームとエポキシ樹脂モールドを用いたものとに大きく分類できる。樹脂基板やリードフレームを用いた樹脂モールドパッケージにおいて小型化、薄型化に共通することは、各構成部分の寸法を如何にして小さく且つ細く、薄く設計していくかということが追求され、その結果、信頼性が不十分となったり、脆弱なパッケージとなったりするなどの弊害も現われている。このため、小型化、薄型化を進める電子部品の信頼性を向上するための見直しが必要となっている。半導体部品に代表される樹脂モールドパッケージではサイズ変化が著しく、製品サイズが小さく、薄くなるに伴い、信頼性を維持することが困難であるがゆえに重要となっており、新しい試みが必要となっている。
図７は、半導体パッケージにおいて、半導体チップが実装される実装領域を有するアイランドの平面図（Ａ）及び断面図（Ｂ）である（例えば、特許文献１参照）。アイランドは半導体チップよりも大幅に大きいサイズからなり、その表面には複数の溝が設けられている。説明によれば溝の幅はおよそ０．２ｍｍ程度であり、深さは０．１ｍｍ〜０．２ｍｍ程度であり、格子状に配置されている。また、格子状に配置された溝は、半導体チップサイズよりも大きいサイズの範囲に刻まれている。半導体チップはアイランド上へ銀ペーストを介して実装固着されるが、この時に塗布された銀ペーストは溝部内に入り込み、さらに半導体チップの側面周囲部分に広がり余った銀ペーストは溝の中へ案内されて、チップ側面に沿って銀ペーストが這い上がるのを小さくでき、半導体チップ表面へ銀ペーストが這い上がるのを防ぐことができる、というものである。
特開２００６−１５６４３７号公報
しかしながら、特許文献１に記載されたアイランド構造は、半導体チップサイズよりも大きな範囲へ格子状の溝が設けられていることから、アイランドサイズと格子状の溝が設けられる範囲は、常に半導体チップサイズよりも大幅に大きなサイズを必要とするため、大きなアイランドサイズが必要になる。パッケージの小型化を行う場合にアイランドサイズと、アイランドサイズ内に半導体チップよりも大きなサイズ範囲で設けられる格子状の溝とを半導体チップサイズへ近づける設計は難しく、小型化が求められるパッケージへ用いることが適当ではない。
また、特許文献１に記載されたアイランド構造は、格子状に設けられた複数の溝の幅は０．２ｍｍ程度であり、深さは０．１ｍｍ〜０．２ｍｍ程度である。小型化、薄型化が求められているパッケージにおいて、半導体チップサイズも同時に小型化していく場合、溝の幅が０．２ｍｍを必要とすると半導体チップを実装する際に傾きの原因となる可能性がある。また、薄型化するパッケージではアイランド部やリードフレーム部の厚みは０．２ｍｍ〜０．１ｍｍあるいはそれ以下のものが板厚の素材として用いられることが多く、０．１ｍｍ〜０．２ｍｍ程度の深さが必要となる格子状の溝を設けることが難しくなる。アイランドへ０．２ｍｍ程度の幅と深さをもった溝を格子状に複数箇所設ける場合、加工することが容易ではなく、加工のコストと時間を必要とすることにつながる。このため特許文献１に記載されたアイランド部へ溝を加工する構造はパッケージの小型化、薄型化が求められる設計へ適用することが難しく、コストの増加に繋がる。
また、半導体パッケージでは、半導体チップを複数個実装する製品もあり、アイランドへ複数の半導体チップを搭載する場合や、さらに実装個数の増えるマルチチップ化した半導体製品の場合、アイランド部へ搭載する半導体チップと同じ個数の溝加工を行うことは加工を複雑にすることに加えて、いっそうのアイランドサイズの拡大、さらにコストの増加に繋がることから、その適用が困難になり易い。
また、アイランド部と半導体チップを固着する接着剤には絶縁ペーストが用いられるものがある。銀ペーストを使用した場合、銀ペースト中の銀の這い上がりによるマイグレーションの発生や、銀ペースト中の銀と樹脂とが分離するブリードアウトの発生があり、信頼性を低下させる一因となっており、銀フィラーの入らない絶縁ペーストを用いる製品が増えている。絶縁ペーストでは、銀ペーストと比べて銀フィラーが入らないことから、樹脂比率が多くなる為、比較的低粘度のものが多い。これにより表面張力の低下に伴う塗布後のペースト濡れ広がりや厚みの確保、塗布後のペースト形状が半球形状化し難い部分など、銀ペーストの取り扱いに比較して、制御の難しい部分がある。格子状の溝を設けたアイランドへ絶縁ペーストを塗布して使用する場合、ペーストの多くは溝の中に入って広がり伝わっていくことから、アイランド表面と半導体チップとの固着接触面との間に絶縁ペーストが残り難くなる。また溝の内部に入った絶縁ペーストは溝の両側面との接触に引っ張られた表面が凹んだ形状になり易く、半導体チップとアイランドとの間に隙間を生じ易くなるため、十分な接着強度が得られ難くなることに繋がる。
さらに、絶縁ペーストを介してアイランド部と半導体チップとを固着する場合、半導体チップを実装して得られる接着剤の厚みは、銀ペーストでは概ね銀フィラーサイズに比例するため、少なくとも２０μｍ程度の銀ペーストの厚みがアイランド部表面と半導体チップとの間に形成され、十分な厚みと接着強度が得られる。絶縁ペーストを用いた場合、フィラーが入らないか、またはシリカフイラーなどを用いる場合が多く、銀フィラーによって得られていた厚みが確保できなくなり、フィラーを含む場合でも５μｍ以下の厚みになることが多い。このためアイランド部表面と半導体チップとの間に形成されるペースト厚みは数μｍ程度と薄くなることから、接着強度低下に繋がり易い。
この様な中、アイランド部へ半導体チップと絶縁ペースト及び銀ペーストとの接着力向上を狙った加工方法や構造からなる改良が試みられている。溝加工を設ける構造では、線状や格子状に溝を設けるもの、あるいは円形状に溝加工を設けることにより、低粘度化して流れやすくなる絶縁ペーストの接着強度向上を計っている。また、アイランド部表面への粗面化処理を施し、微細な凹凸をアイランド部へ設けることにより、半導体チップと絶縁ペーストとの接着強度向上を計っているものも試みられており、固着する半導体チップとアイランド表面との接着強度向上に繋げている。
そこで、本発明は、絶縁ペーストによって半導体チップを固着実装する半導体装置において、半導体チップサイズを大きく上回る加工を必要とせずに半導体チップとアイランドとの接着強度を高めつつ、ペーストがアイランドの外へ濡れ広がらずに塗布した箇所へ保持され、ペーストの塗布形状が凹まずに半導体チップとの固着面との間に隙間を作らず、半導体チップサイズ程度の固着面積により実装されたアイランド部分の小サイズ設計を可能とした小型化及び薄型化ができ信頼性の高い半導体装置を提供することを課題とする。
上記課題の解決のために、本発明では以下の手段を用いた。
まず、半導体チップが絶縁ペースト介して接着されたアイランド部を有する半導体装置において、前記アイランド表面の半導体チップ載置領域には複数の逆角錐形状の凹部が設けられ、前記逆角錐形状の凹部の頭頂点から上方へ延ばした垂線と前記半導体チップ載置領域の外側への開口線とが成す第一の開口角度は、前記垂線と前記半導体チップ載置領域の内側への開口線とが成す第二開口角度より狭いことを特徴とする半導体装置とした。
また、前記逆角錐形状の凹部が逆正三角錐であることを特徴とする半導体装置とした。
また、前記半導体チップ載置領域が矩形であって、前記半導体チップ載置領域の四隅に凧型四角形の底面を有する四角錘であることを特徴とする半導体装置とした。
また、前記逆角錐形状の凹部を半導体チップ載置領域の中心付近よりも前記半導体チップ載置領域の外周付近で密に配置したことを特徴とする半導体装置とした。
また、前記逆角錐形状の凹部を前記半導体チップ載置領域の外縁部に配置したことを特徴とする半導体装置とした。
また、前記アイランド部が複数の前記半導体チップ載置領域を有することを特徴とする半導体装置とした。
また、前記アイランドを構成する材質は金属、樹脂、セラミック、金属がメタライズされた樹脂のいずれかひとつからなることを特徴とする半導体装置とした。
上記構成とすることで、本発明の半導体装置では、半導体チップを搭載するアイランド部の小サイズ設計を可能とし、小型化かつ信頼性の高い半導体装置とすることができる。
本発明の半導体装置の第一実施例を模式的に示す平面図である。 図１のＸ−Ｘ’における半導体チップ載置断面図である。 図１のＸ−Ｘ’における断面図である。 本発明の半導体装置の第二実施例を模式的に示す平面図である。 本発明の半導体装置の第三実施例を模式的に示す平面図である。 本発明の半導体装置の第四実施例を模式的に示す平面図である。 従来の半導体装置のアイランド部を模式的に示す図である。
以下、図面に基づいて本実施例の半導体装置について説明する。
以下、図面に基づいて本実施例の半導体装置について説明する。
図１は、本発明の半導体装置の第一実施例を模式的に示す平面図である。アイランド部１は半導体チップを固着載置（ダイボンド）する台部である。図示されていないが、アイランド部の周囲にはリードが配置されていて、リードと半導体チップとをワイヤを介して接続し、アイランド部と半導体チップとワイヤ、そしてリードの一部を樹脂封止して半導体装置となる。
アイランド部１表面の半導体チップ載置領域３に逆角錐形状の凹部２が複数設けられ、半導体チップは絶縁ペーストによりアイランド部表面に固着される。アイランド部１の大きさは、絶縁ペーストによりアイランド表面に固着される半導体チップ載置領域３に対して等しいか、やや大きい程度のサイズである。また、アイランド部１に設けられる逆角錐形状の凹部２は、アイランド部１において固着される半導体チップ載置領域３よりも小さい範囲に設けられている。図１に示した逆角錐形状の凹部２は、正三角錐の頭頂点を逆さにした凹部をアイランド１の表面に設けた形状である。すなわち、逆正三角錐の凹部を設けた形状である。図１に示すように、逆正三角錐の底面は正三角形であるが、そのうちの少なくとも一辺は、矩形の半導体チップ載置領域３の最寄りの外周に平行に向い合い、該一辺の反対側の頂点は半導体チップ載置領域３の内側に向い合うように配置されている。
図２は、図１のＸ−Ｘ’における断面図であるが、アイランド部に半導体チップを搭載したときの断面である。
半導体チップ８はアイランド部１の表面に搭載され、絶縁ペーストなどの接着剤９を介して固着されている。絶縁ペースト９は、アイランド部１の表面に塗布され、逆角錐形状の凹部２にも入り込み、半導体チップ８との接着を強固なものにしている。
図３は、Ｘ−Ｘ’における断面図であるが、逆正三角錐の凹部２は断面視的にくさび形状で、くさび形状の頭頂点から上方へ延ばした垂線と半導体チップ載置領域３の外側への開口線とが成す開口角度θ１とくさび形状の頭頂点から上方へ延ばした垂線と半導体チップ載置領域３の内側への開口線とが成す開口角度θ２は異なる角度を有している。半導体チップ載置領域外側に対する開口角度θ１は半導体チップ載置領域内側に対するθ２よりも狭角となり、仮に、逆正三角錐が正四面体であれば、θ１≒１９．５°、θ２＝３５．３°となる。
このような構造とすることにより、アイランド部表面へ絶縁ペーストを塗布した場合、銀ペーストに比べて低粘度で濡れ広がりやすい絶縁ペーストは、逆角錐形状の凹部２を設けた範囲内に濡れ広がりが抑えられやすく、また逆角錐形状の凹部２に保持されることができ、アイランド部の外へ濡れ広がらずに留まりやすくなる。その結果、アイランド部内に絶縁ペーストが留まることにより、半導体チップを固着実装した場合、絶縁ペーストは半導体チップサイズ以上に広がることがなくなり、アイランド部よりはみ出すことがなくなる。同時にペーストは素子側面に這い上がりフィレットを作ることがなくなり、半導体チップサイズを大幅に越えたアイランド部サイズとすることがなく、コンパクトな固着実装面積とすることができる。
逆角錐形状の凹部２は、その形状から塗布された絶縁ペーストの表面エネルギーを部分的にではあるが制御する効果があるため、保持される絶縁ペーストが凸な半球形状を形成し易くなり、半導体チップが固着実装される場合にアイランド表面との間に隙間を生じ難い。これによりアイランド部１を小型化したものにおいて絶縁ペーストの様な低粘度で濡れ広がりやすいペーストを用いて半導体チップを固着実装する場合でも、絶縁ペーストは半導体チップ側面にフィレットを設けることがなく、アイランド部内からはみ出すことなく、また半導体チップサイズに等しい程度の固着面積であっても十分な接着強度が得られるため、信頼性の高いパッケージを得ることに効果が期待できる。
半導体チップ載置領域３に設けられる逆角錐形状の凹部２は、数十μｍの深さで刻まれたものからなるため、アイランド部１の厚みが薄いものであっても取り入れることが容易である。また、半導体チップが絶縁ペーストによって固着実装された後に、ペースト厚みは逆角錐形状の凹部２の設けられた箇所と、それ以外の箇所とで厚みの異なる固着を行うことができる。
絶縁ペーストは逆角錐形状の凹部２において凸な半球形状を作りやすく、またアイランド部１の深さ方向の頭頂点が成す角度によりアイランドの外側へ濡れ広がり難く指向性を持たせていること、加えて半導体チップ固着面積よりも小さい範囲へ規則的に配置されていることから、半導体チップが固着された場合に固着面に対して隙間無く絶縁ペーストが濡れ広がり実装することができる。これによりアイランド部１と半導体チップサイズとが同等のサイズであり、アイランド部１の厚みが薄く設計されたものであっても、強い接着強度が安定して得られることに効果が期待できる。
アイランド部１の材質は金属、樹脂、セラミック、金属がメタライズされた樹脂などからなり、逆角錐形状の凹部２の深さは数十μｍ程度と浅くともよいことから材質や厚み、サイズが変わった場合でも刻みを設け難くなることが少なく、また複雑な加工を必要としないため、パッケージの材質や構造が変更に対しても、変わらない接着強度が得られることに効果が期待できる。
図４は、本発明の半導体装置の第二実施例を模式的に示す平面図である。
半導体装置は一つのアイランド上へ複数の半導体チップを搭載するものも多くあり、図４では、半導体チップを２チップ搭載する場合のアイランド部４を示している。一つのアイランド部４へ少なくとも２チップ以上の半導体チップを搭載する場合、アイランド部４へ逆角錐形状の凹部５は半導体チップの搭載される箇所６、７の両方の範囲へ設けられており、半導体チップは絶縁ペーストによりアイランド部４の表面へ固着実装される。アイランド部４のサイズは絶縁ペーストにより固着実装される半導体チップサイズと半導体チップ搭載数に比例して大きくなり、半導体チップサイズに対して等しいか、やや大きい程度の固着範囲と半導体チップ２との固着実装構造としている。
アイランド部９へ絶縁ペーストにより半導体チップを２チップ固着実装する場合、絶縁ペーストは半導体チップが固着実装される箇所へ半導体チップサイズと同等程度の固着面積により実装され、逆角錐形状の凹部５は半導体チップが固着実装される箇所へ半導体チップサイズ内に収まる範囲へ刻まれている。逆角錐形状の凹部５は溝を格子状に作るなどの複雑な加工を必要としないため、アイランド部９へは容易に適用することができ、また隣接して設けることも容易である。
ここで絶縁ペーストはアイランド部９の表面へ半導体チップを固着実装する２箇所の範囲に逆角錐形状の凹部５を設けた範囲へ濡れ広がらずに塗布され、半導体チップサイズに対してアイランドからはみ出ることがなく固着実装されることができ、十分な接着強度を得ることができる。これにより半導体チップは隣接して固着実装することが可能になり、アイランド部９のサイズは複数の半導体チップを固着実装する場合であっても小型化した設計とすることができパッケージの小型化及び薄型化に効果が期待できる。
図５は、本発明の半導体装置の第三実施例を模式的に示す平面図である。
図１との違いは、半導体チップ載置領域３の四隅に配置された逆角錐形状の凹部を凧型四角形の底面を有する四角錘とした点である。図示するように、該凧型四角形は、高さの異なり底面の長さが同じ２つの二等辺三角形の互いの底辺を合わせた形状であり、高さの低い二等辺三角形の頂点を半導体チップ載置領域３の四隅方向に向け、高さの高い二等辺三角形の頂点を半導体チップ載置領域３の中心方向に向けて配置している。その結果、四角錘の頭頂点からの開口角度は、半導体チップ載置領域四隅方向への開口角度が半導体チップ載置領域中心方向への開口角度よりも狭角になり、半導体チップの接着がより強固なものとなる。
ここでは、逆角錐形状の凹部の一例として逆三角錐、逆四角錘にて説明したが、逆角錐形状はいかなる逆多角錘であっても構わない。
図６は、本発明の半導体装置の第四実施例を模式的に示す平面図である。
これまで説明した実施例では、逆角錐形状の凹部を半導体チップ載置領域３に均等の距離をおいて配置したが、半導体チップ載置領域３の中心付近では疎な配置をし、半導体チップ載置領域３の外周付近では密な配置をすることで、半導体チップ載置領域３中心付近よりも外周付近において、余分な絶縁ペーストの濡れ広がりが抑制されるという効果が一層高まる。
図６に示す実施例においては、上記のように逆角錐形状の凹部２、１０を疎密に配置し、半導体チップ載置領域３の外周縁に沿って逆角錐形状の凹部２，１０を配置した構成とした。
アイランド部表面と半導体チップとを絶縁ペーストにより固着実装する半導体装置において、アイランド部表面へ固着実装する半導体チップサイズより小さい範囲へ、逆角錐形状の凹部を複数個設けた構造とすることにより、アイランド部表面には絶縁ペーストを半導体チップサイズと等しいか僅かに広がる程度の範囲に固着される様に実装することができる。
また絶縁ペーストとアイランド部表面との固着面積は半導体チップサイズ程度になることから、アイランド部の面積は半導体チップサイズに対して僅かに大きなサイズにまで小さなものとすることができる。加えて逆角錐形状の凹部は数十μｍ程度未満の浅く刻んだもので構成されていることから複雑な加工を必要としないため、厚みの薄いアイランドであっても容易に設けることができ、また隣接して設けることも行うことができるので、アイランド部へ複数の半導体チップを隣接して固着実装し搭載する設計へも容易に取り入れることができ、一つの半導体チップを搭載する場合だけではなく、複数の半導体チップを搭載する半導体装置においても小型化した設計とすることが可能となり信頼性の高い小型化及び薄型化した半導体装置を提供することができるので、テレビや家電製品、携帯端末をはじめとした半導体装置搭載機器への供給に寄与することができる。
１ アイランド部
２ 逆角錐形状の凹部（逆正三角錐）
３ 半導体チップ載置領域
４ 複数の半導体チップを搭載するアイランド部
５ 逆角錐形状の凹部（逆正三角錐）
６ 半導体チップ載置領域
７ 半導体チップ載置領域
８ 半導体チップ
９ 絶縁ペースト（接着剤）
１０ 逆角錐形状の凹部（凧型四角形底面を有する逆四角錐）

Claims (7)

  1. 半導体チップが絶縁ペーストを介して接着されたアイランド部を有する半導体装置であって、前記アイランド部の表面の半導体チップ載置領域には複数の逆角錐形状の凹部が設けられ、前記逆角錐形状の凹部の頭頂点から上方へ延ばした垂線と前記半導体チップ載置領域の外側への開口線とが成す第一の開口角度は、前記垂線と前記半導体チップ載置領域の内側への開口線とが成す第二開口角度より小さく、前記逆角錐形状の凹部が逆正三角錐であることを特徴とする半導体装置。
  2. 前記半導体チップ載置領域が矩形であって、前記半導体チップ載置領域の四隅に凧型四角形の底面を有する四角錘を設けたことを特徴とする請求項１記載の半導体装置。
  3. 前記逆角錐形状の凹部を半導体チップ載置領域の中心付近よりも前記半導体チップ載置領域の外周付近で密に配置したことを特徴とする請求項１または請求項２記載の半導体装置。
  4. 半導体チップが絶縁ペーストを介して接着されたアイランド部を有する半導体装置であって、前記アイランド部の表面の半導体チップ載置領域には複数の逆角錐形状の凹部が設けられ、前記逆角錐形状の凹部の頭頂点から上方へ延ばした垂線と前記半導体チップ載置領域の外側への開口線とが成す第一の開口角度は、前記垂線と前記半導体チップ載置領域の内側への開口線とが成す第二開口角度より小さく、前記逆角錐形状の凹部を半導体チップ載置領域の中心付近よりも前記半導体チップ載置領域の外周付近で密に配置したことを特徴とする半導体装置。
  5. 前記逆角錐形状の凹部を前記半導体チップ載置領域の外縁部に配置したことを特徴とする請求項１乃至４のいずれか１項記載の半導体装置。
  6. 前記アイランド部が複数の前記半導体チップ載置領域を有することを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
  7. 前記アイランド部を構成する材質は、金属、樹脂、セラミック、あるいは金属がメタライズされた樹脂のいずれかひとつからなることを特徴とする請求項１乃至６のいずれか１項記載の半導体装置。
JP2013192963A 2013-09-18 2013-09-18 半導体装置 Expired - Fee Related JP6228412B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013192963A JP6228412B2 (ja) 2013-09-18 2013-09-18 半導体装置
TW103130814A TWI617000B (zh) 2013-09-18 2014-09-05 半導體裝置
US14/485,918 US9219026B2 (en) 2013-09-18 2014-09-15 Semiconductor device
KR20140123609A KR20150032497A (ko) 2013-09-18 2014-09-17 반도체 장치
CN201410477053.2A CN104465591B (zh) 2013-09-18 2014-09-18 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013192963A JP6228412B2 (ja) 2013-09-18 2013-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2015060916A JP2015060916A (ja) 2015-03-30
JP6228412B2 true JP6228412B2 (ja) 2017-11-08

Family

ID=52667274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013192963A Expired - Fee Related JP6228412B2 (ja) 2013-09-18 2013-09-18 半導体装置

Country Status (5)

Country Link
US (1) US9219026B2 (ja)
JP (1) JP6228412B2 (ja)
KR (1) KR20150032497A (ja)
CN (1) CN104465591B (ja)
TW (1) TWI617000B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016005807B4 (de) * 2015-12-16 2024-05-08 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung derselben
JP7066603B2 (ja) * 2018-12-20 2022-05-13 京セラ株式会社 配線基板および実装構造体
CN114203567B (zh) * 2021-11-24 2022-08-16 广东气派科技有限公司 一种控制半导体封装过程中粘接剂稳定性的工艺方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676474B2 (ja) * 1986-12-23 1994-09-28 住友ベークライト株式会社 半導体用絶縁樹脂ペ−スト
JPS63178342U (ja) * 1987-05-12 1988-11-18
JPH05218275A (ja) * 1992-02-04 1993-08-27 Hitachi Cable Ltd 半導体装置用リードフレーム
JP3599031B2 (ja) * 2002-02-12 2004-12-08 セイコーエプソン株式会社 半導体装置
JP2008294172A (ja) * 2007-05-24 2008-12-04 Panasonic Corp リードフレームおよび半導体装置ならびに半導体装置の製造方法
US8958070B2 (en) * 2007-05-29 2015-02-17 OptoTrace (SuZhou) Technologies, Inc. Multi-layer variable micro structure for sensing substance
JP2009147094A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置
JP2012028513A (ja) * 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
JP2011146736A (ja) * 2011-03-22 2011-07-28 Rohm Co Ltd リードフレームおよび半導体装置
JP5830958B2 (ja) * 2011-06-23 2015-12-09 日産自動車株式会社 半導体モジュール
KR20130012500A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 칩 패키지 구조물 및 그 제조 방법
CN103163115B (zh) * 2011-12-11 2016-11-23 欧普图斯(苏州)光学纳米科技有限公司 感应物质的多层可变微结构

Also Published As

Publication number Publication date
CN104465591A (zh) 2015-03-25
US20150076715A1 (en) 2015-03-19
KR20150032497A (ko) 2015-03-26
TW201535646A (zh) 2015-09-16
US9219026B2 (en) 2015-12-22
JP2015060916A (ja) 2015-03-30
TWI617000B (zh) 2018-03-01
CN104465591B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
JP6415648B2 (ja) センサパッケージ構造
US9190385B2 (en) Thin plastic leadless package with exposed metal die paddle
TW201622509A (zh) 天線模組及電路模組
JP2011176271A5 (ja)
JP2007201478A (ja) 半導体チップの積層
KR20170083515A (ko) 반도체 장치
US9418907B2 (en) Method for manufacturing semiconductor device
JP6479099B2 (ja) センサパッケージ構造
JP6228412B2 (ja) 半導体装置
US20120313190A1 (en) Packaged device including interposer for increased adhesive thickness and method of attaching die to substrate
US20050242417A1 (en) Semiconductor chip package and method for manufacturing the same
JP5817521B2 (ja) 発光装置の製造方法
TWM517910U (zh) 晶片封裝結構
WO2018159309A1 (ja) 半導体装置およびその製造方法
JP2009117702A (ja) 半導体装置
US10707193B2 (en) Semiconductor device package having a mounting plate with protrusions exposed from a resin material
CN113302757B (zh) Led封装器件及其制备方法
KR101083663B1 (ko) 오버행 다이 스택 구조를 이용한 반도체 패키지
US9854686B2 (en) Preparation method of a thin power device
CN104051373B (zh) 散热结构及半导体封装件的制法
US10211378B2 (en) Light emitting device and method for manufacturing same
TWI555146B (zh) 具有粗糙面之晶片散熱片
TWM452443U (zh) 裸露晶背之可堆疊封裝構造
JP2010010653A (ja) 回路基板、リードフレーム、半導体装置及びその製造方法
TWI678781B (zh) 焊盤結構和積體電路晶粒

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171013

R150 Certificate of patent or registration of utility model

Ref document number: 6228412

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees