JP2007201478A - 半導体チップの積層 - Google Patents
半導体チップの積層 Download PDFInfo
- Publication number
- JP2007201478A JP2007201478A JP2007017559A JP2007017559A JP2007201478A JP 2007201478 A JP2007201478 A JP 2007201478A JP 2007017559 A JP2007017559 A JP 2007017559A JP 2007017559 A JP2007017559 A JP 2007017559A JP 2007201478 A JP2007201478 A JP 2007201478A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- raised portion
- chips
- back surface
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】基板に半導体チップを積層し、各チップは基板とボンドワイヤによって電気的に接触する高い実装密度を低コストで実現する製造法を提供する。
【解決手段】第1のチップ1は、周辺にボンディングパッド9が配置された能動面8を有しており、基板またはインターポーザボード3上にフェースアップで実装されている。上記積層はさらに、別のチップ1を少なくとも1つ有している。上記別のチップ1の裏面および少なくとも2つのチップエッジはモールドキャップ10によって埋め込まれており、これによって上記チップ1の裏面に隆起部11が備えられている。上記別のチップ1は、上記隆起部11と上記第1のチップ1との間に塗布された粘着材13によって、上記第1のチップ1の能動面にフェースアップで付着されている。このため、上記隆起部11は両チップ間に挿入されており、同位置にギャップ14を形成している。
【選択図】図1
【解決手段】第1のチップ1は、周辺にボンディングパッド9が配置された能動面8を有しており、基板またはインターポーザボード3上にフェースアップで実装されている。上記積層はさらに、別のチップ1を少なくとも1つ有している。上記別のチップ1の裏面および少なくとも2つのチップエッジはモールドキャップ10によって埋め込まれており、これによって上記チップ1の裏面に隆起部11が備えられている。上記別のチップ1は、上記隆起部11と上記第1のチップ1との間に塗布された粘着材13によって、上記第1のチップ1の能動面にフェースアップで付着されている。このため、上記隆起部11は両チップ間に挿入されており、同位置にギャップ14を形成している。
【選択図】図1
Description
〔技術分野〕
本発明は、メモリデバイスまたはコントローラ等のような集積回路と、キャリア基板またはインターポーザボード上に直接積層され、かつ周辺に配置されたボンディングパッドとを備えた、積層された半導体チップに関する。この積層されたチップは、ボンドワイヤによって、上記基板またはボードの導体構造に電気的に接触している。
本発明は、メモリデバイスまたはコントローラ等のような集積回路と、キャリア基板またはインターポーザボード上に直接積層され、かつ周辺に配置されたボンディングパッドとを備えた、積層された半導体チップに関する。この積層されたチップは、ボンドワイヤによって、上記基板またはボードの導体構造に電気的に接触している。
〔背景〕
集積回路のアプリケーションの進歩は、2つまたはそれ以上のチップを積層させることによって、より複雑な機能が得られることを示している。チップの積層およびその接触については、いくつかの技術が知られている。実装密度を高めるための公知の形態では、各々のチップを基板または別のチップへワイヤボンドを介して接続して、互いの上部にチップを積層するための粘着性の媒体を用いて、未実装の素子を積層する。
集積回路のアプリケーションの進歩は、2つまたはそれ以上のチップを積層させることによって、より複雑な機能が得られることを示している。チップの積層およびその接触については、いくつかの技術が知られている。実装密度を高めるための公知の形態では、各々のチップを基板または別のチップへワイヤボンドを介して接続して、互いの上部にチップを積層するための粘着性の媒体を用いて、未実装の素子を積層する。
米国特許出願公報 2003/0015803号は、ベアチップが2つ以上積層されたマルチチップモジュールを開示している。ここでは、第1のチップが基板上に直接実装され、別のチップがスペーサによって相隔てられている。このスペーサは寸法が小さく、また隣接するチップに粘着剤によって付着されている。上記スペーサによって、チップ同士が直接接触することなく、またスペーサ脇および隣接するチップ間の未使用の空間を用いることによって、積層された各チップが基板にワイヤボンディングされる。ボンドワイヤへの損傷を防ぐために、チップのボンディングパッドに面した側においてスペーサが短くなっている。またスペーサの高さは、所望のワイヤボンド接続、および用いるボンディング治具によって決定される。
スペーサはワイヤボンディングを考慮した設計である必要があり、またチップ間の位置は一定量のボンドワイヤ、および一定の設計および配置が必要である。このような考慮は、スペーサおよびスペーサ両側の粘着材に対して、上側のチップと下側のチップとの両方に関連している。チップの位置を修正することは不可能であるため、配置誤りをするとワイヤボンディングおよび信頼性に問題が生じる。さらに、スペーサとチップとの間に粘着材を最適に塗布するプロセスは単純ではない。このように、組み立てプロセスは非常に時間がかかるものであり、つまりプロセス時間が長い。また2つ以上のチップを積層する上記のような基本的技術の延長によって複雑性が増し、さらにコストが上がる。また、チップがさらに薄い場合、または再区分層(RDL)が必要である場合は、組み立てプロセスおよびハンドリングがさらに困難になる。
その上、いわゆるベアチップの積層は、ハンドリング中に亀裂またはその他の機械的損傷が生じる可能性があり、これによってチップの能動面、ひいては積層の信頼性に影響が及ぼされる可能性があるという不都合点がある。
米国特許出願公報第2005/0012196号は、デバイス密度の増加を可能にするスペース素子を用いた、積層構造内のマルチチップデバイスを開示している。このスペース素子は、断面がT型のインターポーザデバイスである。T型インターポーザの垂直の柄部分の基部は、基板またはチップの能動面に結合されている。また柄部分全体に伸びるTバー部材は、別のチップを積層するための水平面を形成している。
上記構造は、T型インターポーザと基板または最下部のチップとの間、およびT型インターポーザと上側のチップとの間にある2つの粘着領域を利用する。さらに上記構造は、上述した不都合点を有する未実装チップを用いる。
米国特許出願公報第2004/0126910号では、メモリチップの能動面にある中央ボンドパッド、およびこれら中央ボンドパッドのワイヤボンド接続は、保護封止体によって覆われている。この封止体は最上面が平坦であり、また覆われたワイヤボンド接続のループよりも高い。これによって、垂直な間隔を空けてチップを積層することが可能になる。能動面に付けられた封止体は粘着領域の1つを避けるが、これは全てのチップに当てはまるわけではない。
米国特許出願公報第2003/0015803号
米国特許出願公報第2005/0012196号
米国特許出願公報第2004/0126910号
〔本発明の概要〕
従って本発明の好ましい形態は、高い実装密度を可能にする積層プロセスを簡素化し、かつ従来技術の不都合点を克服する、積層可能な半導体チップを実現するという問題に基づいている。別の形態では、本発明を、コストを最適化して既存の製造および試験技術に統合することができる。
従って本発明の好ましい形態は、高い実装密度を可能にする積層プロセスを簡素化し、かつ従来技術の不都合点を克服する、積層可能な半導体チップを実現するという問題に基づいている。別の形態では、本発明を、コストを最適化して既存の製造および試験技術に統合することができる。
本発明の一形態によると、半導体チップの1つの積層は、この積層と第1のチップとを電気的に接続するための導体構造を有する基板またはインターポーザボードを備えている。上記第1のチップは、ボンディングパッドが周囲に配置された能動面を有している。また第1のチップは、基板またはインターポーザボード上にフェースアップで実装されている。上記積層は、能動面の周囲にボンディングパッドが配置された少なくとももう1つの別のチップをさらに有している。この別のチップの裏面、および少なくとも2つのチップエッジは、モールドキャップによって埋められている。これによって、上記チップの裏面が隆起している。この隆起部は、チップの裏面とほぼ平行かつ距離を置いて伸びる第1の表面を形成している。上記別のチップは、隆起部と第1のチップとの間に塗布された粘着材によって、第1のチップまたは別のチップの能動面に、フェースアップで付着されている。これによって隆起部は両チップ間に挿入され、同部分にギャップを形成している。隆起部の少なくとも1つの直線寸法は、その下に位置するチップの直線寸法より小さい。
本発明の実施形態によると、その下にあるチップの能動面に積層されチップの裏面は、積層前に、モールドキャップ内に少なくとも部分的に埋め込まれる。モールドキャップはチップの裏面に形成されるため、フェースアップで積層された隣接するチップ間に、必要な距離を置くことができる。このように隆起部は追加的な素子ではないため、第2のチップおよびそれ以降の各チップを組み立てるためのプロセス工程数が、モールドキャップによって少なくなる。隆起部およびチップを有するモールドキャップは、1つの素子を形成している。また、チップを別のチップ上に粘着させるために必要な層は、例えば粘着テープ、または粘着材料からなるプリント薄層など1層のみである。あるいは、チップの固定化を行う自己粘着材料を用いて封止することも可能である。
チップの裏面にあるモールドキャップはチップを強化するため、特に薄いチップのハンドリングを向上させる。さらにモールドキャップは、特に、再区分層を有するチップなどの薄型チップの反りを低減させるという利点を有している。
チップのパッドは、以下では「ボンドパッド」と称される。ボンドパッドは、基板、ボード、あるいは別のチップとの電気的接続を形成する機能を有している。ボンドパッドはまた、チップ表面上にある適切なライン導体構造を介して、中心列または複数列の導体パッドを、チップ周囲に配置されたボンディングパッドへ置き換える機能を有している。
本発明の別の利点は、特にモールドキャップがモールド樹脂から形成されている場合は、いくつかの素子を形成して、積層を組み立てるための標準的な方法、ひいては標準的な装置の応用性にある。
本発明による特別な改良点は、第1のチップがモールドキャップをも含んでいることによって特徴付けられる。前述した方法では、第1のチップは、隆起部と基板またはインターポーザボードとの間に塗布された粘着材によって、基板またはインターポーザボード上の隆起部の平面上に実装される。この場合、特に積層されたチップの全モールドキャップ同士が互いに類似するように形成されている場合は、全チップを同一の方法によって形成および積層することができる。
本発明の一形態では、隆起部が2つの部分から形成されている。これによって、第1の表面と高さがほぼ同じである別の平面が側方に形成される。個々の素子の積層は、隆起部の平面を、その下に位置するチップの能動面へ固定することによって行われるため、両表面がほぼ面内にある必要がある。隆起部は、その部分間において、第1の表面と第2の表面との距離によって生じる溝を有している。積層を封止する場合には、チップ間の粘着を向上させるために封止材料がさらに用いられる。粘着は、封止材料に接触する表面領域を拡大することによって増強される。これは隆起部の設計によって達成される。
さらに、隆起部の設計とは関係なく、熱膨張係数(CTE)の差が低減される。これはモールド材料が、積層されたチップと、積層されたチップ周辺との間に位置しているからである。追加的なスペーサあるいは粘着テープは用いられないため、CTEの差は、モールド樹脂とシリコンチップとの間でのみ発生する。これによって実装を大幅に簡素化することができ、またモールド樹脂を最適化して、CTEが一致した材料を生成することができる。2つの部分を有する隆起部について記載されているが、隆起部を2つ以上の部分に分割することも可能である。この場合、隆起部の全部分の全表面は互いの面内にあり、従ってその下に位置する能動面の面内にある。
本発明の別の実施形態では、隆起部およびその下に位置するチップは、互いに互換性のある位置決めマークを備えている。例えば特殊なくぼみによって、別のチップの位置を、その下に位置するチップに対してあらかじめ規定することができる。これによって、プロセスの再現性および組み立ての信頼性が向上する。隆起部上のくぼみによって、例えばチップとチップとをずらして配置させることも可能である。
本発明の別の形態によると、積層は、ボンディングパッドと、基板またはインターポーザボードの導体構造との電気的接続をさらに備えている。またこの形態では、シリコンまたはエポキシなどのモールド樹脂を用いて、積層された半導体チップの封止を一体化させる。モールド樹脂は、積層されたチップ間を流れて粘着性を向上させる。また、モールドキャップおよびモールド樹脂は類似した材料を含んでいるため、組み立てられた構造の損失率を低減するCTEもまた類似している。
特に効果的な別の実施形態は、上述した本発明の構造によって示されている。この実施形態は、いくつかのチップが、基板またはインターポーザボード上において、互いの上部にフェースダウンで配置および固定されていることを特徴としている。最下部の素子をフェースダウンで組み立てることによって、キャリア基板との電気的接続が直接はんだ、特にはんだバンプによって可能になる。従ってこれは、特に全コンタクトの並列生産においてSMTまたはフリップチップボンディングプロセスの利点を利用している。
フェースダウンで積層されたチップを組み立てるためには、フェースアップで積層する場合とは異なり、第1のチップが、隣接するチップを平面上に付着させるための隆起部を必要とする。積層の最上部のチップには隆起部は不要である。積層されたチップを全て同様に埋め込むことによって技術が簡素化される。
〔図面の簡単な説明〕
本発明および本発明の利点をより完全に理解するために、添付図面と共に以下の説明を参照する。添付図面は次の通りである。
本発明および本発明の利点をより完全に理解するために、添付図面と共に以下の説明を参照する。添付図面は次の通りである。
図1は、半導体チップの積層の概略断面図である。
図2は、フェースアップで積層された半導体チップの封止体組み立ての断面図である。
図3は、フェースダウンで積層された半導体チップの封止体組み立ての断面図である。
図4aは、本発明による埋め込みチップの平面図である。
図4bは、図4aのラインA−Aに沿った断面図である。
図5aは、本発明による別の埋め込みチップの平面図である。
図5bは、図5bのラインB−Bに沿った断面図である。
〔実施形態の詳細な説明〕
現時点において好ましい実施形態の製造および利用について以下に詳述する。しかし本発明は、様々な具体的状況において応用および実施可能な多くの概念を提供していることについて理解されたい。記載されている具体的な実施形態は、単に本発明の具体的な製造および利用方法を例証したものであって、本発明の範囲を限定するものではない。
現時点において好ましい実施形態の製造および利用について以下に詳述する。しかし本発明は、様々な具体的状況において応用および実施可能な多くの概念を提供していることについて理解されたい。記載されている具体的な実施形態は、単に本発明の具体的な製造および利用方法を例証したものであって、本発明の範囲を限定するものではない。
図1は、キャリア基板3上のフェースアップ構造における、3つの個々の埋め込み半導体チップ1(個々の素子2)を示している。基板3の上面5の導体構造4は、基板3の下面7に配置された電気接続部6と電気的に接続されている(図示せず)。好ましい実施形態では、これらの接続部6はファインピッチボールグリッドアレイ(FBGA)である。このFBGAによって、例えば接続部6を回路基板(図示せず)へはんだ付けすることによって、積層構造を回路へ一体化することができる。
積層の個々のチップ1は全て、その能動面8において、チップ1の周辺領域に配置されたボンディングパッド9を有している。ボンディングパッド9は、後のパッケージの組み立てにおいて、個々のチップ1と導体構造4との電気的接続を形成する際の助けとなる。個々のチップ1は、チップ1の裏面を埋め込んでいるモールドキャップ10を備えており、また平坦な平行六面形のチップエッジを全てのエッジに有している(断面図では、チップエッジは2つのみ示されている)。
各モールドキャップ10は隆起部11を有している。隆起部11の寸法は、図面の平面方向において、埋め込みチップおよびその下に位置しているチップ1の直線寸法よりも小さい。隆起部11は、チップ1の裏面の中心領域内に位置している。図示されている本発明の実施形態では、個々のチップ1は寸法が同一であり、またモールドキャップ10を有している。また個々のチップ1の隆起部11、およびこれら隆起部11の位置は同一である。別の実施形態では、チップ1の寸法は異なっていてもよい。いずれの場合においても、各隆起部11の寸法は、その下に位置するチップ1のボンドパッド9間の領域内に収まるように規定される。
隆起部11は、チップ1の裏面とほぼ平行かつ距離を置いて伸びる、ほぼ平坦な面12を有している。平面12は、基板3上において、個々の素子2を互いの上部に付着するために備えられている。
図示されている実施形態では、各々の素子2は、隆起部11を含むモールドキャップ10内に埋め込まれたチップ1を有している。各々の素子2の構造を同一にすることによって、製造環境における在庫管理が簡素化される。しかし別の実施形態では、例えばボードに最も近接して実装されるチップは、隆起部11を有するモールドキャップを備えていなくてもよい。このような変更を加えることによって、積層の全寸法をさらに薄くすることができる。
各埋め込みチップ1は、例えばファンアウト法など、公知の適切な技術によって製造することができる。チップ1を埋め込むために用いることのできる一プロセス形態は次の通りである。前工程において試験されたチップ1が、通常のアレイ内において、適切なテープまたはキャリアプレート上にフェースダウンで一時的に付着される。個々のチップ1は、互いに距離を置いて配置される。これによって、ダイシングを用いるための距離、およびチップエッジに隣接したモールド材料の二重に適切な厚みが規定される。モールド樹脂は、一般的なモールド技術によって、チップ1間の領域およびチップ1の後方へと移動される。各チップ1の裏面にある隆起部11は、モールド治具内の対応する空洞によって形成される。モールド治具内では、モールドプロセス中にモールド樹脂が流れる。必要であれば、ほぼ平坦かつ平行な表面12、および隆起部11の適切な厚さを、研削によって決定することができる。その後、個々の素子2はダイシングによって分離される。
埋め込みチップの1つ目が選択され、そして適切な粘着材13によって、隆起部11の平面12が基板3の上面5を向くように、フェースアップで配置および付着される。別の個々の素子2が選択され、そして隆起部11の平面12が第1のチップ1の能動面8を向いて上記第1のチップと適合するように、フェースアップで配置および付着される。このように、個々の素子2を互いの上部に積層することができる。
モールドキャップ10と、2つの隣接するチップ1の周辺領域内において各隆起部11の脇に配置された能動面8との間には、ギャップ14がある。各ギャップ14の高さおよび幅は、その下に位置する素子2の寸法に対する、隆起部11の厚みおよび小さい方の寸法によって規定される。
図2に示されている組み立てでは、積層された素子2の周囲に配置されたボンディングパッド9は、基板3の導体構造4にワイヤボンディングされている。電気的接続を形成するためには、積層前に、ワイヤ15がボンディングパッド9上にボンディングされ、そしてワイヤ15の自由縁が導体構造4の対応するコンタクトパッドに別々にボンディングされる。図示されているように、モールドキャップ10と、その下に位置している素子2との間にある各ギャップ14は、ワイヤブリッジより高いことが好ましい。次に、上記積層構造がモールド樹脂16によって覆われて、最終的なパッケージが形成される。モールド樹脂16によってギャップ14が充填され、これによって積層された素子2の粘着性が増加し、また上記構造が覆われる。
ボンディングパッド9は、配線工程(BEOLプロセス)における金属化によって形成されるボンドパッドであってよい。あるいは、ボンドパッド9は、例えば中央ボンドパッドを再区分する再区分層の一部であってもよい。このような別のボンドチップの別の構造は、図3に示されている。
図3は、キャリア基板2上のフェースダウン構造内における、2つの別々の素子2を示している。キャリア基板3は、その上面5に導体構造4を有している。この導体構造4は、キャリア基板3の下面7において、電気的接続部6と相互接続されている。各チップ1は、中心列導体パッド17および再ルーティング層18を有している。再ルーティング層18は金属被覆およびインターポーザを有しており(図示せず)、また導体パッド17を、上方にあるチップ1の能動面8周囲に配置されたボンディングパッド9と、下方にあるチップの能動面8のはんだ付けボール19とにそれぞれ相互接続している。
下方の素子は、隆起部11を有するモールドキャップ10を備えた、積層の第1の埋め込みチップ1である。この下方の素子は、基板3にフェースダウンで付着され、はんだ付けボール19によって導体構造4と電気的に接続されている。隆起部11を含む上方の埋め込みチップ1は、適切な粘着材13によって、第1の素子2の隆起部11の平面12に付着されている。このため、上方にあるチップ1のボンディングパッド9は、第1の素子2の隆起部11によって生じるギャップ14内に配置されている。
積層の上方にある素子2のボンディングパッド9は、基板3の導体構造4にワイヤボンディングされる。次に、上記積層構造はモールド樹脂16によって覆われて、最終的なパッケージが形成される。モールド樹脂16によってギャップ14が充填され、これによって積層された素子2の粘着性が増加し、また上記構造が覆われる。
図4aおよび図4bは、個々の素子2の典型的な実施形態を示している。素子2は、エッジおよび裏面がモールド材料10によって囲まれた半導体チップ1を有している。モールド材料10の厚さは様々な要因に依存しており、隆起部の脇にあるチップのエッジの材料と裏面の材料とで異なっていてもよい。モールド材料10の厚さは、例えばチップの寸法および厚さ、ならびにRDLの有無に依存している。例えば、再区分層(RDL)を有していないチップの裏面のモールドキャップの厚さは、約50〜100μmであってよい。RDLを有する埋め込みチップの反りを低減するために、上記のようなあらゆるチップの裏面のモールドキャップは、約100μmより厚くてもよい。薄型チップのモールドキャップの上記部分の厚さは、約100μmであってよい。隆起部の厚さは、チップのアプリケーションおよびワイヤボンディングに要する空間に応じて、約50〜300μmであってよい。チップエッジでは、ワイヤボンディングが困難になることを避けるために、厚さを可能な限り小さくとどめることが好ましい。モールドキャップは、例えば約50〜100μmであることが好ましい。当然、これらの値は最適な推定値であるが、製造環境において確認を行う必要がある。しかしこの傾向は、実際の技術的問題に基づいている。
図示した全ての実施形態において、囲いをしているモールドキャップ10の厚さは、隆起部11を除いて均一である。曲線的な角を有する長方形の隆起部11は、ラインA−Aに対して直角な寸法が、チップ1の同寸法より小さい。隆起部11とチップ1とのラインA−Aに沿った方向の寸法は、等しい。隆起部11は、チップ1の裏面とほぼ平行かつ距離を置いて伸びる平面12を有している。平面12上には、粘着層13が完全面に塗布される。
個々の素子2の別々の形態は、図5aおよび図5bに示されている。この形態は、4つの等しい部分20からなる隆起部11を備えたモールドキャップ10を有している。各々の部分20は円筒型に形成されており、チップ1の裏面4分の1に配置されている。これら4つの部分の高さは均一であるため、チップ1とは逆方向を向く平面12が同じ高さに配置される。平面12の個々の部分上には、粘着層13が完全面に塗布される。
上記実施例では4つの別々の隆起部11が備えられているが、例えば2または16個など任意の数量の隆起部11を用いることができる。これら別々の隆起部は、図5Aに示されているように、断面における形状が同様であってもよく、あるいは異なっていてもよい。
本発明について実施形態を参照しながら説明したが、この説明は限定的な意味を成すものとして解釈されるべきではない。上記説明を参照することによって、これら実施形態の様々な変更および組み合わせ、さらには本発明の別の実施形態も可能であることは当業者には明らかとなるであろう。従って特許請求の範囲は、このような変更または実施形態をも包含するものである。
Claims (20)
- 半導体チップの積層であって、
上記積層を電気的に接続するための導体構造を備えた基板またはインターポーザボードと、
周辺にボンディングパッドが配置された能動面を有しているとともに、上記基板または上記インターポーザボード上にフェースアップで実装された第1のチップと、
周辺にボンディングパッドが配置された別の能動面を有する別のチップと、
上記別のチップの裏面および少なくとも2つのチップエッジを埋め込んでいるとともに、上記別のチップの上記裏面に隆起部を有しているモールドキャップと、を含んでおり、
上記隆起部が、上記別のチップの上記裏面と実質的に平行にかつ間隔を空けて伸びる、実質的に平坦な第1の表面を形成しており、
上記隆起部が上記第1のチップと上記別のチップとの間に挿入され、これによって上記第1のチップと上記別のチップとの間にギャップが形成されるように、上記別のチップが、上記隆起部と上記第1のチップとの間に塗布された粘着材によって、上記第1のチップの上記能動面にフェースアップで付着されており、
上記隆起部の少なくとも1つの直線寸法が、上記第1のチップの直線寸法より小さい、
半導体チップの積層。 - 上記モールドキャップがモールド樹脂を含んでいる、請求項1に記載の半導体チップの積層。
- 上記第1のチップの裏面および少なくとも2つのチップエッジを埋め込んだ第2のモールドキャップをさらに有しており、
上記第1のチップが、上記第2のモールドキャップの隆起部と上記基板または上記インターポーザボードとの間に塗布された粘着材によって、上記基板または上記インターポーザボード上に実装されている、請求項1に記載の半導体チップの積層。 - 上記モールドキャップおよび上記第2のモールドキャップが実質的に同じ寸法を有している、請求項3に記載の半導体チップの積層。
- 上記隆起部が、表面が実質的に同一面上にある、側方に間隔の空いた少なくとも2つの部分を有している、請求項1に記載の半導体チップの積層。
- 上記隆起部および上記第1のチップが、互いに互換性のある位置決めマークを有している、請求項1に記載の半導体チップの積層。
- 上記第1のチップおよび上記別のチップの上記ボンディングパッドと、上記導体構造との間に電気的接続をさらに備えている、請求項1に記載の半導体チップの積層。
- 上記第1のチップ、上記別のチップ、および上記電気的接続が、モールド樹脂によって封止されている、請求項7に記載の半導体チップの積層。
- 周辺にボンディングパッドが配置された能動面を有している第2の別のチップと、
上記第2の別のチップの裏面および少なくとも2つのチップエッジを埋め込んだ第2のモールドキャップとをさらに含んでおり、
上記第2のモールドキャップが、上記第2の別のチップの裏面に隆起部を有しており、
上記隆起部が、上記第2の別のチップの裏面と実質的に平行にかつ間隔を空けて伸びる、実質的に平坦な第1の表面を形成しており、
上記第2の別のチップが、上記隆起部と上記別のチップとの間に塗布された粘着材によって、上記別のチップの上記能動面にフェースアップで付着されている、
請求項1に記載の半導体チップの積層。 - 半導体チップの積層であって、
上記積層を電気的に接続するための導体構造を備えた基板またはインターポーザボードと、
複数のチップ素子と、を含んでおり、
各々の上記チップ素子が、周辺にボンディングパッドが配置された能動面を有したチップと、当該チップの裏面および少なくとも2つのチップエッジを埋め込んだモールドキャップとを有しており、
上記モールドキャップが、埋め込まれた各々の上記チップの裏面に隆起部を有しており、
各々の上記隆起部が、上記チップの上記裏面と実質的に平行にかつ間隔を空けて伸びる、実質的に平坦な表面を形成しており、
上記複数のチップ素子の第1のチップ素子が、上記基板またはインターポーザボード上にフェースダウンで実装されており、
上記隆起部が上記両チップ間に挿入されて当該チップ間にギャップを形成するように、上記複数のチップ素子の第2のチップ素子が、上記隆起部と上記第2のチップとの間に塗布された粘着材によって、上記第1のチップの上記隆起部にフェースダウンで付着されている、半導体チップの積層。 - 上記第1のチップ素子および上記第2のチップ素子が、実質的に同一のチップ素子である、請求項10に記載の半導体素子の積層。
- 上記隆起部が、表面が実質的に同一面上にある、側方に間隔の空いた少なくとも2つの部分を有している、請求項10に記載の半導体チップの積層。
- 上記隆起部および上記第1のチップが、互いに互換性のある位置決めマークを有している、請求項10に記載の半導体チップの積層。
- 上記第1のチップおよび上記第2のチップの上記ボンディングパッドと、上記導体構造との間に電気的接続をさらに備えている、請求項10に記載の半導体チップの積層。
- 上記第1のチップ、上記第2のチップ、および上記電気的接続が、モールド樹脂によって封止されている、請求項14に記載の半導体チップの積層。
- 上記隆起部が上記両チップ間に挿入されるように、上記複数のチップ素子の第3のチップ素子が、上記隆起部と上記第3のチップとの間に塗布された粘着材によって、上記第1のチップの上記隆起部にフェースダウンで付着されている、請求項10に記載の半導体チップの積層。
- 半導体素子を組み立てるための方法であって、
周辺にボンディングパッドが配置された能動面を備えた第1のチップおよび第2のチップを備え、少なくとも上記第2のチップの裏面およびチップエッジが、上記チップの当該裏面に隆起部を有するモールドキャップ内に埋め込まれ、当該隆起部が、上記第2のチップの上記裏面と実質的に平行にかつ間隔を空けて伸びる、実質的に平坦な表面を形成する工程と、
上記隆起部が上記第1のチップと上記第2のチップとを分離し、これによって上記第1のチップと上記第2のチップとの間にギャップが形成されるように、基板またはインターポーザボード上に上記第1のチップおよび上記第2のチップを実装する工程と、を含んでいる方法。 - 上記第1のチップおよび上記第2のチップを実装する上記工程が、
上記第1のチップの上記能動面が、上記基板またはインターポーザボードの反対側を向くように、上記第1のチップを上記基板またはインターポーザボード上に実装する工程と、
上記第2のチップを、上記第2のチップの裏面が上記第1のチップを向くように実装する工程とを含んでいる、請求項17に記載の方法。 - 上記第1のチップおよび上記第2のチップを実装する上記工程が、
上記基板またはインターポーザボード上に、上記第2のチップの上記能動面を実装する工程と、
上記第1のチップの上記能動面が上記第2のチップの上記隆起部を向くように、上記第1のチップを上記第2のチップ上に実装する工程とを含んでいる、請求項17に記載の方法。 - 上記第1のチップおよび上記第2のチップを実装する上記工程が、
上記第2のチップを含む複数のチップを、能動面が材料を向くように固定する工程と、
モールド樹脂を上記複数のチップの裏面および上記チップ間の領域へ移動させ、上記モールド樹脂が流れるモールド治具内の対応する空洞によって、各チップの上記裏面に隆起部が形成される工程と、
上記モールド樹脂のダイシングによって、上記チップの1つ1つを分離する工程と、を含んでいる、請求項17に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/341,884 US7667333B2 (en) | 2006-01-27 | 2006-01-27 | Stack of semiconductor chips |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007201478A true JP2007201478A (ja) | 2007-08-09 |
Family
ID=38321233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017559A Abandoned JP2007201478A (ja) | 2006-01-27 | 2007-01-29 | 半導体チップの積層 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7667333B2 (ja) |
JP (1) | JP2007201478A (ja) |
CN (1) | CN101009271A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2020361A1 (en) | 2007-08-02 | 2009-02-04 | Nissan Motor Co., Ltd. | Vehicle steering control apparatus |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6607937B1 (en) | 2000-08-23 | 2003-08-19 | Micron Technology, Inc. | Stacked microelectronic dies and methods for stacking microelectronic dies |
US7169691B2 (en) * | 2004-01-29 | 2007-01-30 | Micron Technology, Inc. | Method of fabricating wafer-level packaging with sidewall passivation and related apparatus |
US7550857B1 (en) * | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
SG150404A1 (en) * | 2007-08-28 | 2009-03-30 | Micron Technology Inc | Semiconductor assemblies and methods of manufacturing such assemblies |
TWI355061B (en) * | 2007-12-06 | 2011-12-21 | Nanya Technology Corp | Stacked-type chip package structure and fabricatio |
US7800212B2 (en) * | 2007-12-27 | 2010-09-21 | Stats Chippac Ltd. | Mountable integrated circuit package system with stacking interposer |
US8247893B2 (en) * | 2007-12-27 | 2012-08-21 | Stats Chippac Ltd. | Mountable integrated circuit package system with intra-stack encapsulation |
US7750455B2 (en) * | 2008-08-08 | 2010-07-06 | Stats Chippac Ltd. | Triple tier package on package system |
US7863722B2 (en) | 2008-10-20 | 2011-01-04 | Micron Technology, Inc. | Stackable semiconductor assemblies and methods of manufacturing such assemblies |
US20100155931A1 (en) * | 2008-12-22 | 2010-06-24 | Qualcomm Incorporated | Embedded Through Silicon Stack 3-D Die In A Package Substrate |
US8916958B2 (en) * | 2009-04-24 | 2014-12-23 | Infineon Technologies Ag | Semiconductor package with multiple chips and substrate in metal cap |
KR101394203B1 (ko) * | 2011-12-29 | 2014-05-14 | 주식회사 네패스 | 적층형 반도체 패키지 및 그 제조 방법 |
JP2014171058A (ja) * | 2013-03-01 | 2014-09-18 | Sony Corp | 受信装置 |
US20160181180A1 (en) * | 2014-12-23 | 2016-06-23 | Texas Instruments Incorporated | Packaged semiconductor device having attached chips overhanging the assembly pad |
US11056455B2 (en) * | 2017-08-01 | 2021-07-06 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
US10700028B2 (en) | 2018-02-09 | 2020-06-30 | Sandisk Technologies Llc | Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer |
KR102530763B1 (ko) * | 2018-09-21 | 2023-05-11 | 삼성전자주식회사 | 반도체 패키지의 제조방법 |
US10879260B2 (en) | 2019-02-28 | 2020-12-29 | Sandisk Technologies Llc | Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same |
JP7180619B2 (ja) * | 2020-01-10 | 2022-11-30 | Tdk株式会社 | 電子部品及びその製造方法 |
JP7427966B2 (ja) * | 2020-01-16 | 2024-02-06 | Tdk株式会社 | 電子部品 |
CN113380755B (zh) * | 2021-06-11 | 2023-07-25 | 西安微电子技术研究所 | 一种多层芯片叠层组件封装结构及其制备工艺 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040128910A1 (en) * | 1994-03-31 | 2004-07-08 | Weder Donald E. | Method of covering a pot with a floral sleeve having a side-sealed bottom gusset |
US6351028B1 (en) * | 1999-02-08 | 2002-02-26 | Micron Technology, Inc. | Multiple die stack apparatus employing T-shaped interposer elements |
DE10163799B4 (de) * | 2000-12-28 | 2006-11-23 | Matsushita Electric Works, Ltd., Kadoma | Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates |
DE10136655C1 (de) | 2001-07-20 | 2002-08-01 | Optosys Technologies Gmbh | Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben |
FR2832136B1 (fr) * | 2001-11-09 | 2005-02-18 | 3D Plus Sa | Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte |
DE10251527B4 (de) | 2002-11-04 | 2007-01-25 | Infineon Technologies Ag | Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls |
US20060289970A1 (en) * | 2005-06-28 | 2006-12-28 | Dietmar Gogl | Magnetic shielding of MRAM chips |
-
2006
- 2006-01-27 US US11/341,884 patent/US7667333B2/en not_active Expired - Fee Related
-
2007
- 2007-01-26 CN CNA2007100047031A patent/CN101009271A/zh active Pending
- 2007-01-29 JP JP2007017559A patent/JP2007201478A/ja not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2020361A1 (en) | 2007-08-02 | 2009-02-04 | Nissan Motor Co., Ltd. | Vehicle steering control apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20070176275A1 (en) | 2007-08-02 |
CN101009271A (zh) | 2007-08-01 |
US7667333B2 (en) | 2010-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007201478A (ja) | 半導体チップの積層 | |
KR100594229B1 (ko) | 반도체 패키지 및 그 제조방법 | |
TWI404184B (zh) | 多晶片引線架封裝 | |
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
US7705468B2 (en) | Stacked semiconductor package that prevents damage to semiconductor chip when wire-bonding and method for manufacturing the same | |
KR100784498B1 (ko) | 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지 | |
US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
US20060220262A1 (en) | Stacked die package | |
US11894358B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004031754A (ja) | 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法 | |
TW201511209A (zh) | 半導體裝置及半導體裝置之製造方法 | |
KR20050119414A (ko) | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 | |
KR20040053902A (ko) | 멀티 칩 패키지 | |
US20130161670A1 (en) | Light emitting diode packages and methods of making | |
KR100255476B1 (ko) | 볼 그리드 어레이 패키지 | |
KR20140141474A (ko) | 반도체 장치 | |
TWI236747B (en) | Manufacturing process and structure for a flip-chip package | |
US7952181B2 (en) | Wiring substrate for a multi-chip semiconductor device | |
JP2012209449A (ja) | 半導体装置の製造方法 | |
US20070035006A1 (en) | Stackable single package and stacked multi-chip assembly | |
US9252126B2 (en) | Multi Chip Package-type semiconductor device | |
US8164200B2 (en) | Stack semiconductor package and method for manufacturing the same | |
KR20040069392A (ko) | 적층형 반도체 멀티 칩 패키지 | |
US20120091562A1 (en) | Semiconductor package | |
KR101096441B1 (ko) | 박형 패키지 및 이를 이용한 멀티 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081106 |