KR20150032497A

KR20150032497A - 반도체 장치

Info

Publication number: KR20150032497A
Application number: KR20140123609A
Authority: KR
Inventors: 고지 츠카고시
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2013-09-18
Filing date: 2014-09-17
Publication date: 2015-03-26
Also published as: CN104465591B; TWI617000B; JP2015060916A; TW201535646A; CN104465591A; JP6228412B2; US9219026B2; US20150076715A1

Abstract

소형화, 또한 고신뢰성의 반도체 장치를 제공하는 것으로서, 반도체 칩을 재치하는 아일랜드부(1) 표면의 반도체 칩 재치 영역(3)에 역각뿔 형상의 오목부(2)가 복수개 설치되고, 역각뿔 형상의 오목부(2)의 적어도 1변은, 직사각형의 반도체 칩 재치 영역(3)의 가장 가까운 외주에 평행하게 마주보고, 그 1변의 반대측의 정점은 반도체 칩 재치 영역(3)의 내측에 마주보도록 배치되어 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 반도체 칩을 탑재하는 아일랜드부를 가지는 반도체 장치에 관한 것이다.

전자 부품에 요구되는 성능에 있어서, 패키지 사이즈의 소형화, 박형화에 관계된 것이 비교적 대부분을 차지하고 있어, 개발에 있어서의 소형화나 박형화를 추구하는 가운데, 재료의 개발이나 구조의 검토, 프로세스의 개발이나 재검토 등을 대표로 하는 기술 진화도 동시에 진행된다고 생각된다. 이러한 전자 부품의 소형화나 박형화를 추구하는 배경에는, 탑재되는 기기의 소형화, 박형화에 비례하는 것을 들 수 있고, 상품이 다양화되고 있는 것을 나타낸다. 특히 반도체 부품에서는 수지 몰드 패키지의 형태가 많이 이용되고 있어, 범용화되어 있다.

수지 몰드 패키지의 구성은, 수지 기판과 에폭시 수지 몰드를 이용한 것, 리드 프레임과 에폭시 수지 몰드를 이용한 것으로 크게 분류할 수 있다. 수지 기판이나 리드 프레임을 이용한 수지 몰드 패키지에 있어서 소형화, 박형화에 공통되는 것은, 각 구성 부분의 치수를 어떻게 하여 작고 또한 가늘게, 얇게 설계하는가 하는 것이 추구되고, 그 결과, 신뢰성이 불충분해지거나, 취약한 패키지로 되는 등의 폐해도 나타나고 있다. 이 때문에, 소형화, 박형화를 진행시키는 전자 부품의 신뢰성을 향상시키기 위한 재검토가 필요해진다. 반도체 부품으로 대표되는 수지 몰드 패키지에서는 사이즈 변화가 현저하고, 제품 사이즈가 작고, 얇아짐에 따라, 신뢰성을 유지하는 것이 곤란하지만 중요해지고 있어 새로운 시도가 필요해진다.

도 7은, 반도체 패키지에 있어서, 반도체 칩이 실장되는 실장 영역을 가지는 아일랜드의 평면도(A) 및 단면도(B)이다(예를 들면, 특허 문헌 1 참조). 아일랜드는 반도체 칩보다도 대폭 큰 사이즈로 이루어지고, 그 표면에는 복수의 홈이 형성되어 있다. 설명에 의하면, 홈의 폭은 대략 0.2mm정도이며, 깊이는 0.1㎜~0.2㎜ 정도이며, 격자형상으로 배치되어 있다. 또한, 격자형상으로 배치된 홈은, 반도체 칩 사이즈보다도 큰 사이즈의 범위로 새겨져 있다. 반도체 칩은 아일랜드 상에 은 페이스트를 통하여 실장 고착되는데, 이 때에 도포된 은 페이스트는 홈부 내로 들어가고, 또한 반도체 칩의 측면 주위 부분에 확산되고 남은 은 페이스트는 홈 안으로 안내되어, 칩 측면을 따라서 은 페이스트가 올라가는 것을 작게 할 수 있어, 반도체 칩 표면에 은 페이스트가 올라가는 것을 막을 수 있다.

일본국 특허공개 2006－156437호 공보

그러나, 특허 문헌 1에 기재된 아일랜드 구조는, 반도체 칩 사이즈보다도 큰 범위에 격자상의 홈이 형성되어 있으므로, 아일랜드 사이즈와 격자형상의 홈이 형성되는 범위는, 항상 반도체 칩 사이즈보다도 대폭 큰 사이즈를 필요로 하므로, 큰 아일랜드 사이즈가 필요해진다. 패키지의 소형화를 행하는 경우에, 아일랜드 사이즈와, 아일랜드 내에 반도체 칩보다도 크게 설치되는 격자형상의 홈이 형성되는 범위를 반도체 칩 사이즈에 가까운 설계로 하기는 어려워, 소형화가 요구되는 패키지에 이용하는 것은 적당하지 않다.

또한, 특허 문헌 1에 기재된 아일랜드 구조는, 격자 형상으로 설치된 복수의 홈의 폭은 0.2mm정도이며, 깊이는 0.1mm~0.2mm정도이다. 소형화, 박형화가 요구되는 패키지에 있어서, 반도체 칩 사이즈도 동시에 소형화하는 경우, 홈의 폭이 0.2mm를 필요로 하면 반도체 칩을 실장할 때에 기울기의 원인이 될 가능성이 있다. 또한, 박형화하는 패키지에서는 아일랜드부 나 리드 프레임부의 두께는 0.2mm~0.1mm 혹은 그 이하인 것이 판 두께의 소재로서 이용되는 경우가 많아, 0.1mm~0.2mm 정도의 깊이가 필요한 격자형상의 홈을 형성하는 것이 어려워진다. 아일랜드에 0.2㎜ 정도의 폭과 깊이를 가진 홈을 격자형상으로 복수개 설치할 경우, 가공하는 것이 용이하지 않아, 가공의 비용과 시간을 필요로 하는 것으로 이어진다. 이 때문에 특허 문헌 1에 기재된 아일랜드부에 홈을 가공하는 구조는 패키지의 소형화, 박형화가 요구되는 설계에 적용하는 것이 어려워, 비용의 증가로 이어진다.

또한, 반도체 패키지에서는, 반도체 칩을 복수개 실장하는 제품도 있어, 아일랜드에 복수의 반도체 칩을 탑재하는 경우나, 또한 실장 개수가 증가하는 멀티칩화된 반도체 제품의 경우, 아일랜드부에 탑재하는 반도체 칩과 동일한 개수의 홈 가공을 행하는 것은 가공을 복잡하게 하는 것에 더하여, 한층 더 아일랜드 사이즈의 확대, 또한 비용의 증가로 이어지므로, 그 적용이 곤란해지기 쉽다.

또한, 아일랜드부와 반도체 칩을 고착하는 접착제에는 절연 페이스트가 이용되는 것이 있다. 은 페이스트를 사용한 경우, 은 페이스트 중의 은의 올라감에 의한 마이그레이션의 발생이나, 은 페이스트 중의 은과 수지가 분리되는 브리드 아웃의 발생이 있어, 신뢰성을 저하시키는 하나의 요인이 되어, 은 필러가 들어가지 않는 절연 페이스트를 이용하는 제품이 증가하고 있다. 절연 페이스트에서는, 은 페이스트에 비해 은 필러가 들어가지 않으므로, 수지 비율이 많아지기 때문에, 비교적 저점도인 것이 많다. 이에 따라 표면 장력의 저하에 따르는 도포 후의 페이스트의 젖음성 확산이나 두께의 확보, 도포 후의 페이스트 형상이 반구 형상화되기 어려운 부분 등, 은 페이스트의 취급에 비해, 제어가 어려운 부분이 있다. 격자상의 홈을 형성한 아일랜드에 절연 페이스트를 도포하여 사용하는 경우, 페이스트의 대부분은 홈 안으로 들어가 확산되어 전해지므로, 아일랜드 표면과 반도체 칩의 고착 접촉면과의 사이에 절연 페이스트가 남기 어려워진다. 또한 홈의 내부에 들어간 절연 페이스트는 홈의 양 측면과의 접촉으로 당겨진 표면이 움푹 패인 형상이 되기 쉬워, 반도체 칩과 아일랜드 사이에 간극을 발생시키기 쉬워지므로, 충분한 접착 강도가 얻어지기 어렵다는 것으로 이어진다.

또한, 아일랜드부와 반도체 칩을 고착하는 경우, 반도체 칩을 실장하여 얻어지는 접착제의 두께는, 은 페이스트에서는 대체로 은 필러 사이즈에 비례하기 때문에, 적어도 20㎛ 정도의 은 페이스트의 두께가 아일랜드부 표면과 반도체 칩의 사이에 형성되어, 충분한 두께와 접착 강도가 얻어진다. 절연 페이스트를 이용한 경우, 필러가 들어가지 않거나, 또는 실리카 필러 등을 이용하는 경우가 많고, 은 필러에 의해서 얻어진 두께를 확보할 수 없게 되어, 필러를 포함한 경우에도 5㎛ 이하의 두께로 되는 것이 많다. 이 때문에 아일랜드부 표면과 반도체 칩의 사이에 형성되는 페이스트 두께는 수㎛ 정도로 얇아지므로, 접착 강도 저하로 이어지기 쉽다.

이러한 가운데, 아일랜드부에 반도체 칩과 절연 페이스트 및 은 페이스트와의 접착력 향상을 도모한 가공 방법이나 구조로 이루어지는 개량이 시도되어 있다. 홈 가공을 형성하는 구조에서는, 선형상이나 격자상으로 홈을 설치하는 것, 혹은 원형상으로 홈 가공을 형성함으로써, 저점도화하여 흐르기 쉬워지는 절연 페이스트의 접착 강도 향상을 도모하고 있다. 또한, 아일랜드부 표면에 대한 조면화(粗面化) 처리를 실시하고, 미세한 요철을 아일랜드부에 설치함으로써, 반도체 칩과 절연 페이스트의 접착 강도 향상을 도모하는 것도 시도되어, 고착되는 반도체 칩과 아일랜드 표면의 접착 강도 향상으로 이어진다.

여기서, 본 발명은, 절연 페이스트에 의해서 반도체 칩을 고착 실장하는 반도체 장치에 있어서, 반도체 칩 사이즈를 크게 상회하는 가공을 필요로 하지 않고 반도체 칩과 아일랜드의 접착 강도를 높이면서, 페이스트가 아일랜드의 외부로 젖어 확산되지 않고 도포된 부분에 유지되어, 페이스트의 도포 형상이 움푹 들어가지 않고 반도체 칩과의 고착면의 사이에 간극을 만들지 않아, 반도체 칩 사이즈 정도의 고착 면적에 의해 실장된 아일랜드 부분의 소사이즈 설계를 가능하게 한 소형화 및 박형화가 가능한 신뢰성이 높은 반도체 장치를 제공하는 것을 과제로 한다.

상기 과제의 해결을 위해서, 본 발명에서는 이하의 수단을 이용했다.

우선, 반도체 칩이 절연 페이스트를 통하여 접착된 아일랜드부를 가지는 반도체 장치에 있어서, 상기 아일랜드 표면의 반도체 칩 재치 영역에는 복수의 역(逆)각뿔 형상의 오목부가 설치되고, 상기 역각뿔 형상의 오목부의 꼭짓점으로부터 상방으로 연장시킨 수선과 상기 반도체 칩 재치 영역의 외측으로의 개구선이 이루는 제1의 개구 각도는, 상기 수선과 상기 반도체 칩 재치 영역의 내측으로의 개구선이 이루는 제2 개구 각도보다 좁은 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 역각뿔 형상의 오목부가 역정삼각뿔인 것을 특징으로 하는 반도체 장치로 했다. 또한, 상기 반도체 칩 재치 영역이 직사각형이며, 상기 반도체 칩 재치 영역의 네귀퉁이에 연꼴 사각형의 저면을 가지는 사각추인 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 역각뿔 형상의 오목부를 반도체 칩 재치 영역의 중심 부근보다도 상기 반도체 칩 재치 영역의 외주 부근에서 조밀하게 배치한 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 역각뿔 형상의 오목부를 상기 반도체 칩 재치 영역의 외연부에 배치한 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 아일랜드부가 복수의 상기 반도체 칩 재치 영역을 가지는 것을 특징으로 하는 반도체 장치로 했다.

또한, 상기 아일랜드를 구성하는 재질은 금속, 수지, 세라믹, 금속이 메탈라이즈된 수지 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 장치로 했다.

상기 구성으로 함으로써, 본 발명의 반도체 장치에서는, 반도체 칩을 탑재하는 아일랜드부의 소 사이즈 설계를 가능하게 하여, 소형화 또한 신뢰성이 높은 반도체 장치로 할 수 있다.

도 1은 본 발명의 반도체 장치의 제1 실시예를 모식적으로 나타내는 평면도이다.
도 2는 도 1의 X-X’에 있어서의 반도체 칩 재치 단면도이다.
도 3은 도 1의 X-X’에 있어서의 단면도이다.
도 4는 본 발명의 반도체 장치의 제2 실시예를 모식적으로 나타내는 평면도이다.
도 5는 본 발명의 반도체 장치의 제3 실시예를 모식적으로 나타내는 평면도이다.
도 6은 본 발명의 반도체 장치의 제4 실시예를 모식적으로 나타내는 평면도이다.
도 7은 종래의 반도체 장치의 아일랜드부를 모식적으로 나타내는 도면이다.

<실시예 1>

이하, 도면에 의거하여 본 실시예의 반도체 장치에 대하여 설명한다.

도 1은 본 발명의 반도체 장치의 제1 실시예를 모식적으로 나타내는 평면도이다. 아일랜드부(1)는 반도체 칩을 고착 재치(다이본드)하는 받침부이다. 도시되어 있지 않지만, 아일랜드부의 주위에는 리드가 배치되어 있고, 리드와 반도체 칩을 와이어를 통하여 접속하고, 아일랜드부와 반도체 칩과 와이어, 그리고 리드의 일부를 수지 봉지하여 반도체 장치가 된다.

아일랜드부(1) 표면의 반도체 칩 재치 영역(3)에 역각뿔 형상의 오목부(2)가 복수 형성되고, 반도체 칩은 절연 페이스트에 의해 아일랜드부 표면에 고착된다. 아일랜드부(1)의 크기는, 절연 페이스트에 의해 아일랜드 표면에 고착되는 반도체 칩 재치 영역(3)에 대하여 동일하거나, 약간 큰 정도의 사이즈이다. 또한, 아일랜드부(1)에 설치되는 역각뿔 형상의 오목부(2)는, 아일랜드부(1)에 있어서 고착되는 반도체 칩 재치 영역(3)보다도 작은 범위에 설치되어 있다. 도 1에 나타낸 역각뿔 형상의 오목부(2)는, 정삼각뿔의 꼭짓점을 거꾸로 한 오목부를 아일랜드(1)의 표면에 설치한 형상이다. 즉, 역정삼각뿔의 오목부를 설치한 형상이다. 도 1에 나타내는 바와 같이, 역정삼각뿔의 저면은 정삼각형이지만, 그 중의 적어도 1변은, 직사각형의 반도체 칩 재치 영역(3)의 가장 가까운 외주에 평행으로 마주향하고, 그 1변의 반대측의 정점은 반도체 칩 재치 영역(3)의 내측을 향하도록 배치되어 있다. 도 2는, 도 1의 X－X’에 있어서의 단면도인데, 아일랜드부에 반도체 칩을 탑재했을 때의 단면이다.

반도체 칩(8)은 아일랜드부(1)의 표면에 탑재되고, 절연 페이스트 등의 접착제(9)를 통하여 고착되어 있다. 절연 페이스트(9)는, 아일랜드부(1)의 표면에 도포되어, 역각뿔 형상의 오목부(2)에도 들어가, 반도체 칩(8)과의 접착을 강고한 것으로 하고 있다.

도 3은, X－X’에 있어서의 단면도인데, 역정삼각뿔의 오목부(2)는 단면에서 봐서 쐐기형상이며, 쐐기 형상의 꼭짓점으로부터 상방으로 연장시킨 수선과 반도체 칩 재치 영역(3)의 외측으로의 개구선이 이루는 개구 각도(θ1)와 쐐기 형상의 꼭짓점으로부터 상방으로 연장시킨 수선과 반도체 칩 재치 영역(3)의 내측으로의 개구선이 이루는 개구 각도(θ2)는 상이한 각도를 가지고 있다. 반도체 칩 재치 영역 외측에 대한 개구 각도(θ1)는 반도체 칩 재치 영역 내측에 대한 θ2보다도 협각이 되고, 만일, 역정삼각뿔이 정사면체이면, θ1≒19.5°, θ2=35.3°가 된다.

이러한 구조로 함으로써, 아일랜드부 표면에 절연 페이스트를 도포한 경우, 은 페이스트에 비해 저점도로 젖어 확산되기 쉬운 절연 페이스트는, 역각뿔형상의 오목부(2)를 설치한 범위 내에 젖음 확산성이 억제되기 쉽고, 또한 역각뿔 형상의 오목부(2)에 유지될 수 있어, 아일랜드부의 외부로 젖어 확산되지 않고 머무르기 쉬워진다. 그 결과, 아일랜드부 내에 절연 페이스트가 머물러, 반도체 칩을 고착 실장한 경우, 절연 페이스트는 반도체 칩 사이즈 이상으로 확산되는 것이 없어져, 아일랜드부에서 빠져나오는 일이 없어진다. 동시에 페이스트는 소자 측면으로 기어올라 필렛을 만드는 일이 없어져, 반도체 칩 사이즈를 대폭 초과한 아일랜드부 사이즈로 하지 않고, 컴팩트한 고착 실장 면적으로 할 수 있다.

역각뿔 형상의 오목부(2)는, 그 형상으로부터 도포된 절연 페이스트의 표면 에너지를 부분적이기는 하지만 제어하는 효과가 있으므로, 유지되는 절연 페이스트가 볼록한 반구 형상을 형성하기 쉬워져, 반도체 칩이 고착 실장되는 경우에 아일랜드 표면과의 사이에 간극을 발생시키기 어렵다. 이에 따라 아일랜드부(1)를 소형화한 것에 있어서 절연 페이스트와 같은 저점도로 젖어 확산되기 쉬운 페이스트를 이용하여 반도체 칩을 고착 실장하는 경우에도, 절연 페이스트는 반도체 칩 측면에 필렛을 설치하지 않고, 아일랜드부 내로부터 빠져나오지 않고, 또한 반도체 칩 사이즈에 동일한 정도의 고착 면적이어도 충분한 접착 강도가 얻어지므로, 신뢰성이 높은 패키지를 얻는 것에 효과를 기대할 수 있다.

반도체 칩 재치 영역(3)에 설치되는 역각뿔 형상의 오목부(2)는, 수십 ㎛의 깊이로 새겨진 것으로 이루어지므로, 아일랜드부(1)의 두께가 얇아도 도입하는 것이 용이하다. 또한, 반도체 칩이 절연 페이스트에 의해서 고착 실장된 후의 페이스트 두께가, 역각뿔 형상의 오목부(2)가 설치된 부분과, 그 이외의 부분에서 두께가 다른 고착을 행할 수 있다.

절연 페이스트는 역각뿔 형상의 오목부(2)에 있어서 볼록한 반구 형상을 만들기 쉽고, 또한 아일랜드부(1)의 깊이 방향의 꼭짓점이 이루는 각도에 의해 아일랜드의 외측에 젖어 확산되기 어려워 지향성을 갖게 하는 것, 더하여 반도체 칩 고착 면적보다도 작은 범위에 규칙적으로 배치되어 있으므로, 반도체 칩이 고착된 경우에 고착면에 대하여 간극없이 절연 페이스트가 젖어 확산되어 실장할 수 있다. 이에 따라 아일랜드부(1)와 반도체 칩 사이즈가 동등한 사이즈이며, 아일랜드부(1)의 두께가 얇게 설계된 것이어도, 강한 접착 강도가 안정되게 얻어지는 것에 효과를 기대할 수 있다.

아일랜드부(1)의 재질은 금속, 수지, 세라믹, 금속이 메탈라이즈된 수지 등으로 이루어지고, 역각뿔 형상의 오목부(2)의 깊이는 수십㎛ 정도로 얕아도 되므로 재질이나 두께, 사이즈가 바뀐 경우에도 새김을 설치하기 어려워지는 일이 적고, 또한 복잡한 가공을 필요로 하지 않기 때문에, 패키지의 재질이나 구조의 변경에 대해서도, 변하지 않는 접착 강도가 얻어지는 것에 효과를 기대할 수 있다.

<실시예 2>

도 4는 본 발명의 반도체 장치의 제2 실시예를 모식적으로 나타내는 평면도이다.

반도체 장치는 1개의 아일랜드 상에 복수의 반도체 칩을 탑재하는 것도 많이 있고, 도 4에서는, 반도체 칩을 2칩 탑재하는 경우의 아일랜드부(4)를 나타내고 있다. 1개의 아일랜드부(4)에 적어도 2칩 이상의 반도체 칩을 탑재하는 경우, 아일랜드부(4)에 역각뿔 형상의 오목부(5)는 반도체 칩이 탑재되는 개소(6, 7)의 양쪽의 범위에 설치되어 있고, 반도체 칩은 절연 페이스트에 의해 아일랜드부(4)의 표면에 고착 실장된다. 아일랜드부(4)의 사이즈는 절연 페이스트에 의해 고착 실장되는 반도체 칩 사이즈와 반도체 칩 탑재수에 비례하여 커지고, 반도체 칩 사이즈에 대하여 동일하거나, 약간 큰 정도의 고착 범위와 반도체 칩(2)의 고착 실장 구조로 하고 있다.

아일랜드부(4)에 절연 페이스트에 의해 반도체 칩을 2칩 고착 실장하는 경우, 절연 페이스트는 반도체 칩이 고착 실장되는 개소에 반도체 칩 사이즈와 동등 정도의 고착 면적에 의해 실장되고, 역각뿔 형상의 오목부(5)는 반도체 칩이 고착 실장되는 개소에 반도체 칩 사이즈 내에 들어가는 범위에 새겨져 있다. 역각뿔 형상의 오목부(5)는 홈을 격자상으로 만드는 등의 복잡한 가공을 필요로 하지 않으므로, 아일랜드부(4)에는 용이하게 적용할 수 있고, 또한 인접하여 설치하는 것도 용이하다.

여기서 절연 페이스트는 아일랜드부(4)의 표면에 반도체 칩을 고착 실장하는 2개소의 범위에 역각뿔 형상의 오목부(5)를 설치한 범위에 젖어 확산되지 않고 도포되어, 반도체 칩 사이즈에 대하여 아일랜드로부터 빠져 나오지 않고 고착 실장될 수 있어, 충분한 접착 강도를 얻을 수 있다. 이에 따라 반도체 칩은 인접하여 고착 실장되는 것이 가능해지고, 아일랜드부(4)의 사이즈는 복수의 반도체 칩을 고착 실장하는 경우에도 소형화된 설계로 할 수 있어 패키지의 소형화 및 박형화에 효과를 기대할 수 있다.

<실시예 3>

도 5는 본 발명의 반도체 장치의 제3 실시예를 모식적으로 나타내는 평면도이다.

도 1과의 차이는, 반도체 칩 재치 영역(3)의 네귀퉁이에 배치된 역각뿔 형상의 오목부를 연꼴 사각형의 저면을 가지는 사각추로 이루어지는 오목부(10)로 한 점이다. 도시하는 바와 같이, 그 연꼴 사각형(10)은, 높이가 상이하고 저면의 길이가 동일한 2개의 이등변 삼각형의 상호 저변을 맞춘 형상이며, 높이가 낮은 2등변 삼각형의 정점을 반도체 칩 재치 영역(3)의 네귀퉁이 방향을 향하고, 높이가 높은 이등변 삼각형의 정점을 반도체 칩 재치 영역(3)의 중심 방향을 향해서 배치하고 있다. 그 결과, 사각추의 꼭짓점으로부터의 개구 각도는, 반도체 칩 재치 영역 네귀퉁이 방향으로의 개구 각도가 반도체 칩 재치 영역 중심 방향으로의 개구 각도보다도 협각이 되어, 아일랜드부와 반도체 칩의 접착이 보다 강고해진다.

여기에서는, 역각뿔 형상의 오목부의 일예로서 역삼각뿔, 역사각추로 설명했는데, 역각뿔 형상은 어떠한 역다각추여도 상관없다.

<실시예 4>

도 6은, 본 발명의 반도체 장치의 제4 실시예를 모식적으로 나타내는 평면도이다.

지금까지 설명한 실시예에서는, 역각뿔 형상의 오목부를 반도체 칩 재치 영역(3)에 균등한 거리를 두고 배치했는데, 반도체 칩 재치 영역(3)의 중심 부근에서는 드문드문 배치를 하고, 반도체 칩 재치 영역(3)의 외주 부근에서는 조밀한 배치를 함으로써, 반도체 칩 재치 영역(3) 중심 부근보다도 외주 부근에 있어서, 여분의 절연 페이스트의 젖음성 확산이 억제된다고 하는 효과가 한층 높아진다.

도 6에 나타내는 실시예에 있어서는, 상기와 같이 역각뿔 형상의 오목부(2, 10)를 조밀하게 배치하고, 반도체 칩 재치 영역(3)의 외주연을 따라서 역각뿔 형상의 오목부(2, 10)를 배치한 구성으로 했다.

아일랜드부 표면과 반도체 칩을 절연 페이스트에 의해 고착 실장하는 반도체 장치에 있어서, 아일랜드부 표면에 고착 실장하는 반도체 칩 사이즈보다 작은 범위에, 역각뿔 형상의 오목부를 복수개 설치한 구조로 함으로써, 아일랜드부 표면에는 절연 페이스트를 반도체 칩 사이즈와 동일하거나 약간 퍼지는 정도의 범위에 고착되도록 실장할 수 있다.

또한 절연 페이스트와 아일랜드부 표면의 고착 면적은 반도체 칩 사이즈 정도가 되므로, 아일랜드부의 면적은 반도체 칩 사이즈에 대하여 약간 큰 사이즈까지 작게 할 수 있다. 더하여 역각뿔 형상의 오목부는 수십㎛ 정도 미만의 얕게 새긴 것으로 구성되어 있으므로 복잡한 가공을 필요로 하지 않으므로, 두께가 얇은 아일랜드라도 용이하게 설치할 수 있고, 또한 인접하여 설치하는 것도 행할 수 있으므로, 아일랜드부에 복수의 반도체 칩을 인접하여 고착 실장하여 탑재하는 설계에도 용이하게 도입할 수 있어, 1개의 반도체 칩을 탑재하는 경우뿐만 아니라, 복수의 반도체 칩을 탑재하는 반도체 장치에 있어서도 소형화된 설계로 하는 것이 가능해져 신뢰성이 높은 소형화 및 박형화된 반도체 장치를 제공할 수 있으므로, 텔레비전이나 가전 제품, 휴대 단말을 비롯한 반도체 장치 탑재 기기에의 공급에 기여할 수 있다.

1 : 아일랜드부 2 : 역각뿔 형상의 오목부(역정삼각뿔)
3 : 반도체 칩 재치 영역 4 : 복수의 반도체 칩을 탑재하는 아일랜드부
5 : 역각뿔 형상의 오목부(역정삼각뿔)
6 : 반도체 칩 재치 영역 7 : 반도체 칩 재치 영역
8 : 반도체 칩 9 : 절연 페이스트(접착제)
10 : 역각뿔 형상의 오목부(연꼴 사각형 저면을 가지는 역사각뿔)

Claims

반도체 칩이 절연 페이스트를 통하여 접착된 아일랜드부를 가지는 반도체 장치로서, 상기 아일랜드부의 표면의 반도체 칩 재치 영역에는 복수의 역(逆)각뿔 형상의 오목부가 설치되고, 상기 역각뿔 형상의 오목부의 꼭짓점으로부터 상방으로 연장시킨 수선(垂線)과 상기 반도체 칩 재치 영역의 외측으로의 개구선이 이루는 제1의 개구 각도는, 상기 수선과 상기 반도체 칩 재치 영역의 내측으로의 개구선이 이루는 제2 개구 각도보다 작은 것을 특징으로 하는 반도체 장치.
청구항 1에 있어서,
상기 역각뿔 형상의 오목부가 역정삼각뿔인 것을 특징으로 하는 반도체 장치.
청구항 2에 있어서,
상기 반도체 칩 재치 영역이 직사각형이며, 상기 반도체 칩 재치 영역의 네귀퉁이에 연꼴 사각형의 저면을 가지는 사각추를 가지는 사각뿔인 상기 오목부가 설치되어 있는 것을 특징으로 하는 반도체 장치.
청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
상기 역각뿔 형상의 오목부를 반도체 칩 재치 영역의 중심 부근보다도 상기 반도체 칩 재치 영역의 외주 부근에서 조밀하게 배치한 것을 특징으로 하는 반도체 장치.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
상기 역각뿔 형상의 오목부를 상기 반도체 칩 재치 영역의 외연부에 배치한 것을 특징으로 하는 반도체 장치.
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
상기 아일랜드부가 복수의 상기 반도체 칩 재치 영역을 가지는 것을 특징으로 하는 반도체 장치.
청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
상기 아일랜드부를 구성하는 재질은, 금속, 수지, 세라믹, 혹은 금속이 메탈라이즈된 수지 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 장치.