JP2006173416A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006173416A JP2006173416A JP2004365182A JP2004365182A JP2006173416A JP 2006173416 A JP2006173416 A JP 2006173416A JP 2004365182 A JP2004365182 A JP 2004365182A JP 2004365182 A JP2004365182 A JP 2004365182A JP 2006173416 A JP2006173416 A JP 2006173416A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- groove
- sealing resin
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】半導体チップのエッジ部分に集中する応力を緩和し、封止樹脂と半導体チップの密着性を向上できる半導体装置を提供する。
【解決手段】 配線基板3の上面に半導体チップ4が搭載され、半導体チップ4を含んだ配線基板3の上面が封止樹脂6で封止された半導体装置において、前記配線基板3の上面に半導体チップ4のエッジに対向する溝7が形成された構造とする。これによれば、封止樹脂6が半導体チップ4の裏面の一部をも封止し、封止樹脂6と配線基板3との接着面積も増大するため、封止樹脂6の密着性向上が実現できる。また配線基板3の上面の半導体チップ4の下面エッジ部分の応力集中を低減することができ、耐応力性の向上を実現できる。
【選択図】 図1
【解決手段】 配線基板3の上面に半導体チップ4が搭載され、半導体チップ4を含んだ配線基板3の上面が封止樹脂6で封止された半導体装置において、前記配線基板3の上面に半導体チップ4のエッジに対向する溝7が形成された構造とする。これによれば、封止樹脂6が半導体チップ4の裏面の一部をも封止し、封止樹脂6と配線基板3との接着面積も増大するため、封止樹脂6の密着性向上が実現できる。また配線基板3の上面の半導体チップ4の下面エッジ部分の応力集中を低減することができ、耐応力性の向上を実現できる。
【選択図】 図1
Description
本発明は、配線基板の上面に半導体チップを接着して搭載した半導体装置に関し、特に応力に対する信頼性を高める技術に関するものである。
従来の半導体装置について図面を参照しながら説明する。図6(a)はBGA型の半導体装置の平面図(理解しやすいように封止樹脂は図示していない)、図6(b)は同半導体装置の図6(a)におけるF−F´断面図、図6(c)は同半導体装置の底面図である。
半導体装置は、上面に配線電極1を有し、底面にボール電極2を有した絶縁性樹脂よりなる配線基板3と、配線基板3の上面に接着して搭載された半導体チップ4と、配線基板3の配線電極1と半導体チップ4とを電気的に接続した金属細線5と、半導体チップ4を含んだ配線基板3の上面を封止した絶縁性の封止樹脂6とにより構成されている。
配線基板3,半導体チップ4とも、全体として直方体形状であり、4周の側面は上面,底面に対して垂直方向に配置されている。配線基板3には、配線電極1と基板内部で電気的に接続した外部パッド電極(図示せず)が底面に形成され、その外部パッド電極上に外部端子としてのボール電極2が形成されている。ボール電極2は半田ボールであって、実装基板への二次実装の際の高接続信頼性のために付設されるものであり、配線基板3の底面に格子状に配置されている。
半導体装置の製造方法を簡単に説明する。複数個の半導体チップ4を搭載可能な大型の基板を用い、それに区分された個々の配線基板3の上面の配線電極1で包囲された中央領域に設定されたボンデイング位置に、半導体チップ4を接着剤により接着固定して搭載する。搭載された半導体チップ4の電極パッド(図示せず)と配線基板3の上面のボンデイング位置の周りに設けられた配線電極1とを金属細線5により電気的に接続する。そして、半導体チップ4を含んだ配線基板3の上面全面を封止樹脂6により封止する。この上面封止はトランスファーモールドにより行うもので、配線基板3の搬送等に用いるマージン領域を除いた実質上、全面を封止する。その後に、回転ブレードで大型基板を一括切断することによって半導体装置の個片に分離し、後工程でボール電極2を形成する。ボール電極2は一括切断に先立って形成する方法もある。
このようなBGAタイプの半導体装置は、半導体チップ4の裏面の全面が配線基板3に接しており、半導体チップ4の外囲を封止した封止樹脂6は半導体チップ4の裏面側には存在しない構造である。封止樹脂6との密着性、耐応力性においてさらなる向上は望めないものである。その対策として、半導体チップ4を第1の底面とそれより下方に突出した第2の底面とを持った逆凸形とし、第1の底面と配線基板との間も封止樹脂6で封止することが提案されている(たとえば特許文献1)。
特開2002−134663号公報
近年の携帯電話等の小型電子機器への実装においては、半導体チップの封止樹脂との密着性、耐応力性をさらに向上させ、信頼性を得ることが重要課題となっている。
本発明は配線基板の構造に着目して、封止樹脂との密着性および耐応力性を向上できる半導体装置を提供することを目的とする。
本発明は配線基板の構造に着目して、封止樹脂との密着性および耐応力性を向上できる半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、配線基板の上面に半導体チップが搭載され、前記半導体チップを含んだ配線基板の上面が封止樹脂で封止された半導体装置において、前記配線基板の上面に半導体チップのエッジに対向する溝が形成されたことを特徴とする。
配線基板は上面の配線電極と電気的に接続した外部電極を下面に有していることを特徴とする。
封止樹脂が半導体チップの下面の周縁部と側面全体とを覆っていることを特徴とする。
封止樹脂が半導体チップの下面の周縁部と側面全体とを覆っていることを特徴とする。
配線基板の溝は、半導体チップのエッジに沿う四角枠形状に形成されていてよい。また配線基板の溝は、半導体チップの隣り合わない一対のエッジに沿って、エッジよりも延出して形成されていてよい。
溝が同一幅であるのが好都合である。四角枠形状の溝の4隅にその直線部よりも幅広い湾曲部が設けられているのが好ましい。また溝断面がV形であるのが好都合である。
本発明の半導体装置は、封止樹脂が半導体チップの裏面の周縁部をも封止し、封止樹脂と配線基板との接着面積も増大するため、封止樹脂の密着性を向上できるとともに、配線基板上面の半導体チップの下面エッジ部分の応力集中を低減することができ、耐応力性の向上を実現できる。
以下、本発明の実施形態について、図面を参照しながら説明する。
図1は本発明の第1の実施形態における半導体装置の構成を示す図であり、図1(a)は平面図(理解しやすいように封止樹脂は図示していない)、図1(b)は図1(a)のA-A’箇所の断面図である。
図1は本発明の第1の実施形態における半導体装置の構成を示す図であり、図1(a)は平面図(理解しやすいように封止樹脂は図示していない)、図1(b)は図1(a)のA-A’箇所の断面図である。
半導体装置は、上面に配線電極1を有し、底面にボール電極2を有した絶縁性樹脂よりなる配線基板3と、配線基板3の上面に接着して搭載された半導体チップ4と、半導体チップ4と配線基板3の配線電極1とを電気的に接続した金属細線5と、半導体チップ4を含んだ配線基板3の上面を封止した絶縁性の封止樹脂6とにより構成されている。製造方法は従来と同様である。
配線基板3,半導体チップ4とも、全体として直方体形状であり、4周の側面は上面,底面に対して垂直方向に配置されている(この外形形状は製造過程上の形状である)。配線基板3には、配線電極1と基板内部で電気的に接続した外部パッド電極(図示せず)が底面に形成され、その外部パッド電極上に外部端子としてのボール電極2が形成されている。ボール電極2は半田ボールであって、実装基板への二次実装の際の高接続信頼性のために付設されるものであり、配線基板3の底面に格子状に配置されている(図5(c)参照)。
この半導体装置が従来のものと異なるのは、配線基板3の上面に半導体チップ4のエッジに対向する溝7が形成され、この溝7も封止樹脂で覆われている点である。
詳細には、配線基板3の上面の溝7は、半導体チップ4のエッジに沿う四角枠形状に形成されており、溝長手方向に沿って同一幅で、コ字形の溝断面を有している。この溝7はレーザー加工によって容易に形成される。半導体チップ4の周縁部はこの溝7上に載り出していて、溝7の2分の1幅程度の位置にエッジがある。封止樹脂6は、半導体チップ4と金属細線5と配線電極1を含んだ配線基板3の上面の実質上全面を封止しており、半導体チップ4については、上面と側面の全体のみならず、溝7に入り込んだ封止樹脂6が半導体チップ4の下面の周縁部をも覆っている。
詳細には、配線基板3の上面の溝7は、半導体チップ4のエッジに沿う四角枠形状に形成されており、溝長手方向に沿って同一幅で、コ字形の溝断面を有している。この溝7はレーザー加工によって容易に形成される。半導体チップ4の周縁部はこの溝7上に載り出していて、溝7の2分の1幅程度の位置にエッジがある。封止樹脂6は、半導体チップ4と金属細線5と配線電極1を含んだ配線基板3の上面の実質上全面を封止しており、半導体チップ4については、上面と側面の全体のみならず、溝7に入り込んだ封止樹脂6が半導体チップ4の下面の周縁部をも覆っている。
このため、先に図5を用いて説明した従来構造に比べて、半導体チップ4と封止樹脂6との密着面積が増大し、また配線基板3と封止樹脂6との密着面積が増大し、その結果、半導体チップ4と配線基板との封止樹脂6を介しての密着性が向上する。
また従来構造では、半導体チップ4の裏面の全面が配線基板3に接していることから、配線基板3の上面の半導体チップ4のエッジ部分に応力が集中することが危惧されるが、この第1の実施形態の半導体装置では、半導体チップ4のエッジは溝7上にあり、溝7内の封止樹脂6に載っているため、応力集中を低減できる。
図2は本発明の第2の実施形態における半導体装置の構成を示す図であり、図2(a)は平面図(理解しやすいように封止樹脂は図示していない)、図2(b)は図2(a)のB-B’箇所の断面図である。
第2の実施形態の半導体装置は、第1の実施形態の半導体装置とほぼ同様の構成を有しており、配線基板3の上面の溝7は、半導体チップ4のエッジに沿う四角枠形状に形成されていて、溝長手方向に沿って同一幅で、コ字形の溝断面を有している。
ただしこの溝7には、四角枠形状の4隅にその直線部7aよりも幅広い湾曲部7bが設けられている。ここに示した湾曲部7bは、内周側は直線部7aよりも内側へ入り込むように湾曲するとともに、外周側は直線部7bより外側へ突出するように湾曲している。
この溝7によれば、第1の実施形態と同様の効果が得られるうえに、半導体チップ4のコーナー部の下を湾曲部7bとして幅広くしたことで、応力集中をより低減できる。
図3は本発明の第3の実施形態における半導体装置の構成を示す図であり、図3(a)は平面図(理解しやすいように封止樹脂は図示していない)、図3(b)は図3(a)のC-C’箇所の断面図である。
図3は本発明の第3の実施形態における半導体装置の構成を示す図であり、図3(a)は平面図(理解しやすいように封止樹脂は図示していない)、図3(b)は図3(a)のC-C’箇所の断面図である。
第3の実施形態の半導体装置は、第1の実施形態の半導体装置とほぼ同様の構成を有しており、配線基板3の上面の溝7は、半導体チップ4のエッジに沿う四角枠形状に形成されていて、溝長手方向に沿って同一幅である。ただしこの溝7はV字形の溝断面を有している。
この溝7によれば、第1の実施形態の溝と同様の効果が得られる。さらにこの溝7は、ダイシングブレードを用いて研削するという機械加工によって、第1の実施形態のものよりも容易に形成できる。
図4は本発明の第4の実施形態における半導体装置の構成を示す図であり、図4(a)は平面図(理解しやすいように封止樹脂は図示していない)、図4(b)は図4(a)のD-D’箇所の断面図である。
第4の実施形態の半導体装置は、第1の実施形態の半導体装置とほぼ同様の構成を有しているが、配線基板3の溝7は、半導体チップ4の隣り合わない一対のエッジに沿って、2本形成されている。各溝7はエッジよりも両側に長く延びている。
この溝7によっても、第1の実施形態の溝と同様の効果が得ることができ、半導体チップ4のコーナー部の下面に集中する応力も低減することができる。エッジよりも長く延びた延出部7cで、応力集中を緩和させるのに充分に対応可能である。
図5は本発明の第5の実施形態における半導体装置の構成を示す図であり、図5(a)は平面図(理解しやすいように封止樹脂は図示していない)、図5(b)は図5(a)のE-E’箇所の断面図である。
第5の実施形態の半導体装置は、第1の実施形態の半導体装置と同様の構成を有しているが、半導体チップ4は金属突起8を有していて、配線基板3の上面にフリップチップ実装されている。
フリップチップ実装では、第1の実施形態の半導体装置と相違して、半導体チップ4と配線基板3の上面との間に間隙が生じ、この間隙に封止樹脂6に入り込むのであるが、この場合も、半導体チップ4のエッジに対向する溝7が配線基板3の上面に形成されていることによって、配線基板3と封止樹脂6との密着面積が増大し、半導体チップ4と配線基板との封止樹脂6を介しての密着性が向上する。半導体チップ4の裏面の全面が配線基板3に接している第1の実施形態の半導体装置と比べて、配線基板3上面の半導体チップ4下面エッジ部分への応力集中は小さいが、溝7内の封止樹脂6はこの応力集中を低減する。
以上の第1〜第5の実施形態の半導体装置では、約30mm角、厚み約0.55mmの配線基板3の表面に半導体チップ4を搭載する際に、溝7を幅約0.05mm〜1.0mm、半導体チップ4の厚みの約40%以下の深さに形成したところ、応力集中の緩和に充分に対応することができた。
なお以上の各実施形態では、BGAタイプの半導体装置について説明したが、溝7を配線基板3の上面に形成する構成は、他のエリアアレイタイプの半導体装置はもちろん、エリアアレイタイプ以外であっても配線基板上に半導体チップを搭載するタイプの半導体装置であれば、適用して、同様の効果を得ることができる。第2,第4,第5の実施形態の溝7にV字形の溝断面を持たせるなどの変更も可能である。配線電極1やボール電極2の配置なども、図示したものに限定されない。
本発明の半導体装置の構成は、半導体チップと封止樹脂の密着性を向上することができ、配線基板上面の半導体チップの下面エッジ部分にかかる応力集中を低減する効果があるので、BGAタイプの半導体装置などに有用である。
1 配線電極
2 ボール電極
3 配線基板
4 半導体チップ
5 金属細線
6 封止樹脂
7 溝
7b 湾曲部
7c 延出部
8 金属突起
2 ボール電極
3 配線基板
4 半導体チップ
5 金属細線
6 封止樹脂
7 溝
7b 湾曲部
7c 延出部
8 金属突起
Claims (8)
- 配線基板の上面に半導体チップが搭載され、前記半導体チップを含んだ配線基板の上面が封止樹脂で封止された半導体装置において、前記配線基板の上面に半導体チップのエッジに対向する溝が形成された半導体装置。
- 配線基板は上面の配線電極と電気的に接続した外部電極を下面に有している請求項1記載の半導体装置。
- 封止樹脂が半導体チップの下面の周縁部と側面全体とを覆っている請求項1記載の半導体装置。
- 配線基板の溝は半導体チップのエッジに沿う四角枠形状に形成されている請求項1記載の半導体装置。
- 配線基板の溝は、半導体チップの隣り合わない一対のエッジに沿って、エッジよりも延出して形成されている請求項1記載の半導体装置。
- 溝が同一幅である請求項4または請求項5のいずれかに記載の半導体装置。
- 四角枠形状の溝の4隅にその直線部よりも幅広い湾曲部が設けられた請求項4記載の半導体装置。
- 溝断面がV形である請求項4または請求項5のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365182A JP2006173416A (ja) | 2004-12-17 | 2004-12-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365182A JP2006173416A (ja) | 2004-12-17 | 2004-12-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173416A true JP2006173416A (ja) | 2006-06-29 |
Family
ID=36673819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004365182A Pending JP2006173416A (ja) | 2004-12-17 | 2004-12-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173416A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081148A (ja) * | 2005-09-14 | 2007-03-29 | Oki Electric Ind Co Ltd | 半導体装置 |
CN105355569A (zh) * | 2015-11-05 | 2016-02-24 | 南通富士通微电子股份有限公司 | 封装方法 |
WO2017169485A1 (ja) * | 2016-03-30 | 2017-10-05 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US10964670B2 (en) | 2018-01-24 | 2021-03-30 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
WO2022179061A1 (zh) * | 2021-02-25 | 2022-09-01 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
US11456270B2 (en) | 2021-02-25 | 2022-09-27 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
-
2004
- 2004-12-17 JP JP2004365182A patent/JP2006173416A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007081148A (ja) * | 2005-09-14 | 2007-03-29 | Oki Electric Ind Co Ltd | 半導体装置 |
CN105355569A (zh) * | 2015-11-05 | 2016-02-24 | 南通富士通微电子股份有限公司 | 封装方法 |
WO2017169485A1 (ja) * | 2016-03-30 | 2017-10-05 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JPWO2017169485A1 (ja) * | 2016-03-30 | 2018-07-12 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US10964670B2 (en) | 2018-01-24 | 2021-03-30 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
US11705430B2 (en) | 2018-01-24 | 2023-07-18 | Samsung Electronics Co., Ltd. | Semiconductor package including mold layer having curved cross-section shape |
WO2022179061A1 (zh) * | 2021-02-25 | 2022-09-01 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
US11456270B2 (en) | 2021-02-25 | 2022-09-27 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2024055908A5 (ja) | ||
JP4832782B2 (ja) | 段差型ダイを有する半導体パッケージとその製造方法 | |
US7459777B2 (en) | Semiconductor package containing multi-layered semiconductor chips | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP4495916B2 (ja) | 半導体チップの製造方法 | |
TW201803063A (zh) | 半導體裝置 | |
TWI426569B (zh) | 包含具有釋放主動區的晶粒之積體電路封裝件系統 | |
TWM517910U (zh) | 晶片封裝結構 | |
TWI794670B (zh) | 半導體封裝及其製造方法和印刷電路板組件 | |
JP2006173416A (ja) | 半導体装置 | |
US7154188B2 (en) | Semiconductor chip, semiconductor device, circuit board, and electronic instrument | |
JP2008251731A (ja) | 半導体装置 | |
JP5151907B2 (ja) | 半導体装置及びその製造方法 | |
JP2003110080A (ja) | 半導体装置 | |
KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
JP6909630B2 (ja) | 半導体装置 | |
JP7265502B2 (ja) | 半導体装置 | |
JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP6909629B2 (ja) | 半導体装置 | |
JP2010073803A (ja) | 半導体装置の製造方法 | |
JP4845097B2 (ja) | 半導体装置 | |
US9289846B2 (en) | Method for fabricating wire bonding structure | |
JP2006186282A (ja) | 半導体装置およびその製造方法 | |
JP2005150693A (ja) | チップパッケージ構造 |