JP2007081148A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007081148A
JP2007081148A JP2005267292A JP2005267292A JP2007081148A JP 2007081148 A JP2007081148 A JP 2007081148A JP 2005267292 A JP2005267292 A JP 2005267292A JP 2005267292 A JP2005267292 A JP 2005267292A JP 2007081148 A JP2007081148 A JP 2007081148A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor element
recess
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005267292A
Other languages
English (en)
Inventor
Seiji Ando
誠司 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005267292A priority Critical patent/JP2007081148A/ja
Publication of JP2007081148A publication Critical patent/JP2007081148A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】空気溜りによる半導体素子と基板との接着不良から生じる電気特性の劣化及び熱歪みによるクラック発生の防止構造を提供する。
【解決手段】基板１の表面の搭載部３に接着剤６を介して半導体素子２が接着される半導体装置において、半導体素子２の縁部に対向する基板１の表面位置に、基板１の表面に対する凹み開始角度が鈍角に形成された凹部８を設ける。
【選択図】図１

Description

本発明は、基板の表面に設けられた搭載部に接着剤を介して半導体素子が接着される半導体装置に関し、特に、半導体素子の縁部に対向する基板の表面位置に接着剤が流入される凹部が設けられた半導体装置に関する。
基板の表面に設けられた搭載部に接着剤を介して半導体素子が接着される半導体装置が知られている。例えば、下記特許文献１には、基板上の搭載部の周囲に接着剤が流入される段状の凹部を形成し、基板と半導体素子との接着の際に、余った接着剤を凹部に流入させることで、接着剤が半導体素子の表面に這い上がるのを防止する半導体装置が開示されている。
特開平７−４５６４１号公報
しかしながら、上記した半導体装置には次のような解決すべき課題があった。即ち、凹部が段状に形成されていることから、接着剤の粘性によっては、接着剤がその凹部の壁面に沿って流れ込まず、凹部の角部に隙間が生じ、空気溜りが発生する問題があった。また、半導体装置の製造後、基板と半導体素子との熱膨張係数差によって生じる熱応力が凹部の壁面に集中して加わることから、熱歪みによるクラックが発生する問題があった。
本発明は、以上の点を解決するために、次の構成を採用する。
〈構成１〉
基板の表面の搭載部に接着剤を介して半導体素子が接着される半導体装置において、前記半導体素子の縁部に対向する前記基板の表面位置に設けられた凹部であって、前記表面に対する前記凹部の凹み開始角度が鈍角に形成されることを特徴とする。
〈構成２〉
構成１の半導体装置において、前記半導体素子の縁部が前記搭載部よりも突出し、前記凹部は、円弧に沿った断面形状を有することを特徴とする。
〈構成３〉
構成２の半導体装置において、前記凹部は、楕円の短軸の両端を結ぶ円弧に沿った断面形状を有することを特徴とする。
〈構成４〉
構成２の半導体装置において、前記凹部は、楕円の長軸の両端を結ぶ円弧に沿った断面形状を有することを特徴とする。
〈構成５〉
構成２の半導体装置において、前記凹部は、半円の円弧に沿った断面形状を有することを特徴とする。
〈構成６〉
構成１乃至５のいずれか１つの半導体装置において、前記凹部の上縁部は、円弧に沿った断面形状を有することを特徴とする。
本発明の半導体装置では、半導体素子の縁部に対向する基板の表面位置に基板の表面に対する凹み開始角度が鈍角に形成されている凹部を設けたことから、接着剤が粘性に依存することなく、凹部にその傾斜に沿って流れ込み、半導体素子を基板に空気溜りを発生させずに接着できると共に、製造後においては、半導体素子と基板との熱膨張係数差によって凹部の壁に加わる熱応力を分散させることができる。従って、空気溜りによる接着不良から生じる電気特性の劣化を防止し、かつ熱歪みによるクラックの発生を低減できる信頼性の高い半導体装置を提供することができる。
以下、本発明の一実施形態を図を用いて詳細に説明する。
図１は、本発明の一例として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導体装置の構造を示す断面図である。図１に示すように、本実施例の半導体装置は基板１を有しており、この基板１の表面には、所定の実装位置に半導体素子２を搭載するための金メッキ等が施された搭載部３および基板１の例えば、ハンダボールからなる外部端子４と導通している電極５が形成されている。
基板１上に形成されている搭載部３の接着面には、絶縁性、或いは導電性の接着剤６が塗布されており、この接着剤６を介して半導体素子２が搭載部３に固定されている。本実施例では、この半導体素子２は、図１に示すように、搭載部３よりもその縁部が突出するように形成されている。また、この半導体素子２はボンディングワイヤー７によって電極５と電気的に接続されている。さらに、半導体素子２およびボンディングワイヤー７は、例えば、エポキシ樹脂等の封止樹脂９にて封止されている。
また、半導体素子２の縁部に対向する基板１の表面位置には、半導体素子２と基板１との接着の際に余った接着剤６が流入されるための凹部８が設けられている。
この凹部８は、基板１の表面に対する凹み開始角度が鈍角α（＝少なくとも９０度）に形成されるように、その内壁をミーリングによる研削加工で形成されている。本実施例では、この凹部８は楕円の長軸の両端を結ぶ円弧に沿った断面形状に形成されている。尚、この凹部８の上縁部も円弧に沿った断面形状に形成することで、余った接着剤をより効果的に流入させることができる。特に、開始角度を９０度を超える角度とすればする程、この効果を向上させることができる。
ところで、従来の半導体装置では、上記した凹部８が段状に形成されていたことから、接着剤の粘性によっては、接着剤がその凹部の壁面に沿って流れ込まず、凹部の角部に隙間が生じ、空気溜り（ボイド）が発生していた。しかしながら、上記したように構成された本発明の半導体装置では、凹部８が傾斜面を含む形状を有している。従って、半導体素子２と基板１とを接着させる際、接着剤が緩やかな円弧状の凹部８の内壁傾斜に沿って、図２に示す点線位置まで徐々に流れ込み、従って、ボイドの発生を防止できる。
また、従来の半導体装置では、製造後において、基板１と半導体素子２との熱膨張係数差によって生じる熱応力が凹部の直交側壁に集中して加わることから、熱歪みによるクラックが発生する虞れがあった。しかしながら、上記したように構成された本発明の半導体装置では、半導体素子２と基板１との間で熱膨張差が生じても凹部８の緩やかな傾面に沿って熱応力が分散するので、熱歪みによるクラックの発生を低減できる。
さらに、半導体素子２の縁部に対向する位置に凹部８を設けたことから、凹部８を形成しない場合に比べて、半導体素子２の縁部下方と基板１との距離が長くなるので、半導体素子２の側面に接着剤６が付着するのをより効果的に防止できる。
〈実施例の効果〉
本実施例の半導体装置では、楕円の長軸の両端を結ぶ円弧に沿った断面形状の凹部８を半導体素子２の縁部に対向する基板１の表面位置に設けたことから、接着時、接着剤６が、円弧状の傾斜に沿って凹部８に流れ込むので、半導体素子２と基板１とを空気溜りなく接着できると共に、製造後においては、半導体素子２と基板１との間に熱膨張差によって凹部８に応力が生じてもこの応力を円弧状の斜面により分散させることができる。従って、空気溜りによる接着不良から生じる電気特性の劣化を防止し、かつ熱歪みによるクラックの発生を低減した、信頼性の高い半導体装置を提供することができる。
上記実施例では、基板１上に形成されている搭載部３の接着面に対して、絶縁性、或いは導電性の接着剤６が塗布されていたが、これに限られることはなく、半導体素子２に対して接着剤６を塗布する構成としてもよい。例えば、基板１上にて半導体素子２の配置領域近傍に形成された配線と半導体素子２とをより確実に電気的に絶縁させる場合には、絶縁性の接着剤６が用いられる。一方、半導体素子２の放熱性を高めたい場合には、導電性の接着剤６が用いられる。
本発明の実施例としてＢＧＡタイプの半導体装置を例に説明を行ったが、これに限られることはなく、基板１上に接着剤６を介して半導体素子２を設ける構成の半導体装置であれば、本発明を適用することができる。
上記実施例では、基板１上に半導体素子２を搭載するための搭載部３を設ける構成であったが、これに限られることはなく、搭載部３を設けず、基板１表面に接着剤６を介して半導体素子２を接着させる構成としてもよい。
上記実施例では、凹部８は、楕円の長軸の両端を結ぶ円弧に沿った断面形状に形成されていたが、これに限られることはなく、楕円の短軸の両端を結ぶ円弧に沿った断面形状、半円の円弧に沿った断面形状等のように底が円弧状に形成されるものであればどのようなものでもよい。
さらに、上記実施例の凹部８の上縁部を円弧に沿った断面形状に形成させることで、余った接着剤６をより効果的に流入されることができる。
本発明の半導体装置の構造を示す断面図 本発明の半導体装置の構造を示す部分断面図
符号の説明
１ 基板
２ 半導体素子
３ 搭載部
４ 外部端子
５ 電極
６ 接着剤
７ ボンディングワイヤー
８ 凹部
９ 封止樹脂

Claims (6)

  1. 基板の表面の搭載部に接着剤を介して半導体素子が接着される半導体装置において、
    前記半導体素子の縁部に対向する前記基板の表面位置に設けられた凹部であって、前記表面に対する前記凹部の凹み開始角度が鈍角に形成されることを特徴とする半導体装置。
  2. 前記半導体素子の縁部が前記搭載部よりも突出し、
    前記凹部は、円弧に沿った断面形状を有することを特徴とする請求項１記載の半導体装置。
  3. 前記凹部は、楕円の短軸の両端を結ぶ円弧に沿った断面形状を有することを特徴とする請求項２記載の半導体装置。
  4. 前記凹部は、楕円の長軸の両端を結ぶ円弧に沿った断面形状を有することを特徴とする請求項２記載の半導体装置。
  5. 前記凹部は、半円の円弧に沿った断面形状を有することを特徴とする請求項２記載の半導体装置。
  6. 前記凹部の上縁部は、円弧に沿った断面形状を有することを特徴とする請求項１乃至５のいずれか１つに記載の半導体装置。
JP2005267292A 2005-09-14 2005-09-14 半導体装置 Pending JP2007081148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005267292A JP2007081148A (ja) 2005-09-14 2005-09-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005267292A JP2007081148A (ja) 2005-09-14 2005-09-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2007081148A true JP2007081148A (ja) 2007-03-29

Family

ID=37941120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267292A Pending JP2007081148A (ja) 2005-09-14 2005-09-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2007081148A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241828A (ja) * 1988-03-23 1989-09-26 Mitsubishi Electric Corp 半導体パッケージ
JPH09205103A (ja) * 1996-01-24 1997-08-05 Toshiba Corp 半導体装置
JP2006173416A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01241828A (ja) * 1988-03-23 1989-09-26 Mitsubishi Electric Corp 半導体パッケージ
JPH09205103A (ja) * 1996-01-24 1997-08-05 Toshiba Corp 半導体装置
JP2006173416A (ja) * 2004-12-17 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP5098301B2 (ja) 電力用半導体装置
JPH09260550A (ja) 半導体装置
JP4523138B2 (ja) 半導体装置およびそれに用いるリードフレーム
JP6012533B2 (ja) 電力用半導体装置
JP2010186931A (ja) 電力用半導体装置
JP2012212713A (ja) 半導体装置の実装構造
JP4967701B2 (ja) 電力半導体装置
JP2008141140A (ja) 半導体装置
JP5101467B2 (ja) 電力用半導体モジュール
JP5306243B2 (ja) 半導体装置
KR101954393B1 (ko) 전자 장치
JP5273265B2 (ja) 電力用半導体装置
WO2018150556A1 (ja) 電子装置及び接続子
JP2007081148A (ja) 半導体装置
JP2008211168A (ja) 半導体装置および半導体モジュール
JP6346717B1 (ja) 電子装置及び接続体
JP5998033B2 (ja) 半導体装置及びその製造方法
JP5124329B2 (ja) 半導体装置
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2009158825A (ja) 半導体装置
JP2003234382A (ja) 半導体装置
JP2006344652A (ja) 半導体装置及び半導体素子の搭載方法
JP2011181787A (ja) パワー系半導体装置
JP3143175U (ja) 半導体装置
JP2006114716A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406