JP4523138B2 - 半導体装置およびそれに用いるリードフレーム - Google Patents

半導体装置およびそれに用いるリードフレーム Download PDF

Info

Publication number
JP4523138B2
JP4523138B2 JP2000307377A JP2000307377A JP4523138B2 JP 4523138 B2 JP4523138 B2 JP 4523138B2 JP 2000307377 A JP2000307377 A JP 2000307377A JP 2000307377 A JP2000307377 A JP 2000307377A JP 4523138 B2 JP4523138 B2 JP 4523138B2
Authority
JP
Japan
Prior art keywords
lead
lead terminal
semiconductor device
sealing resin
chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000307377A
Other languages
English (en)
Other versions
JP2002118221A (ja
Inventor
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000307377A priority Critical patent/JP4523138B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US09/970,056 priority patent/US6710431B2/en
Publication of JP2002118221A publication Critical patent/JP2002118221A/ja
Priority to US10/795,247 priority patent/US7705444B2/en
Priority to US12/659,733 priority patent/US8026591B2/en
Application granted granted Critical
Publication of JP4523138B2 publication Critical patent/JP4523138B2/ja
Priority to US13/223,364 priority patent/US8421209B2/en
Priority to US13/832,377 priority patent/US8637976B2/en
Priority to US14/132,019 priority patent/US9064855B2/en
Priority to US14/716,238 priority patent/US9472492B2/en
Priority to US15/272,557 priority patent/US9812382B2/en
Priority to US15/794,159 priority patent/US10388595B2/en
Priority to US16/519,591 priority patent/US10886204B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体素子を封止樹脂で封止した樹脂封止型半導体装置のうち、主としてリードフレームの半導体素子搭載面を樹脂で封止した片面封止タイプの樹脂封止型半導体装置およびこれに用いるリードフレームに関する。
【０００２】
【従来の技術】
半導体素子の電極を外部の配線等に電気的に接続するためにリードフレームを用いる樹脂封止型半導体装置が広く用いられている。このような半導体装置において、一般にリードフレームは、半導体素子を搭載するための支持部、支持部を支持する吊りリード部、および金属細線を接続するためのリード端子部を備えている。複数の半導体装置を一括で形成できるように、１枚のリードフレームには複数の半導体装置に対応する単位が含まれている。この半導体装置形成単位はほぼ矩形の形状を有し、吊りリード部はこの矩形の角部から内方にのび、リード端子部は辺部から内方にのびる形態を有することが多い。
【０００３】
図５は、このような従来のリードフレームの半導体装置形成単位の角部近傍を拡大して示す図解的な平面図である。
半導体装置形成単位の中央部（矢印Ｇの方向）には支持部５１が配置されており、支持部５１からは角部に向かって吊りリード部５２がのびている。半導体装置形成単位の辺部には、ほぼ長方形のリード端子部５３が配置されている。リード端子部５３の半導体装置形成単位の周縁部側は、枠部５０に接続されている。吊りリード部５２の長手方向とリード端子部５３の長手方向とはほぼ４５°の角度をなす。
【０００４】
１枚のリードフレームは、このような構造の半導体装置形成単位が、複数個配列されて枠部５０に結合された構造を有する。半導体装置の製造において、リードフレームはリード端子部５３の底面が露出するように封止樹脂で封止される。その後、リードフレームの１つの単位は、破線で示す切断線Ｍで切断され、その端面は封止樹脂の側面と実質的に同一面となる。
半導体装置の小型化のため、リード端子部５３の長さはなるべく短いことが好ましい。しかし、リード端子部５３は外部の配線基板との接続用リードの役割も果たすので、ある一定以上の長さ（面積）が必要である。これらの理由により、リード端子部５３は必要最小限の所定長さＬ１で形成される。
【０００５】
また、吊りリード部５２と吊りリード部５２に隣接したリード端子部５３Ａとの最近接部の間隔は、これらの間の絶縁信頼性確保のため広くとる必要があるが、半導体装置の小型化のためには狭いことが好ましい。これらの理由により、最近接部の間隔は必要最小限の所定距離Ｌ２に設計されている。
【０００６】
【発明が解決しようとする課題】
ところが、このような従来の構造のリードフレームにおいては、所定長さＬ１や所定距離Ｌ２を確保して半導体装置を形成すると、半導体装置の平面方向の大きさが大きくなってしまい、実装面積が大きくなってしまうという問題があった。
そこで、本発明の目的は、リード端子部が外部接続に必要な長さ（面積）を有し、かつ、吊りリード部とリード端子部との絶縁信頼性が確保された半導体装置およびそれに用いるリードフレームを提供することである。
【０００７】
本発明の他の目的は、平面方向の大きさが小さく実装面積の小さな半導体装置、およびそれに用いるリードフレームを提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１に記載の発明は、表面に電極を有する半導体素子と、電気接続のための複数のリード端子部と、上記リード端子部に対して斜行して延び、上記半導体素子が搭載される支持部を支持するための吊りリード部とを有するリードフレームと、上記リード端子部と上記半導体素子の電極とを接続する金属細線と、上記半導体素子、上記リードフレームおよび上記金属細線を、上記複数のリード端子部の各一部が露出するように封止する封止樹脂とを含み、上記複数のリード端子部は、上記吊りリード部との干渉を避けるように当該吊りリード部にほぼ沿って形成された面取部であって、曲線的な辺を有する面取部を先端に有する面取り形リード端子部を含み、上記複数のリード端子部は、上記封止樹脂からの露出部側に存在する幅狭部と、この幅狭部に比して幅が広くされ、この幅狭部より上記封止樹脂の内方側に存在する幅広部とを含む抜け止め部を有していることを特徴とする半導体装置である。
【０００９】
請求項１２に記載の発明は、電気接続のための複数のリード端子部と、上記リード端子部に対して斜行して延び、半導体素子が搭載される支持部を支持するための吊りリード部とを有し、上記複数のリード端子部は、上記吊りリード部との干渉を避けるように当該吊りリード部にほぼ沿って形成された面取部であって、曲線的な辺を有する面取部を先端に有する面取り形リード端子部を含み、上記複数のリード端子部は、上記複数のリード端子部の各一部が封止樹脂から露出するように、当該封止樹脂に封止された場合に、当該封止樹脂からの露出部側に存在するべき幅狭部と、この幅狭部に比して幅が広くされ、この幅狭部より当該封止樹脂の内方側に存在するべき幅広部とを含む抜け止め部を有していることを特徴とするリードフレームである。
これらの発明によれば、リード端子部は吊りリード部との干渉を避けるようにこの吊りリード部に沿って面取りされているので、その分リード端子部を吊りリード部側に詰めて配置しても、一定以上の間隔を確保することができる。すなわち、従来の構造のリードフレームにおいては、リード端子部は吊りリード部に向かって張り出した角部を有するので、この角部の先端と吊りリード部との干渉を避け、これらの間の距離を一定以上に確保するために、実質的にリード端子部を周縁部側に配置しなければならなかった。このため、半導体装置形成単位のリードフレームが大きくなり、これを用いた半導体装置の平面方向の大きさが大きくなっていた。
【００１０】
これに対して、この発明においては、リード端子部は先端に面取部を有し、この部分で吊りリード部に対向しているので、吊りリード部を実質的に内側に配置することができる。したがって、リードフレームの半導体装置形成単位の大きさを小さくすることができ、これを用いた半導体装置の平面方向の大きさを小さくし、実装面積を小さくすることができる。
面取部は、吊りリード部との干渉を避けるように面取りされているかぎり、同様の効果を奏する。面取部の曲線的な辺は、たとえばＲ面取りで構成されていてもよい。また、面取部はリード端子部の幅方向の一部にのみかかる斜辺であってもよく、請求項４に記載のように、全幅にかかる斜辺であってもよい。
【００１１】
請求項２記載のように、上記面取り形リード端子部が、上記吊りリード部に隣接して配置されていることが好ましい。
さらには、請求項３記載のように、吊りリード部に隣接したリード端子部のみが面取り形リード端子部であることが好ましい。この場合、面取部により極端に短くなるリード端子部は存在しない。このようなリードフレームを用いた半導体装置において、全てのリード端子部に対して、金属細線の接続および外部配線基板との接続を好適に行うことができる。
【００１２】
この場合、面取部がリード端子部の全幅にかかる斜辺であると、リードフレームの半導体装置形成単位の大きさを最も小さくすることができ、これを用いた半導体装置の平面方向の大きさを最も小さくすることができる。
請求項５に記載のように、上記支持部における上記半導体素子側の面の面積が、上記半導体素子における上記支持部側の面の面積より小さくされていてもよい。
請求項６に記載のように、上記支持部は、Ｘ字形の形状を有していてもよい。
請求項７に記載のように、上記複数のリード端子部が、辺を有する枠部を備えたリードフレームを用いて形成されたものであってもよく、この場合、上記リードフレームにおいて、上記複数のリード端子部に対応する部分は、上記枠部の上記辺に垂直にのびていてもよい。
請求項８に記載のように、平面視において、上記リード端子部は、長手形状を有するとともに、上記吊りリード部は、上記リード端子部の長手方向に対して、４５°の角度をなして斜交していてもよい。
請求項９に記載のように、上記吊りリード部の途中に、段差部が形成されていてもよい。
請求項１０に記載のように、平面視において、上記リード端子部は、長手形状を有するとともに、上記リード端子部の上記抜け止め部は、上記リード端子部の長手方向に沿って、２個の上記幅広部を有していてもよい。
請求項１１に記載のように、当該半導体装置の底面において、上記リード端子部は、上記封止樹脂から露出しているとともに、上記リード端子部の上記封止樹脂からの露出部の幅は、一定であってもよく、この場合、上記リード端子部において、上記封止樹脂内部の部分の幅は、上記封止樹脂からの上記露出部の幅に比して広く、上記リード端子部は、上記底面側に対向するテーパー面を有していてもよい。
【００１３】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、リードフレーム１の半導体装置形成単位を示す図解的な平面図である。１つの半導体装置形成単位は正方形の形状を有し、上下および左右に対称である。このため、左上の４分の１の部分にのみ参照番号を付しているが、他の部分も同様である。半導体装置形成単位は、周縁部に配された枠部２、中央部に配された支持部４，支持部４と枠部２の角部とを接続する吊りリード部３，および枠部２の辺部に配されたリード端子部５を備えている。枠部２には、通常、半導体装置製造工程においてリードフレーム１を位置合わせして固定するためなどに用いる穴（図示しない）が設けられている。
【００１４】
支持部４は、枠部２の角部から吊りリード部３を介して対角線状にのびている。すなわち、支持部４はＸ字形の形状を有している。支持部４は吊りリード部３に比して幅が広くなっている。吊りリード部３の途中には段差部３ａが形成されており、支持部４は、枠部２と比べて高い位置にアップセットされて配置されている。
リード端子部５は、枠部２の辺部から中心に向かって、辺に垂直にのびている。吊りリード部３は、リード端子部５の長手方向に対し、平面視において約４５°の角度をなして斜行している。リード端子部５の長さはいずれも同じである。
【００１５】
このような構造を有する半導体装置形成単位が複数密に配されて１枚のリードフレームを構成する。
半導体装置の製造時、支持部４の上に半導体素子がダイボンディングされ、半導体素子の電極とリード端子部５とが金属細線により接続される。その後、半導体素子、支持部４、吊りリード部３の一部、およびリード端子部５の一部が封止樹脂により覆われ、破線で示す切断線Ｅの位置でリード端子部５および吊りリード部３が切断される。封止樹脂により覆われる領域は、切断線Ｅで囲まれた領域である。
【００１６】
図２は、図１のリードフレームの半導体装置形成単位の角部近傍を拡大して示す図解的な平面図である。
リード端子部５のリードフレーム中央部側の先端部の形状は、吊りリード部３に隣接していないリード端子部５Ｂでは直角の角を有している。一方、吊りリード部３に隣接しているリード端子部５Ａでは、吊りリード部３の側辺にほぼ平行な直線状の辺で対向しており、この辺はほぼリード端子部５Ａの全幅に渡って形成されている。すなわち、リード端子部５Ａは、吊りリード部３との干渉を避けるように吊りリード部３にほぼ沿って形成された面取部を先端に有する面取り形リード端子部となっている。
本願発明の一実施形態に係るリードフレームでは、図１および図２に示すリードフレームにおいて、吊りリード部３に隣接しているリード端子部５Ａは、吊りリード部３の側辺に曲線状の辺で対向しているものとすることができる。
【００１７】
リード端子部５の側辺には段差が設けられており、リード端子部５の幅はわずかに広い部分とわずかに狭い部分とが存在する。このような形状により、リード端子部５は周縁部側に抜けにくくなっている。
図３は、図２のＣ−Ｃ切断線断面図、およびＤ−Ｄ切断線断面図である。
リード端子部５の幅の広い部分の断面であるＣ−Ｃ切断線断面は、上底の長さがｔ１、下底の長さがｔ２（ｔ１＞ｔ２）である逆台形の形状を示す（図３（ａ））。リード端子部５の幅の狭い部分の断面であるＤ−Ｄ切断線断面は、幅がｔ２である長方形の形状を示す（図３（ｂ））。すなわち、リード端子部５は、上面では幅がｔ１の部分とｔ２の部分が存在するが、底面では幅はｔ２で一定している。
【００１８】
封止樹脂で覆った後には、封止樹脂はリード端子部５の底面と面一の位置Ｆまで満たされ、リード端子部５の底面は露出して外部接続端子部（アウターリード部）をなす。Ｃ−Ｃ切断線断面（図３（ａ））の形状を有する部分では、リード端子部５は、封止樹脂内部の方が幅が広く、封止樹脂の底面側に対向するテーパー面を有しているので、リード端子部５は封止樹脂から下方へ抜けにくくなっている。
【００１９】
再び図２を参照して説明する。
リード端子部５は外部の配線基板等との接続用リードの役割も果たすので、リード端子部５の封止樹脂からの露出面積は一定以上の大きさが必要である。このため、切断後のリード端子部５は、ある一定の長さ以上を確保する必要がある。一方、半導体装置の小型化のため、リード端子部５の長さはなるべく短いことが好ましい。これらの理由により、リード端子部５は必要最小限の所定長さＬ１で形成される。
【００２０】
吊りリード部３と吊りリード部３に隣接したリード端子部５Ａとの最近接部の間隔は、これらの絶縁信頼性確保のため広くとる必要があるが、半導体装置の小型化のためには狭いことが好ましい。これらの理由により、最近接部の間隔は必要最小限の所定距離Ｌ２に設計されている。
従来の形状のリード端子部５３を用いて、リード端子部５３を所定長さＬ１とし、最近接部の間隔を所定距離Ｌ２とした場合、本実施形態の場合と比べて、リード端子部５３はより周縁部側に配置しなければならない。なぜなら、従来の形状のリード端子部５３は、最近接部において角部５４が吊りリード部５２側へ張り出しているため、前端Ａ１を本実施形態における前端Ｂ１と同じ位置にすると、最近接部の間隔が所定の間隔Ｌ２より短くなってしまうからである。したがって、本実施形態における前端Ｂ１は、従来の技術における前端Ａ１と比べて、距離Ｌ３だけ内部側に配置させることができる。リード端子部５，５３の長さは、いずれも所定長さＬ１であるので、本実施形態における後端Ｂ２は、従来の技術における後端Ａ２より内側になる。すなわち、このようなリードフレーム１は、半導体装置形成単位を小さくすることができる。
【００２１】
また、封止樹脂は後端Ａ２，Ｂ２と実質的に同一面に形成されるので、本実施形態のリードフレームを用いた半導体装置は、大きさを一辺の片側で距離Ｌ３だけ小さくすることができ、一辺あたり、距離２×Ｌ３だけ小さくすることができる。したがって、このような半導体装置は実装面積を小さくすることができる。
図４は、このようなリードフレーム１を用いて形成した半導体装置の図解的な断面図である。リードフレーム１の各部については図１と同じ参照番号を付し説明を省略する。
【００２２】
支持部４の上には直方体状の半導体素子６がダイボンディングされている。支持部４はＸ字の形状を有しており（図１参照）、支持部４の上面の面積は、半導体素子６の底面積より小さくなっている。半導体素子６の上面に形成された電極とリード端子部５とは、金属細線７で電気的に接続されている。半導体素子６、金属細線７、およびリードフレーム１の一部は封止樹脂８により覆われている。半導体装置の底面において、リード端子部５と封止樹脂８とは面一に形成されており、リード端子部５の底面は露出している。封止樹脂８は、支持部４の下方にアップセット分の厚みで存在する。また、リード端子部５の外側の端面は封止樹脂８の側面と実質同一面になっている。
【００２３】
このような構造の半導体装置は、底面に露出したリード端子部５を外部端子として、配線基板などに表面実装することができる。また、リード端子部５の片面側のみ封止樹脂８により封止されているので、半導体装置の厚みを薄くすることができ、各種薄型機器に好適に搭載することができる。
支持部４の下にも封止樹脂８が存在するので、支持部４および吊りリード部３と封止樹脂８との結合は強固である。支持部４の面積が半導体素子６の底面積より小さいことから、半導体素子６は底面において封止樹脂８と直接接している部分が存在する。これにより、支持部４と半導体素子６との間の界面で生ずる剥離現象を低減することができる。
【００２４】
以上は本発明の実施形態の例であり、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】 リードフレームの半導体装置形成単位を示す図解的な平面図である。
【図２】 図１のリードフレームの半導体装置形成単位の角部近傍を拡大して示す図解的な平面図である。
【図３】 図２のＣ−Ｃ切断線断面図、およびＤ−Ｄ切断線断面図である。
【図４】 図１のリードフレームを用いて形成した樹脂封止型半導体装置の図解的な断面図である。
【図５】 従来のリードフレームの角部近傍を拡大して示す図解的な平面図である。
【符号の説明】
１ リードフレーム
３ 吊りリード部
４ 支持部
５ リード端子部
６ 半導体素子
７ 金属細線
８ 封止樹脂

Claims (12)

  1. 表面に電極を有する半導体素子と、
    電気接続のための複数のリード端子部と、上記リード端子部に対して斜行して延び、上記半導体素子が搭載される支持部を支持するための吊りリード部とを有するリードフレームと、
    上記リード端子部と上記半導体素子の電極とを接続する金属細線と、
    上記半導体素子、上記リードフレームおよび上記金属細線を、上記複数のリード端子部の各一部が露出するように封止する封止樹脂とを含み、
    上記複数のリード端子部は、上記吊りリード部との干渉を避けるように当該吊りリード部にほぼ沿って形成された面取部であって、曲線的な辺を有する面取部を先端に有する面取り形リード端子部を含み、
    上記複数のリード端子部は、上記封止樹脂からの露出部側に存在する幅狭部と、この幅狭部に比して幅が広くされ、この幅狭部より上記封止樹脂の内方側に存在する幅広部とを含む抜け止め部を有していることを特徴とする半導体装置。
  2. 上記面取り形リード端子部が、上記吊りリード部に隣接して配置されていることを特徴とする請求項１記載の半導体装置。
  3. 上記複数のリード端子部のうち、上記吊りリード部に隣接した上記リード端子部のみが、上記面取り形リード端子部であることを特徴とする請求項２記載の半導体装置。
  4. 上記面取部が、当該面取部が形成された面取り形リード端子部の幅方向の全幅にかかる斜辺であることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  5. 上記支持部における上記半導体素子側の面の面積が、上記半導体素子における上記支持部側の面の面積より小さいことを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
  6. 上記支持部は、Ｘ字形の形状を有していることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。
  7. 上記複数のリード端子部が、辺を有する枠部を備えたリードフレームを用いて形成されたものであり、上記リードフレームにおいて、上記複数のリード端子部に対応する部分は、上記枠部の上記辺に垂直にのびていることを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
  8. 平面視において、上記リード端子部は、長手形状を有するとともに、上記吊りリード部は、上記リード端子部の長手方向に対して、４５°の角度をなして斜交していることを特徴とする請求項１ないし７のいずれかに記載の半導体装置。
  9. 上記吊りリード部の途中に、段差部が形成されていることを特徴とする請求項１ないし８のいずれかに記載の半導体装置。
  10. 平面視において、上記リード端子部は、長手形状を有するとともに、上記リード端子部の上記抜け止め部は、上記リード端子部の長手方向に沿って、２個の上記幅広部を有することを特徴とする請求項１ないし９のいずれかに記載の半導体装置。
  11. 当該半導体装置の底面において、上記リード端子部は、上記封止樹脂から露出しているとともに、上記リード端子部の上記封止樹脂からの露出部の幅は、一定であり、
    上記リード端子部において、上記封止樹脂内部の部分の幅は、上記封止樹脂からの上記露出部の幅に比して広く、上記リード端子部は、上記底面側に対向するテーパー面を有していることを特徴とする請求項１ないし１０のいずれかに記載の半導体装置。
  12. 電気接続のための複数のリード端子部と、
    上記リード端子部に対して斜行して延び、半導体素子が搭載される支持部を支持するための吊りリード部とを有し、
    上記複数のリード端子部は、上記吊りリード部との干渉を避けるように当該吊りリード部にほぼ沿って形成された面取部であって、曲線的な辺を有する面取部を先端に有する面取り形リード端子部を含み、
    上記複数のリード端子部は、上記複数のリード端子部の各一部が封止樹脂から露出するように、当該封止樹脂に封止された場合に、当該封止樹脂からの露出部側に存在するべき幅狭部と、この幅狭部に比して幅が広くされ、この幅狭部より当該封止樹脂の内方側に存在するべき幅広部とを含む抜け止め部を有していることを特徴とするリードフレーム。
JP2000307377A 2000-10-06 2000-10-06 半導体装置およびそれに用いるリードフレーム Expired - Lifetime JP4523138B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2000307377A JP4523138B2 (ja) 2000-10-06 2000-10-06 半導体装置およびそれに用いるリードフレーム
US09/970,056 US6710431B2 (en) 2000-10-06 2001-10-04 Semiconductor device and lead frame used therefor
US10/795,247 US7705444B2 (en) 2000-10-06 2004-03-09 Semiconductor device with lead frame having lead terminals with wide portions of trapezoidal cross section
US12/659,733 US8026591B2 (en) 2000-10-06 2010-03-19 Semiconductor device with lead terminals having portions thereof extending obliquely
US13/223,364 US8421209B2 (en) 2000-10-06 2011-09-01 Semiconductor device with lead terminals having portions thereof extending obliquely
US13/832,377 US8637976B2 (en) 2000-10-06 2013-03-15 Semiconductor device with lead terminals having portions thereof extending obliquely
US14/132,019 US9064855B2 (en) 2000-10-06 2013-12-18 Semiconductor device with lead terminals having portions thereof extending obliquely
US14/716,238 US9472492B2 (en) 2000-10-06 2015-05-19 Semiconductor device with lead terminals having portions thereof extending obliquely
US15/272,557 US9812382B2 (en) 2000-10-06 2016-09-22 Semiconductor device with lead terminals having portions thereof extending obliquely
US15/794,159 US10388595B2 (en) 2000-10-06 2017-10-26 Semiconductor device with lead terminals having portions thereof extending obliquely
US16/519,591 US10886204B2 (en) 2000-10-06 2019-07-23 Semiconductor device with lead terminals having portions thereof extending obliquely

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000307377A JP4523138B2 (ja) 2000-10-06 2000-10-06 半導体装置およびそれに用いるリードフレーム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010101205A Division JP5511487B2 (ja) 2010-04-26 2010-04-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2002118221A JP2002118221A (ja) 2002-04-19
JP4523138B2 true JP4523138B2 (ja) 2010-08-11

Family

ID=18787903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000307377A Expired - Lifetime JP4523138B2 (ja) 2000-10-06 2000-10-06 半導体装置およびそれに用いるリードフレーム

Country Status (2)

Country Link
US (10) US6710431B2 (ja)
JP (1) JP4523138B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP4523138B2 (ja) 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2005159103A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
US7060536B2 (en) * 2004-05-13 2006-06-13 St Assembly Test Services Ltd. Dual row leadframe and fabrication method
JP4525277B2 (ja) * 2004-09-30 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
US8039947B2 (en) * 2006-05-17 2011-10-18 Stats Chippac Ltd. Integrated circuit package system with different mold locking features
US8207597B2 (en) * 2006-07-14 2012-06-26 Stats Chippac Ltd. Integrated circuit package system with flashless leads
US7928540B2 (en) * 2006-11-10 2011-04-19 Stats Chippac Ltd. Integrated circuit package system
TWI325622B (en) * 2007-02-06 2010-06-01 Siliconware Precision Industries Co Ltd Semiconductor package substrate
US8207600B2 (en) * 2007-03-30 2012-06-26 Stats Chippac Ltd. Integrated circuit package system with encapsulating features
JP5217800B2 (ja) * 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
US8334467B2 (en) 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
JP2010050491A (ja) * 2009-12-02 2010-03-04 Renesas Technology Corp 半導体装置の製造方法
JP5184558B2 (ja) * 2010-01-18 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
TWI761052B (zh) * 2021-01-28 2022-04-11 瑞昱半導體股份有限公司 積體電路導線架及其半導體裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369248U (ja) * 1989-11-10 1991-07-09
JPH0730036A (ja) * 1993-07-13 1995-01-31 Seiko Epson Corp 半導体装置用リードフレームおよび、それを用いた半導体装置
JPH07235630A (ja) * 1994-02-25 1995-09-05 Matsushita Electron Corp リードフレーム
JPH11260983A (ja) * 1998-03-13 1999-09-24 Matsushita Electron Corp リードフレームの製造方法
JP2002110879A (ja) * 2000-09-26 2002-04-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
US4477827A (en) * 1981-02-02 1984-10-16 Northern Telecom Limited Lead frame for leaded semiconductor chip carriers
JPS59100558A (ja) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPS60121747A (ja) * 1984-07-25 1985-06-29 Hitachi Ltd 半導体装置
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPS6381966A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 電子装置
JPH02112267A (ja) * 1988-10-21 1990-04-24 Hitachi Ltd 半導体装置
JPH0369248A (ja) * 1989-08-08 1991-03-25 Nec Off Syst Ltd 電話機
DE69128464T2 (de) * 1990-09-10 1998-04-16 Fujitsu Ltd Halbleiteranordnung und ihr herstellungsverfahren
JPH0685341B2 (ja) * 1991-09-27 1994-10-26 帝国通信工業株式会社 フレキシブル基板の端子構造
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH0758267A (ja) * 1993-08-18 1995-03-03 Toppan Printing Co Ltd リードフレーム
JPH08102517A (ja) * 1994-09-30 1996-04-16 Nec Corp 半導体装置及びリードフレーム
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
FR2764115B1 (fr) * 1997-06-02 2001-06-08 Sgs Thomson Microelectronics Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6008528A (en) * 1997-11-13 1999-12-28 Texas Instruments Incorporated Semiconductor lead frame with channel beam tie bar
US6376901B1 (en) * 1999-06-08 2002-04-23 Texas Instruments Incorporated Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
US6476478B1 (en) * 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
US6465274B2 (en) * 2000-08-22 2002-10-15 Texas Instruments Incorporated Lead frame tooling design for bleed barrier groove
US6696749B1 (en) * 2000-09-25 2004-02-24 Siliconware Precision Industries Co., Ltd. Package structure having tapering support bars and leads
JP4523138B2 (ja) * 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
US6720207B2 (en) * 2001-02-14 2004-04-13 Matsushita Electric Industrial Co., Ltd. Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US6614102B1 (en) * 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
FR2825515B1 (fr) * 2001-05-31 2003-12-12 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
KR100993579B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
WO2004004005A1 (ja) * 2002-07-01 2004-01-08 Renesas Technology Corp. 半導体装置およびその製造方法
US7211879B1 (en) * 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7989933B1 (en) * 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
JP5952074B2 (ja) * 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP5740372B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 半導体メモリカード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369248U (ja) * 1989-11-10 1991-07-09
JPH0730036A (ja) * 1993-07-13 1995-01-31 Seiko Epson Corp 半導体装置用リードフレームおよび、それを用いた半導体装置
JPH07235630A (ja) * 1994-02-25 1995-09-05 Matsushita Electron Corp リードフレーム
JPH11260983A (ja) * 1998-03-13 1999-09-24 Matsushita Electron Corp リードフレームの製造方法
JP2002110879A (ja) * 2000-09-26 2002-04-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
US9812382B2 (en) 2017-11-07
US20180047658A1 (en) 2018-02-15
US20020041010A1 (en) 2002-04-11
US9472492B2 (en) 2016-10-18
US20190348348A1 (en) 2019-11-14
US20140103513A1 (en) 2014-04-17
US10886204B2 (en) 2021-01-05
US20040169270A1 (en) 2004-09-02
US9064855B2 (en) 2015-06-23
US20110316136A1 (en) 2011-12-29
US20100176499A1 (en) 2010-07-15
US20170011990A1 (en) 2017-01-12
US8637976B2 (en) 2014-01-28
US7705444B2 (en) 2010-04-27
US20130207251A1 (en) 2013-08-15
US8421209B2 (en) 2013-04-16
US10388595B2 (en) 2019-08-20
US20150255379A1 (en) 2015-09-10
JP2002118221A (ja) 2002-04-19
US8026591B2 (en) 2011-09-27
US6710431B2 (en) 2004-03-23

Similar Documents

Publication Publication Date Title
JP4523138B2 (ja) 半導体装置およびそれに用いるリードフレーム
JP2002118222A (ja) 半導体装置
US6650020B2 (en) Resin-sealed semiconductor device
JP3154579B2 (ja) 半導体素子搭載用のリードフレーム
JP4002476B2 (ja) 半導体装置
JP5098301B2 (ja) 電力用半導体装置
JP3173006U (ja) センサ素子
US20080308927A1 (en) Semiconductor device with heat sink plate
JP2002064224A (ja) 発光ダイオード及びその製造方法
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JPS622628A (ja) 半導体装置
US7521778B2 (en) Semiconductor device and method of manufacturing the same
JP5511487B2 (ja) 半導体装置
JPH1187558A (ja) 外部接続端子付半導体素子
JPH08264596A (ja) 半導体装置
JPH0719872B2 (ja) 半導体装置
JP2006186053A (ja) 積層型半導体装置
JP2924858B2 (ja) リードフレームとその製造方法
KR100723174B1 (ko) 반도체 칩의 패키징 구조
JP3164084B2 (ja) 半導体装置のフレーム
JPH02134854A (ja) 樹脂封止型半導体装置
JPH08241949A (ja) 半導体装置
JP2004228167A (ja) リードフレーム及びそれを用いた半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JPH06326235A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100527

R150 Certificate of patent or registration of utility model

Ref document number: 4523138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250