JPH0719872B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0719872B2
JPH0719872B2 JP62077136A JP7713687A JPH0719872B2 JP H0719872 B2 JPH0719872 B2 JP H0719872B2 JP 62077136 A JP62077136 A JP 62077136A JP 7713687 A JP7713687 A JP 7713687A JP H0719872 B2 JPH0719872 B2 JP H0719872B2
Authority
JP
Japan
Prior art keywords
leads
package
lead
resin package
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62077136A
Other languages
English (en)
Other versions
JPS63244658A (ja
Inventor
俊一 上村
敏信 番條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13625385&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0719872(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62077136A priority Critical patent/JPH0719872B2/ja
Publication of JPS63244658A publication Critical patent/JPS63244658A/ja
Priority to US07/346,390 priority patent/US4984062A/en
Publication of JPH0719872B2 publication Critical patent/JPH0719872B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子を樹脂封止によりパッケージング
してなる半導体装置に関するものである。
〔従来の技術〕
従来、この種の半導体装置は第３図に示すように構成さ
れており、同図において、１は半導体素子２が搭載され
た短冊状のパッド（以下タブともいう）で、該半導体素
子２の電極３は該タブ１の短辺側に位置している。４は
内部リード4aおよび外部リード4bからなるリードでこの
タブ１上の半導体素子２の電極３にワイヤ５によって接
続されている。また、６は組立終了まで前記タブ１をリ
ードフレームの外枠（図示せず）に保持するパッドリー
ド（タブリードともいう）、Ａは前記半導体素子２およ
び前記内部リード4aを封止する樹脂パッケージである。
また第４図（ａ），（ｂ）は上記半導体装置の平面図及
び側面図である。
このように構成された半導体装置の組み立ては、タブ１
上に半導体素子２を接合し、次いでこの半導体素子２の
電極３と内部リード4aとをワイヤ５によって接続し、し
かる後半導体装置２および内部リード4aを封止樹脂によ
りパッケージングすることにより行なう。
〔発明が解決しようとする問題点〕
しかしながら、従来の半導体装置では、外部リード4bが
パッケージＡの長辺側に位置しているためこのままでは
パッケージＡの外形を小型化することができず、プリン
ト基板（図示せず）等に対する近年の高密度実装化に応
じることができないという問題があった。すなわち、こ
の種の半導体装置においては、全ての内部リード4aを半
導体素子２の電極３の近傍に位置付けなければならず、
このため一部のリード４をパッケージＡの短辺側に引き
まわして長辺側に突出させる必要があるため、高密度実
装化に応ずることができなかった。
本発明はこのような問題点に鑑みてなされたもので、パ
ッケージの外形を小型化することができ、これによりプ
リント基板等に対する高密度実装化を図ることができる
半導体装置を提供することを目的とする。
〔問題点を解決するための手段〕
本発明に係る半導体装置は、すべてのリードを樹脂パッ
ケージの内外にわたって該樹脂パッケージの長辺に平行
にかつ短辺側から露出するよう設け、さらに上記リード
のうち両サイドの内部リードのみをパッケージ長辺側側
面に沿って延長するとともに、該両サイドの内部リード
の先端部を、該先端部の先端部位だけを幅広なものとし
たものである。
〔作用〕
本発明においては、すべてのリードを樹脂パッケージの
内外にわたって該樹脂パッケージの長辺に平行にかつ短
辺側から露出するよう設けたから、リードを引きまわす
必要がなく、パッケージの外形を小型化することがで
き、これにより高密度実装化を図ることができる。
また上記リードのうち両サイドの内部リードのみをパッ
ケージ長辺側側面に沿って延長したので、樹脂パッケー
ジ長辺側に配置された一部の電極と内部リードとのボン
ディング接続におけるワイヤの垂れ下がりを防止でき、
しかもこの際パッケージの小型化を阻害するといったこ
ともない。さらに両サイドの内部リードの先端部を、該
先端部の先端部位だけを幅広なものとしたので、樹脂パ
ッケージ長辺側に配置された一部の電極と内部リードと
のボンディング接続を信頼性を損なうことなく良好に行
なうことができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による半導体装置の構成を、
第２図（ａ），（ｂ）はその外観を示し、図において、
Ａは対向する一対の長辺側側面及び短辺側側面を有する
平面長方形形状の樹脂パッケージで、その内部には、上
記短辺側に局在するよう該側面に沿って配列された複数
の電極３を有する半導体素子２が内蔵されている。１は
該樹脂パッケージＡ内に設けられ、上記半導体素子２が
ボンディングされたパッド（タブとも言う）、11は樹脂
パッケージＡ内，外の内部リード11aおよび外部リード1
1bからなり、全体が略Ｉ字状に形成された複数のリード
で、該内部リード11aの一部が上記電極３に近接しかつ
全体が上記長辺側側面と平行となるよう配設され、その
外部リード11bは上記短辺側側面から外方に向かって延
びている。
５は上記樹脂パッケージＡ内にて上記各電極３をそれぞ
れ上記複数のリード５の１つと接続する複数のリードワ
イヤ（ワイヤとも言う）、12は本装置の組立時、特に半
導体素子が上記パッドにボンディングされる間、上記パ
ッド１をリードフレームの外枠（図示せず）に弾性保持
するパッドリード（タブリードとも言う）で、該パッド
１から上記長辺側側面まで延在するよう上記パッケージ
短辺側側面と平行に配置されている。
以下上記複数のリード11のうち両サイドのもの，つまり
樹脂パッケージＡの左右両端に位置するものの構造につ
いて詳述する。
この両サイドのリードでは、内部リード11aを上記パッ
ケージ長辺側側面と平行に他のリードの内部リードより
長く延長し、しかもこの内部リード11aの先端部11cを、
上記樹脂パッケージ長辺側側面に対向する上記半導体素
子側縁部に位置する電極３に近接して配設している。ま
たこの先端部11cはその上記パッケージ長辺側側面と垂
直方向の幅がその根元側より先端側で幅広くなってお
り、この幅広の先端部位にてリードワイヤーによって上
記電極３に接続している。
なお、本実施例の半導体装置の組み立て方法は従来と同
様であるためその説明は省略する。
次に作用効果について説明する。
このように構成された半導体装置においては、すべての
内部リード11を樹脂パッケージＡの内外にわたって該樹
脂パッケージＡの長辺に平行にかつ短辺側から露出する
よう設けたので、内部リード11aをパッケージＡの短辺
側に引きまわす必要がなく、内部リード11aおよび半導
体素子２を封止する樹脂パッケージＡを小型化すること
ができ、プリント基板等に対する高密度実装化を図るこ
とができる。
また上記両サイドのリードを上述の構造としたことによ
り以下のような効果もある。
すなわち半導体素子２の電極３を上記パッケージ短辺側
に局在化するにしても、いくつかの電極は長辺側にも設
けざるを得ず、また電極３と内部リード11aをワイヤ５
で接続する場合、ワイヤ５が垂れ下がらないようにする
ため両者をできるだけ接近配置する必要がある。そこで
上記構造では樹脂パッケージＡ内に両サイドのリードを
パッド１に沿って延長できる余地があることに着目し、
該リードのみをパッケージ長辺側側面に沿って延長した
ので、パッケージ外形の小型化を阻害することなくワイ
ヤの垂れ下がりを防止できる。
ところが、このように両サイドのリード11の内部リード
11aを長辺側側面に沿って延ばした場合、樹脂パッケー
ジＡ内にとれる余裕はあるといっても当然限られるもの
であるからリードの幅はパッドと接しないように小さく
しなければならず、このままではワイヤ５を接続する
際、幅が狭ま過ぎるので、確実なボンディングをするこ
とができない。
そこで本実施例ではさらに上記両サイドのリード11の先
端部11cを、その先端部位だけを幅広にしており、これ
によりパッド１と接する恐れのあるせまい間隙部分をで
きるだけ少なくして信頼性を確保できるとともに、ボン
ディングを良好に行なうことができる。
〔発明の効果〕
以上のように本発明にかかる半導体装置によれば、すべ
てのリードを樹脂パッケージの内外にわたって該樹脂パ
ッケージの長辺に平行にかつ短辺側から露出するよう設
けたので、リードを樹脂パッケージの短辺側に引きまわ
す必要がなく、このためパッケージの外形を小型化する
ことができ、高密度実装化を図ることができる効果があ
る。
また上記リードのうち両サイドの内部リードのみをパッ
ケージ長辺側側面に沿って延長したので、樹脂パッケー
ジ長辺側に配置された一部の電極と内部リードとのボン
ディング接続におけるワイヤの垂れ下がりを防止でき、
しかも内部リードの延長がパッケージ小型化の障害とな
ることもないという効果がある。さらに両サイドの内部
リードの先端部を、該先端部の先端部位だけを幅広なも
のとしたので、樹脂パッケージ長辺側に配置された一部
の電極と内部リードとのボンディング接続を信頼性を損
なうことなく良好に行なうことができる効果もある。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置の構成を示
す平面図、第２図はこの半導体装置の外観図、第３図は
従来の半導体装置の構成を示す平面図、第４図は該半導
体装置の外観図である。 １……タブ、２……半導体素子、３……電極、５……ワ
イヤ、11……リード、11a……内部リード、11b……外部
リード、11c……先端部、12……タブリード、Ａ……パ
ッケージ。 なお図中同一符号は同一又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】対向する一対の長辺側側面及び短辺側側面
    を有する平面長方形形状の樹脂パッケージと、 該樹脂パッケージに内蔵され、上記短辺側に局在して配
    列された複数の電極を有する半導体素子と、 上記樹脂パッケージ内に設けられ、上記半導体素子がボ
    ンディングされたパッドと、 上記樹脂パッケージ内において上記電極に近接するよう
    に配設された複数の内部リード部と、上記長辺側側面と
    ほぼ平行にかつ上記短辺側側面から外方に向かって延び
    る複数の外部リード部とからなる複数のリードと、 上記樹脂パッケージ内にて上記各電極をそれぞれ上記複
    数のリードの１つと接続する複数のリードワイヤと、 上記パッドから上記長辺側側面まで延在するよう上記短
    辺側側面と平行に配置され、本装置の組立時、上記パッ
    ドをフレームに保持するパッドリードとを備えたことを
    特徴とする半導体装置。
  2. 【請求項２】上記複数のリードのうち両サイドに位置す
    るものは、 その樹脂パッケージ内部側の内部リード部を上記パッケ
    ージ長辺側側面と平行にかつ他のリードの内部リード部
    より長く延長し、 該内部リード部の先端部を上記樹脂パッケージ長辺側側
    面に対向する上記半導体素子側縁部に位置する電極に近
    接して配設するとともに、該内部リード先端部をリード
    ワイヤーによって該電極と接続したものであることを特
    徴とする特許請求の範囲第１項記載の半導体装置。
  3. 【請求項３】対向する一対の長辺画側面及び短辺側側面
    を有する平面長方形形状の樹脂パッケージと、 該樹脂パッケージに内蔵され、上記パッケージ短辺側に
    局在する多数の電極を有する半導体素子と、 上記樹脂パッケージ内に設けられ、上記半導体素子がボ
    ンディングされたパッドと、 その一部が上記電極に近接するよう配置され、樹脂パッ
    ケージから外方に向かって延びる複数のリードと、 上記樹脂パッケージ内にて上記各電極をそれぞれ上記複
    数のリードの１つと接続する複数のリードワイヤと、 上記パッドから延びるよう形成され、本装置の組立時、
    上記パッドをフレームに保持するパッドリードとを備
    え、 上記複数のリードのうち両サイドに位置するものは、 その樹脂パッケージ内部側の内部リード部を上記パッケ
    ージ長辺側側面と対向する半導体素子側縁部と平行に延
    ばし、 該内部リード部の先端部を上記半導体素子側縁部に位置
    する電極に近接して配設し、 上記複数の内部リードのうち両サイドに位置する内部リ
    ード部先端部の、上記パッケージ長辺側側面と垂直方向
    の幅をその根元側より先端側で幅広くし、この幅広の先
    端部位にてリードワイヤーによって上記電極との接続を
    したものとしていることを特徴とする半導体装置。
JP62077136A 1987-03-30 1987-03-30 半導体装置 Expired - Lifetime JPH0719872B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62077136A JPH0719872B2 (ja) 1987-03-30 1987-03-30 半導体装置
US07/346,390 US4984062A (en) 1987-03-30 1989-05-03 Packaged semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62077136A JPH0719872B2 (ja) 1987-03-30 1987-03-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8053341A Division JP2885167B2 (ja) 1996-03-11 1996-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JPS63244658A JPS63244658A (ja) 1988-10-12
JPH0719872B2 true JPH0719872B2 (ja) 1995-03-06

Family

ID=13625385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62077136A Expired - Lifetime JPH0719872B2 (ja) 1987-03-30 1987-03-30 半導体装置

Country Status (2)

Country Link
US (1) US4984062A (ja)
JP (1) JPH0719872B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
US5150194A (en) * 1991-04-24 1992-09-22 Micron Technology, Inc. Anti-bow zip lead frame design
US5781682A (en) * 1996-02-01 1998-07-14 International Business Machines Corporation Low-cost packaging for parallel optical computer link
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53163061U (ja) * 1977-05-27 1978-12-20
JPS54144872A (en) * 1978-05-04 1979-11-12 Omron Tateisi Electronics Co Electronic circuit device
JPS5548954A (en) * 1978-10-03 1980-04-08 Toshiba Corp Manufacturing of film carrier
US4514750A (en) * 1982-01-11 1985-04-30 Texas Instruments Incorporated Integrated circuit package having interconnected leads adjacent the package ends
JPS58162053A (ja) * 1982-03-23 1983-09-26 Sumitomo Electric Ind Ltd 半導体用基板材料
JPS5972757A (ja) * 1982-10-20 1984-04-24 Fujitsu Ltd 半導体装置
JPS59169160A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 電子装置
JPS59200449A (ja) * 1983-04-28 1984-11-13 Yamagata Nippon Denki Kk 半導体装置用リ−ドフレ−ム
JPS59219952A (ja) * 1983-05-30 1984-12-11 Sumitomo Electric Ind Ltd リ−ドフレ−ム
JPS609234U (ja) * 1983-06-29 1985-01-22 日本電気ホームエレクトロニクス株式会社 電子部品
JPS6010651A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置
JPS60130649U (ja) * 1984-02-10 1985-09-02 関西日本電気株式会社 樹脂封止型半導体装置
IL74296A0 (en) * 1984-03-20 1985-05-31 Isotronics Inc Corrosion resistant microcircuit package
JPS61134044A (ja) * 1984-12-05 1986-06-21 Nec Corp 半導体装置
JPS61247063A (ja) * 1985-04-24 1986-11-04 Nec Corp リ−ドフレ−ムの構造
JPS6242552A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd 半導体装置
JPS62122253A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US4984062A (en) 1991-01-08
JPS63244658A (ja) 1988-10-12

Similar Documents

Publication Publication Date Title
JP2875334B2 (ja) 半導体装置
JP4523138B2 (ja) 半導体装置およびそれに用いるリードフレーム
JPH05109975A (ja) 樹脂封止型半導体装置
KR0174341B1 (ko) 디바이스 에지에서 기계적 스트레스를 줄이기 위한 개별 영역 리드 프레임 주조법 또는 하프 에칭법
JPH09260436A (ja) 半導体装置
JPH0719872B2 (ja) 半導体装置
JPS61258458A (ja) 樹脂封止ｉｃ
JP2000124235A (ja) 樹脂封止半導体装置
JPH08241949A (ja) 半導体装置
JP2661115B2 (ja) Ｉｃカード
JPH0547954A (ja) 樹脂封止型半導体装置
JP2562773Y2 (ja) 半導体集積回路素子
JP2833178B2 (ja) 半導体チップ用パッケージ
JPH10135372A (ja) 半導体装置
JPH0724275B2 (ja) 半導体装置
JPH0753989Y2 (ja) Ｉｃカード用モジュール
JPH0366150A (ja) 半導体集積回路装置
JPS60101938A (ja) 半導体装置
JPH0448769A (ja) 半導体装置
JPH0727187Y2 (ja) Ｉｃカード用ｉｃモジュール
JP2001203302A (ja) 半導体装置の接合構造
JPH036029Y2 (ja)
JPS6365634A (ja) 半導体装置
JPH0637234A (ja) 半導体装置
JPH06326235A (ja) 半導体装置

Legal Events

Date Code Title Description
RVTR Cancellation due to determination of trial for invalidation