JPS6010651A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6010651A JPS6010651A JP58118516A JP11851683A JPS6010651A JP S6010651 A JPS6010651 A JP S6010651A JP 58118516 A JP58118516 A JP 58118516A JP 11851683 A JP11851683 A JP 11851683A JP S6010651 A JPS6010651 A JP S6010651A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- semiconductor chip
- lead terminals
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49177—Combinations of different arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は相対する一辺の近傍にポンディングパッドが設
けられた半導体チップを有する半導体装置に関する。
けられた半導体チップを有する半導体装置に関する。
デュアルインラインパッケージの半導体装置は、第1図
に示すように、リードフレームからタイバーAICより
保持されたベッドタ上に半導体チップ7をマウントし、
外部リード端子ユに連続していルインナーリードJと半
導体チップ7のポンディングパッド10をワイヤl/に
より接続し、樹脂モールドまたはセラミック外囲器によ
り封止したものである。デヱアルインパッケージの半導
体装置の寸法は標準化されており、外部リード端子コの
ピッチPは2.A;’I■または/、77g亀であり、
直角に曲げた外部リード端子間の寸法りは7.A:1m
。
に示すように、リードフレームからタイバーAICより
保持されたベッドタ上に半導体チップ7をマウントし、
外部リード端子ユに連続していルインナーリードJと半
導体チップ7のポンディングパッド10をワイヤl/に
より接続し、樹脂モールドまたはセラミック外囲器によ
り封止したものである。デヱアルインパッケージの半導
体装置の寸法は標準化されており、外部リード端子コの
ピッチPは2.A;’I■または/、77g亀であり、
直角に曲げた外部リード端子間の寸法りは7.A:1m
。
10.161m、 /!、−グ■等である。近年は半導
体装置の機能拡大のため半導体チップが大きくなり、逆
に半導体装置の外型寸法は高密度実装のため小型化の要
求が強まっている。
体装置の機能拡大のため半導体チップが大きくなり、逆
に半導体装置の外型寸法は高密度実装のため小型化の要
求が強まっている。
このため長方形の半導体チップ7の短辺長さへの制限が
厳しくなっている。このため多機能の半導体チップ7で
は、長辺付近にポンディングパッド10を設けることが
困難になっている。したがって例えば半導体メモリでは
、半導体チップ7の中央部一杯をメモリセル部gとし、
短辺付近の領域ワにポンディングパッド10を配置する
ようにしている。このように配置することが半導体装置
の外形寸法に対して半導体チップの実質的な領域(半導
体メモリの場合のメモリセル部)を太き(とれるからで
ある。
厳しくなっている。このため多機能の半導体チップ7で
は、長辺付近にポンディングパッド10を設けることが
困難になっている。したがって例えば半導体メモリでは
、半導体チップ7の中央部一杯をメモリセル部gとし、
短辺付近の領域ワにポンディングパッド10を配置する
ようにしている。このように配置することが半導体装置
の外形寸法に対して半導体チップの実質的な領域(半導
体メモリの場合のメモリセル部)を太き(とれるからで
ある。
ところがこのような構成の半導体チップ7を第1図のよ
うにマウントすると、外部リード端子−のうち、各外部
リード端子列の中央の外部リード端子2/、 22と、
ポンディングパッド/θ/、/θコとの距離が長くなり
、これらを電気的r接続するワイヤ//が半導体チップ
7のエツジや隣りのインナーリード3圧接触する危険が
増す。またワイヤ/lが長いと樹脂モールド時にワイヤ
流れ等の問題が生じやすい。
うにマウントすると、外部リード端子−のうち、各外部
リード端子列の中央の外部リード端子2/、 22と、
ポンディングパッド/θ/、/θコとの距離が長くなり
、これらを電気的r接続するワイヤ//が半導体チップ
7のエツジや隣りのインナーリード3圧接触する危険が
増す。またワイヤ/lが長いと樹脂モールド時にワイヤ
流れ等の問題が生じやすい。
これに対してインナーリード3の先端部の形状を接続す
べきポンディングパッド10の方へ伸ばすことが考えら
れるが、半導体チップクの長辺と半導体装置の外形との
間知はすでにそのようなスペースの余裕がない場合が多
く、このような方法を採用することは困難である。
べきポンディングパッド10の方へ伸ばすことが考えら
れるが、半導体チップクの長辺と半導体装置の外形との
間知はすでにそのようなスペースの余裕がない場合が多
く、このような方法を採用することは困難である。
本発明は上記事情を考慮してなされたもので、外部リー
ド端子数を2nとしてnが奇数の場合の半導体装置に対
し、ワイヤの短絡やワイヤ流れのおきにくい高信頼性の
半導体装置を実現することを目的とする。
ド端子数を2nとしてnが奇数の場合の半導体装置に対
し、ワイヤの短絡やワイヤ流れのおきにくい高信頼性の
半導体装置を実現することを目的とする。
上記目的を達成するために本発明による半導体装置は、
半導体チップの中心を真中の外部リード端子よりも半ピ
ツチだけシフトして設け、半導体チップの一辺のうちシ
フト方向の7辺の近傍にあるボンディングパ・ドなひと
つ相対する辺の近傍 1に移している。
半導体チップの中心を真中の外部リード端子よりも半ピ
ツチだけシフトして設け、半導体チップの一辺のうちシ
フト方向の7辺の近傍にあるボンディングパ・ドなひと
つ相対する辺の近傍 1に移している。
本発明の一実施例による半導体装置を第一図に示す。こ
の半導体装置は7gビンのデュアルインラインパッケー
ジであり、タイバー6により保持されたベッドS上に半
導体チップクをマウントし、外部リード端子コに連続し
ているインナーリード3と半導体チップ7のポンディン
グパッド/θをワイヤ//により接続し、樹脂モールド
により封止している。
の半導体装置は7gビンのデュアルインラインパッケー
ジであり、タイバー6により保持されたベッドS上に半
導体チップクをマウントし、外部リード端子コに連続し
ているインナーリード3と半導体チップ7のポンディン
グパッド/θをワイヤ//により接続し、樹脂モールド
により封止している。
本実施例では、外部リード端子コの真中の外部リード端
子二/と外部リード端子nとを結ぶ中心線から、外部リ
ード端子間ピッチPの半分だけずれた位置に、半導体チ
ップ7の中心の位置にシフトする。これにより外部リー
ド端子コλとポンディングパッド10.2とが近くなる
。ところが外部リード端子2/とポンディングパッド/
θlとは、逆に遠くなるため、ポンディングパッド/θ
lをシフト方向の領域?/から相対する辺の領域ηへ移
す。このようにすることにより外部リード端子2/とポ
ンディングパッド/θlとを結ぶワイヤを短くできる。
子二/と外部リード端子nとを結ぶ中心線から、外部リ
ード端子間ピッチPの半分だけずれた位置に、半導体チ
ップ7の中心の位置にシフトする。これにより外部リー
ド端子コλとポンディングパッド10.2とが近くなる
。ところが外部リード端子2/とポンディングパッド/
θlとは、逆に遠くなるため、ポンディングパッド/θ
lをシフト方向の領域?/から相対する辺の領域ηへ移
す。このようにすることにより外部リード端子2/とポ
ンディングパッド/θlとを結ぶワイヤを短くできる。
シフトする量を約半ピツチP/2としたのは、半ピツチ
P/2より小さいと、外部リード端子2/、Q2とポン
ディングパッドが十分近(ならず、半ピツチP/2より
大きいと、他の外部リード端子を電気的に接続するワイ
ヤが長くなるからである。例えば外部リード端子、2J
、 2’lを接続するワイヤである。
P/2より小さいと、外部リード端子2/、Q2とポン
ディングパッドが十分近(ならず、半ピツチP/2より
大きいと、他の外部リード端子を電気的に接続するワイ
ヤが長くなるからである。例えば外部リード端子、2J
、 2’lを接続するワイヤである。
先の実施例では1gビンの半導体装置の場合を示したが
、デュアルインラインパッケージの一方の列の外部リー
ド端子が奇数であればよい。特に/4’ピン、1gビン
、nピンの半導体装置に有効である。
、デュアルインラインパッケージの一方の列の外部リー
ド端子が奇数であればよい。特に/4’ピン、1gビン
、nピンの半導体装置に有効である。
また樹脂封止型に限らず、セラミックパッケージの半導
体装置、特にサーディツプタイプ(Cardiptyp
e )の半導体装置にも有効である。
体装置、特にサーディツプタイプ(Cardiptyp
e )の半導体装置にも有効である。
なお、先の実施例は外部リード端子が直角に曲げられた
いわゆるデュアルインラインパッケージの半導体装置で
あったが、外部リード端子が直角に曲げられていないい
わゆる「フラットデュアルインパッケージ」の半導体装
置についても適用することができる。
いわゆるデュアルインラインパッケージの半導体装置で
あったが、外部リード端子が直角に曲げられていないい
わゆる「フラットデュアルインパッケージ」の半導体装
置についても適用することができる。
以上の通り本発明によれば、ボンディングのためのワイ
ヤを短くすることができ、ワイヤと半導体チップや他の
外部リード端子との接触やワイヤ流れ1(よる不良を防
市でき、高信頼性の半導体装置を実現できる。外部リー
ド端子とポンディングパッドの距離とが長いため、従来
はセラミックパッケージのレイヤータイプ(Layer
Type )等でパッケージングする必要のあったも
のを、安価な封脂モールドタイプ((することができ、
高機能の半導体装置を安価に提供することができる。
ヤを短くすることができ、ワイヤと半導体チップや他の
外部リード端子との接触やワイヤ流れ1(よる不良を防
市でき、高信頼性の半導体装置を実現できる。外部リー
ド端子とポンディングパッドの距離とが長いため、従来
はセラミックパッケージのレイヤータイプ(Layer
Type )等でパッケージングする必要のあったも
のを、安価な封脂モールドタイプ((することができ、
高機能の半導体装置を安価に提供することができる。
第1図は従来の半導体装置の平面図、第2図は本発明の
一実施例による半導体装置の平面図である。 :l、 、2/、 :lJ、 23.2り・・・外部リ
ード端子、3・・・インナーリード、3・・・ベッド、
6・・・タイバー、7・・・半導体チップ、ざ・・・メ
モリセル部、lθ、10/。 102・・・ポンディングパッド。 (7)
一実施例による半導体装置の平面図である。 :l、 、2/、 :lJ、 23.2り・・・外部リ
ード端子、3・・・インナーリード、3・・・ベッド、
6・・・タイバー、7・・・半導体チップ、ざ・・・メ
モリセル部、lθ、10/。 102・・・ポンディングパッド。 (7)
Claims (1)
- nを奇数として、−か個の外部リード端子を2分割し、
この分割されたn個の外部リード端子がそれぞれ一定ピ
ッチで配列され、前記半導体チップの、2m個のポンデ
ィングパッドが、前記半導体チップ上の、前記外部リー
ド端子の配列方向に関して相対する一辺の近傍に設けら
れた半導体装置において、前記半導体チップの中心が、
分割された前記n個の外部リード端子の真中の外部リー
ド端子同士を結ぶ中心線から前記一定ピツチのほぼ半分
だけシフトするようにして前記半導体チップを設け、前
記2m個のポンディングパッドを前記相対する2辺のう
ちシフト方向の一辺の近傍にn−7個、他の一辺の近傍
にn+1個設けたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58118516A JPS6010651A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58118516A JPS6010651A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6010651A true JPS6010651A (ja) | 1985-01-19 |
JPH0451980B2 JPH0451980B2 (ja) | 1992-08-20 |
Family
ID=14738557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58118516A Granted JPS6010651A (ja) | 1983-06-30 | 1983-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6010651A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61163654A (ja) * | 1985-01-11 | 1986-07-24 | Mitsubishi Electric Corp | 半導体装置用リ−ドフレ−ムおよびそれを用いた半導体装置 |
EP0242962A1 (en) * | 1986-04-25 | 1987-10-28 | Inmos Corporation | Offset pad semiconductor lead frame |
JPS63244658A (ja) * | 1987-03-30 | 1988-10-12 | Mitsubishi Electric Corp | 半導体装置 |
US4974053A (en) * | 1988-10-06 | 1990-11-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for multiple packaging configurations |
JPH08241949A (ja) * | 1996-03-11 | 1996-09-17 | Mitsubishi Electric Corp | 半導体装置 |
DE102005062344A1 (de) * | 2005-12-23 | 2007-07-05 | Infineon Technologies Ag | Halbleiterbauteil und Vorrichtung zur Herstellung eines Halbleiterbauteils |
WO2023176267A1 (ja) * | 2022-03-17 | 2023-09-21 | ローム株式会社 | 半導体装置 |
-
1983
- 1983-06-30 JP JP58118516A patent/JPS6010651A/ja active Granted
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61163654A (ja) * | 1985-01-11 | 1986-07-24 | Mitsubishi Electric Corp | 半導体装置用リ−ドフレ−ムおよびそれを用いた半導体装置 |
EP0242962A1 (en) * | 1986-04-25 | 1987-10-28 | Inmos Corporation | Offset pad semiconductor lead frame |
JPS63244658A (ja) * | 1987-03-30 | 1988-10-12 | Mitsubishi Electric Corp | 半導体装置 |
US4974053A (en) * | 1988-10-06 | 1990-11-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for multiple packaging configurations |
JPH08241949A (ja) * | 1996-03-11 | 1996-09-17 | Mitsubishi Electric Corp | 半導体装置 |
DE102005062344A1 (de) * | 2005-12-23 | 2007-07-05 | Infineon Technologies Ag | Halbleiterbauteil und Vorrichtung zur Herstellung eines Halbleiterbauteils |
DE102005062344B4 (de) * | 2005-12-23 | 2010-08-19 | Infineon Technologies Ag | Halbleiterbauteil für Hochfrequenzanwendungen und Verfahren zur Herstellung eines derartigen Halbleiterbauteils |
US7838989B2 (en) | 2005-12-23 | 2010-11-23 | Infineon Technologies Ag | Semiconductor component and apparatus for production of a semiconductor component |
WO2023176267A1 (ja) * | 2022-03-17 | 2023-09-21 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0451980B2 (ja) | 1992-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5592019A (en) | Semiconductor device and module | |
EP0538003B1 (en) | Method of manufacturing inversion type ICs and IC module using same | |
KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
EP0710982B1 (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
US7256480B2 (en) | Lead frame package structure with high density of lead pins arrangement | |
JPH1012658A (ja) | 入出力端子を多数有する半導体集積回路素子 | |
JPH06151641A (ja) | 半導体装置 | |
JPS6010651A (ja) | 半導体装置 | |
JPH0629429A (ja) | 半導体装置 | |
JPS6265449A (ja) | 半導体集積回路装置 | |
JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
JP3078526B2 (ja) | 樹脂封止型半導体装置 | |
JPH0233961A (ja) | リードフレーム | |
KR20020045495A (ko) | 봉지형 반도체 장치 및 이에 사용되는 리드 프레임 | |
JPH0547819A (ja) | 半導体装置 | |
JPS6079733A (ja) | 半導体装置 | |
JPH04134853A (ja) | 半導体装置用リードフレーム | |
KR950006443Y1 (ko) | 반도체 패키지용 리드프레임 | |
JP2563507Y2 (ja) | 半導体装置 | |
JPS6384054A (ja) | 樹脂封止型半導体装置 | |
JPH02166743A (ja) | 半導体集積回路装置 | |
JPH0888310A (ja) | 樹脂封止半導体装置 | |
JPH0311643A (ja) | 樹脂封止型半導体装置 | |
JPS60226152A (ja) | リ−ドフレ−ム |