JPS6265449A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6265449A JPS6265449A JP60208006A JP20800685A JPS6265449A JP S6265449 A JPS6265449 A JP S6265449A JP 60208006 A JP60208006 A JP 60208006A JP 20800685 A JP20800685 A JP 20800685A JP S6265449 A JPS6265449 A JP S6265449A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- chip
- bonding wires
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49177—Combinations of different arrangements
- H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野]
この発明は半導体集積回路装置に関し、特に信号の入出
力または電源供給のためのパッドのチップ上での配列に
関するものである。
力または電源供給のためのパッドのチップ上での配列に
関するものである。
C従来の技術]
近年、半導体集積回路@置(IC)は微細加工技術およ
び設計技術の発展により集積度が向上し、そのため、こ
とに論!LSI 1arae 5cale[nteg
rated C1rc11目)において信号の入出力端
子数が著しく増加している。G@の論理ゲートからなる
回路ブロックの入出力端子数をP個とすると、GとPと
の間にはRentの法則として知られている次式のよう
な関係が成立つ。
び設計技術の発展により集積度が向上し、そのため、こ
とに論!LSI 1arae 5cale[nteg
rated C1rc11目)において信号の入出力端
子数が著しく増加している。G@の論理ゲートからなる
回路ブロックの入出力端子数をP個とすると、GとPと
の間にはRentの法則として知られている次式のよう
な関係が成立つ。
P−4,5G″′ ・・・(1)
このため、近頃ではマスタースライス方式のゲートアレ
イなどにおいては200を越える入出力端子を備えるも
のが市場に現われている。集積回路装置では、上記入出
力端子はチップ上のその周辺に設けられたパッドと呼ば
れる部分であり、パッドとチップを収めるパッケージの
内部リード端子をワイヤボンディングすることにより、
集積回路装置は外部と信号の授受を行なっている。
イなどにおいては200を越える入出力端子を備えるも
のが市場に現われている。集積回路装置では、上記入出
力端子はチップ上のその周辺に設けられたパッドと呼ば
れる部分であり、パッドとチップを収めるパッケージの
内部リード端子をワイヤボンディングすることにより、
集積回路装置は外部と信号の授受を行なっている。
第3図は、従来の半導体集積回路装置におけるチップ上
でのパッドの配列を示す図である。図において、信号の
入出力または7M電源供給ためのパッド2aは長方形の
チップ1の各辺3に沿って配列されている。
でのパッドの配列を示す図である。図において、信号の
入出力または7M電源供給ためのパッド2aは長方形の
チップ1の各辺3に沿って配列されている。
第4図は、従来の半導体集積回路装置において、チップ
のパッドとパッケージの内部リード端子とがワイヤボン
ディングされている状態をチップの1/4領域について
示す図である。図において、チップ1上のパッド2aは
パッケージ7表面に配列されている内部リード端子4と
ボンディングワイヤ5により接続されている。
のパッドとパッケージの内部リード端子とがワイヤボン
ディングされている状態をチップの1/4領域について
示す図である。図において、チップ1上のパッド2aは
パッケージ7表面に配列されている内部リード端子4と
ボンディングワイヤ5により接続されている。
[発明が解決しようとする問題点1
従来の半導体集積回路装置は以上のように構成されてい
るので、チップ1上でのボンディングワイヤ5の間隔は
、第4図に示すように、チップ1の角部分6に近づくに
つれて小さくなるという問題点があった。すなわち、第
5図に示すように、ボンディングワイヤ5とパッド2a
のなす角をθ、パッド2aの間隔をWr とし、ポンプ
イングリイヤ5が互いに平行であると仮定すると、ボン
ディングワイヤ5の間隔Waは、 Wa −WF −CO5θ≦WF ・・・(2)と
なる。
るので、チップ1上でのボンディングワイヤ5の間隔は
、第4図に示すように、チップ1の角部分6に近づくに
つれて小さくなるという問題点があった。すなわち、第
5図に示すように、ボンディングワイヤ5とパッド2a
のなす角をθ、パッド2aの間隔をWr とし、ポンプ
イングリイヤ5が互いに平行であると仮定すると、ボン
ディングワイヤ5の間隔Waは、 Wa −WF −CO5θ≦WF ・・・(2)と
なる。
この発明は上記のような問題点を解消するためになされ
たもので、チップ上のその角部分において、ボンディン
グワイヤの間隔が小さくならないようなパッド配列の半
導体集積回路装置を得ることを目的とする。
たもので、チップ上のその角部分において、ボンディン
グワイヤの間隔が小さくならないようなパッド配列の半
導体集積回路装置を得ることを目的とする。
E問題点を解決するための手段]
この発明にかかる半導体集積回路装置は、信号の入出力
または電源供給のためのパッドを、チップ上のその角部
分において該チップの辺に対して斜めに配列したもので
ある。
または電源供給のためのパッドを、チップ上のその角部
分において該チップの辺に対して斜めに配列したもので
ある。
[作用]
この発明においては、チップ上のその角部分のパッドが
該チップの辺に対して斜めに配列されているため、パッ
ドどボンディングワイヤのなす角θが大きくならず、し
たがってボンディングワイヤの間隔6小さくならない。
該チップの辺に対して斜めに配列されているため、パッ
ドどボンディングワイヤのなす角θが大きくならず、し
たがってボンディングワイヤの間隔6小さくならない。
[実施例]
以下、この発明の実施例を図について説明する。
なお、この実施例の説明において、従来の挾術の説明と
重複する部分については適宜その説明を省略する。
重複する部分については適宜その説明を省略する。
第1図は、この発明の実施例である半導体集積回路vi
置におけるチップ上でのパッドの配列を示す図である。
置におけるチップ上でのパッドの配列を示す図である。
図において、チップ1の各辺3の中央部分では、パッド
2aが各辺3に沿って配列されており、各辺3の端部分
、すなわちチップ1の角部分6では、パッド2bが各辺
3に対して斜めに配列されている。
2aが各辺3に沿って配列されており、各辺3の端部分
、すなわちチップ1の角部分6では、パッド2bが各辺
3に対して斜めに配列されている。
第2図は、この発明の実施例である半導体集積回路装置
において、チップのパッドとパッケージの内部リード端
子とがワイヤボンディングされている状態をチップの1
/41域について示す図である。図において、チップ1
上のパッド2a、2bはパッケージ7表面に配列されて
いる内部リード端子4とボンディングワイ175により
接続されている。斜めに配列されているパッド2bがボ
ンディングワイヤ5となす角θは、パッド2bが斜めに
配列されたことにより小さくなっており、このため、こ
の部分のボンディングワイヤ5の間隔もほとんどパッド
2a、2bの間隔と同じで小さくならない。したがって
、ワイヤボンディングにおけるマージンが大きくなり、
信号の干渉やボンディングワイヤ間のショートに対して
半導体集積回路装置の信頼性が向上する。さらに、従来
より厳しいパッドの設計M準を採用することが可能にな
り、同一周辺長のチップ上により多くのパッドを備える
ことができる。
において、チップのパッドとパッケージの内部リード端
子とがワイヤボンディングされている状態をチップの1
/41域について示す図である。図において、チップ1
上のパッド2a、2bはパッケージ7表面に配列されて
いる内部リード端子4とボンディングワイ175により
接続されている。斜めに配列されているパッド2bがボ
ンディングワイヤ5となす角θは、パッド2bが斜めに
配列されたことにより小さくなっており、このため、こ
の部分のボンディングワイヤ5の間隔もほとんどパッド
2a、2bの間隔と同じで小さくならない。したがって
、ワイヤボンディングにおけるマージンが大きくなり、
信号の干渉やボンディングワイヤ間のショートに対して
半導体集積回路装置の信頼性が向上する。さらに、従来
より厳しいパッドの設計M準を採用することが可能にな
り、同一周辺長のチップ上により多くのパッドを備える
ことができる。
なa′3、上記実施例では、斜めに配列したパッドに対
応するパッケージの内部リード端子を従来通りチップの
各辺に沿って配列したが、斜めに配列しlζパッドに対
応してパッケージの内部リード端子もチップの各辺に対
して斜めに配列してもよい。
応するパッケージの内部リード端子を従来通りチップの
各辺に沿って配列したが、斜めに配列しlζパッドに対
応してパッケージの内部リード端子もチップの各辺に対
して斜めに配列してもよい。
[発明の効果]
以上のようにこの発明によれば、信号の入出力または電
源供給のためのパッドを、チップ上のその角部分におい
て該チップの辺に対して斜めに配列したので、この部分
のボンディングワイヤの間隔が小さくならないようにす
ることができる。このため、信号の干渉やボンディング
9117間のショートに対して半導体集積回路装置の信
頼性が向上し、さらに同一周辺長のチップ上により多く
のパッドを備えることができる。
源供給のためのパッドを、チップ上のその角部分におい
て該チップの辺に対して斜めに配列したので、この部分
のボンディングワイヤの間隔が小さくならないようにす
ることができる。このため、信号の干渉やボンディング
9117間のショートに対して半導体集積回路装置の信
頼性が向上し、さらに同一周辺長のチップ上により多く
のパッドを備えることができる。
第1図は、この発明の実施例である半導体集積回路Hu
ll?におけるチップ上でのパッドの配列な示す図であ
る。 第2図は、この発明の実施例である半導体集積回路装置
にJ5いて、チップのパッドとパッケージの内部リード
端子とがワイヤボンディングされている状態をチップの
1 、/ JftA域について示す図である。 第3図は、従来の半導体集積回路@置におけるチップ上
でのパッドの配列を示す図である。 第4図は、従来の半導体集積回路装置において、チップ
のパッドとパッケージの内部リード端子とがワイヤボン
ディングされている状態をチップの1/4w4iaにつ
いて示す図である。 第5図は、ボンディングワイヤの間隔Wa@説明するた
めの図である。 図において、1はチップ、2a 、 2bはパッド、3
は辺、4は内部リード端子、5はボンディングワイヤ、
6は角部分、7はパッケージである。 なお、各図中同一符号は同一または相当部分を示す。 第3図 a
ll?におけるチップ上でのパッドの配列な示す図であ
る。 第2図は、この発明の実施例である半導体集積回路装置
にJ5いて、チップのパッドとパッケージの内部リード
端子とがワイヤボンディングされている状態をチップの
1 、/ JftA域について示す図である。 第3図は、従来の半導体集積回路@置におけるチップ上
でのパッドの配列を示す図である。 第4図は、従来の半導体集積回路装置において、チップ
のパッドとパッケージの内部リード端子とがワイヤボン
ディングされている状態をチップの1/4w4iaにつ
いて示す図である。 第5図は、ボンディングワイヤの間隔Wa@説明するた
めの図である。 図において、1はチップ、2a 、 2bはパッド、3
は辺、4は内部リード端子、5はボンディングワイヤ、
6は角部分、7はパッケージである。 なお、各図中同一符号は同一または相当部分を示す。 第3図 a
Claims (1)
- 信号の入出力または電源供給のためのパッドをチップ上
のその角部分において該チップの辺に対して斜めに配列
したことを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60208006A JPS6265449A (ja) | 1985-09-18 | 1985-09-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60208006A JPS6265449A (ja) | 1985-09-18 | 1985-09-18 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6265449A true JPS6265449A (ja) | 1987-03-24 |
Family
ID=16549108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60208006A Pending JPS6265449A (ja) | 1985-09-18 | 1985-09-18 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6265449A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2616964A1 (fr) * | 1987-06-19 | 1988-12-23 | Thomson Composants Militaires | Puce de circuit integre avec plots d'entree-sortie allonges |
FR2749975A1 (fr) * | 1996-06-13 | 1997-12-19 | Samsung Electronics Co Ltd | Dispositif a circuit integre semiconducteur possedant un nombre eleve de connexions d'entree/sortie |
DE102004010299A1 (de) * | 2004-03-03 | 2005-10-13 | Atmel Germany Gmbh | Infrarot-Empfänger-Chip |
WO2006090196A1 (en) * | 2005-02-23 | 2006-08-31 | Infineon Technologies Ag | Rectangular bond pad and method of wire bonding the same with an elongated ball bond |
US7989964B2 (en) | 2006-03-02 | 2011-08-02 | Panasonic Corporation | Semiconductor integrated circuit |
DE102004064118B4 (de) * | 2004-03-03 | 2012-12-20 | Atmel Automotive Gmbh | Infrarot-Empfänger-Chip |
-
1985
- 1985-09-18 JP JP60208006A patent/JPS6265449A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2616964A1 (fr) * | 1987-06-19 | 1988-12-23 | Thomson Composants Militaires | Puce de circuit integre avec plots d'entree-sortie allonges |
FR2749975A1 (fr) * | 1996-06-13 | 1997-12-19 | Samsung Electronics Co Ltd | Dispositif a circuit integre semiconducteur possedant un nombre eleve de connexions d'entree/sortie |
DE102004010299A1 (de) * | 2004-03-03 | 2005-10-13 | Atmel Germany Gmbh | Infrarot-Empfänger-Chip |
DE102004010299B4 (de) * | 2004-03-03 | 2008-03-06 | Atmel Germany Gmbh | Infrarot-Empfänger-Chip |
US7538437B2 (en) | 2004-03-03 | 2009-05-26 | Atmel Germany Gmbh | Infrared receiver chip |
DE102004064118B4 (de) * | 2004-03-03 | 2012-12-20 | Atmel Automotive Gmbh | Infrarot-Empfänger-Chip |
WO2006090196A1 (en) * | 2005-02-23 | 2006-08-31 | Infineon Technologies Ag | Rectangular bond pad and method of wire bonding the same with an elongated ball bond |
US7989964B2 (en) | 2006-03-02 | 2011-08-02 | Panasonic Corporation | Semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04307943A (ja) | 半導体装置 | |
JPH1140754A (ja) | 半導体装置 | |
JPS6265449A (ja) | 半導体集積回路装置 | |
JPH06151641A (ja) | 半導体装置 | |
JPS5992556A (ja) | 半導体装置 | |
JPS6010651A (ja) | 半導体装置 | |
JPS6022327A (ja) | 半導体装置 | |
JPS59139660A (ja) | 半導体装置 | |
JPH04246851A (ja) | マスタースライス型半導体集積回路装置 | |
JP2963952B2 (ja) | 半導体装置 | |
JPH05226568A (ja) | 半導体装置 | |
JPS60101938A (ja) | 半導体装置 | |
JPH04134853A (ja) | 半導体装置用リードフレーム | |
JPS59167036A (ja) | 半導体集積回路 | |
JPS60211864A (ja) | 半導体装置の入力回路 | |
JPH07297340A (ja) | 半導体装置におけるリードの配設方法 | |
JPH05326712A (ja) | 半導体集積回路装置 | |
JPH09260578A (ja) | 半導体チップおよびそれが搭載されるリードフレームならびに半導体装置 | |
JPH05291478A (ja) | 樹脂封止型半導体装置 | |
KR200238121Y1 (ko) | 리드프레임 | |
JPH01298757A (ja) | リードフレーム | |
JPS63269539A (ja) | 半導体集積回路用ボンデイングワイヤ− | |
JPH02156662A (ja) | 樹脂封止型半導体装置 | |
JPH07122703A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPS6132436A (ja) | 半導体装置 |