JPH02156662A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH02156662A
JPH02156662A JP31232988A JP31232988A JPH02156662A JP H02156662 A JPH02156662 A JP H02156662A JP 31232988 A JP31232988 A JP 31232988A JP 31232988 A JP31232988 A JP 31232988A JP H02156662 A JPH02156662 A JP H02156662A
Authority
JP
Japan
Prior art keywords
semiconductor
resin
mounting part
sealed
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31232988A
Other languages
English (en)
Inventor
Shigeki Sakaguchi
茂樹 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP31232988A priority Critical patent/JPH02156662A/ja
Publication of JPH02156662A publication Critical patent/JPH02156662A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、リードフレームの半導体素子積載部の両面に
半導体素子を搭載した樹脂封止型半導体装置に関するも
のである。
従来の技術 従来、ＭＯ８型ＩＣ・バイポーラＩＣは、それぞれ個別
の樹脂封止型半導体装置に搭載してきた。
しかしながら、高密度実装２機器の小型化および機能の
拡大に伴ない、樹脂封圧型半導体装置用リードフレーム
片面の半導体素子積載部に複数の半導体素子を搭載して
いる。
第２図、第３図は、従来の樹脂封止型半導体装置の断面
図であり、１は異なった半導体素子を搭載する半導体素
子積載部であり、２は半導体素子、３は金属細線、４は
リードフレームである。
発明が解決しようとする課題 しかしながら前記の従来の構造では、半導体素子積載部
の片面に複数の半導体素子を搭載するので、半導体素子
積載部の面積が太き（なる。
そのため、半導体素子積載部と樹脂との隙間に水分など
が溜まり易く、半導体装置実装時の半田工程に於いて樹
脂封圧型半導体装置クラックが生し：゛看：：１題点を
有していた。
また、２つの半導体素子積載部間にもインナーリードを
配置する必要があり、インナーリードの設計が非常に困
難である。
課題を解決するための手段 この目的を達成するために本発明の樹脂封止型半導体装
置は１つの半導体素子積載部を共有し、半導体素子積載
部の両面に半導体素子を搭載できる構造を有している。
作用 この構造によって、半導体素子積載部の樹脂占有面積が
小さくなり、小型樹脂封止半導体装置への搭載が可能と
なると共に、樹脂封止型半導体クラックを防止すること
ができる。
実施例 以下、本発明の一実施例において、図面を参照しながら
説明する。
第１図は、本発明の一実施例における樹脂封止型半導体
装置の断面図を示すものである。
第１図において、１は半導体積載部、２は半導体素子、
３は金属細線、４はリードフレームである。
この構成上、高密度実装、樹脂封止型半導体の小型化で
特に有効である。
発明の効果 本発明においては、半導体素子積載部を共有することに
より、半導体素子積載部の面積が少な（なり、樹脂封止
型半導体クラックを減少させることができる。
【図面の簡単な説明】
第１図は、本発明の一実施例における樹脂封止型半導体
装置の断面図であり、第２図、第３図は従来の樹脂封止
型半導体装置の断面図である。 １・・・・・・半導体素子積載部、２・・・・・・半導
体素子、３・・・・・・金属細線、４・・・・・・リー
ドフレーム。

Claims (1)

    【特許請求の範囲】
  1. 樹脂封止された半導体装置で、リードフレームの半導体
    素子積載部の両面に半導体素子を搭載することを特徴と
    した樹脂封止型半導体装置。
JP31232988A 1988-12-09 1988-12-09 樹脂封止型半導体装置 Pending JPH02156662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31232988A JPH02156662A (ja) 1988-12-09 1988-12-09 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31232988A JPH02156662A (ja) 1988-12-09 1988-12-09 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH02156662A true JPH02156662A (ja) 1990-06-15

Family

ID=18027926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31232988A Pending JPH02156662A (ja) 1988-12-09 1988-12-09 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH02156662A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471369A (en) * 1993-07-09 1995-11-28 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
US6069025A (en) * 1994-11-15 2000-05-30 Lg Semicon Co., Ltd. Method for packaging a semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471369A (en) * 1993-07-09 1995-11-28 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
US5579208A (en) * 1993-07-09 1996-11-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
US5724233A (en) * 1993-07-09 1998-03-03 Fujitsu Limited Semiconductor device having first and second semiconductor chips with a gap therebetween, a die stage in the gap and associated lead frames disposed in a package, the lead frames providing electrical connections from the chips to an exterior of the packag
US6069025A (en) * 1994-11-15 2000-05-30 Lg Semicon Co., Ltd. Method for packaging a semiconductor device

Similar Documents

Publication Publication Date Title
US6313519B1 (en) Support for semiconductor bond wires
JPH02156662A (ja) 樹脂封止型半導体装置
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JPH04199721A (ja) ワイヤボンディグ方式半導体装置
JPS5972755A (ja) 半導体装置
KR0167281B1 (ko) 비엘피 패키지
JPH01206652A (ja) 半導体装置
JPH03255655A (ja) 半導体装置
KR200331874Y1 (ko) 반도체의다핀형태패키지
JPS622560A (ja) 樹脂封止型半導体装置
KR20000027519A (ko) 멀티 칩 패키지
JPH01183143A (ja) 半導体装置用リードフレーム
JPH0327559A (ja) 半導体装置
JPS63276256A (ja) 樹脂封止型半導体装置
JPS63269539A (ja) 半導体集積回路用ボンデイングワイヤ−
JPH02268449A (ja) 樹脂封止型半導体装置
JPH04134853A (ja) 半導体装置用リードフレーム
JPH0296357A (ja) 半導体装置
JPS63110661A (ja) 半導体集積回路用樹脂封止形パツケ−ジ
JPH033354A (ja) 半導体装置
JPH0645514A (ja) 混成集積回路
JPS6081852A (ja) 半導体装置
JPH01187959A (ja) 樹脂封止型半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
JPS6386461A (ja) 樹脂封止半導体装置