JPH01255259A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH01255259A JPH01255259A JP8335288A JP8335288A JPH01255259A JP H01255259 A JPH01255259 A JP H01255259A JP 8335288 A JP8335288 A JP 8335288A JP 8335288 A JP8335288 A JP 8335288A JP H01255259 A JPH01255259 A JP H01255259A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- resin
- semiconductor device
- lead
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 238000007789 sealing Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体に関し、特にその外部リード
先端部の構造を改良した表面実装型の樹脂封止型半導体
装置に関する。
先端部の構造を改良した表面実装型の樹脂封止型半導体
装置に関する。
従来、この種の樹脂封止型半導体装置は、第６図に示す
ように封止樹脂１８の側面から外部リード１４が引き出
され、外部導出リードの最低部は封止樹脂１８の底面と
同じ高さに形成されていた。
ように封止樹脂１８の側面から外部リード１４が引き出
され、外部導出リードの最低部は封止樹脂１８の底面と
同じ高さに形成されていた。
上述した従来の樹脂封止型半導体装置は、封止樹脂側面
部からリードが導出されているために以下の欠点がある
。すなわち、 ■ 表面実装型のパケージの場合、リードが封止樹脂よ
りも外部に突出している面積分だけ実装密度が低下する
。
部からリードが導出されているために以下の欠点がある
。すなわち、 ■ 表面実装型のパケージの場合、リードが封止樹脂よ
りも外部に突出している面積分だけ実装密度が低下する
。
■ パッケージの多ピン化が進むにつれてリードピッチ
は狭くなりリードの強度が低下してくる。
は狭くなりリードの強度が低下してくる。
そのためリード加工後のリード曲がりが発生し易い。
■ 同上の理由のために強度の落ちる銅合金を多ビンの
パッケージに適用することができない。
パッケージに適用することができない。
などの欠点があった。
本発明の表面実装型の樹脂封止型半導体装置は、外部導
出リードの最低部がパッケージの底面とほぼ同じ高さに
形成されている表面実装型の半導体装置において、外部
導出リードが先端部まで樹脂で封止され、かつ前記外部
導出リードの先端部の平坦部分の下面のみがパッケージ
基体底面に露出していることを特徴とする。
出リードの最低部がパッケージの底面とほぼ同じ高さに
形成されている表面実装型の半導体装置において、外部
導出リードが先端部まで樹脂で封止され、かつ前記外部
導出リードの先端部の平坦部分の下面のみがパッケージ
基体底面に露出していることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の上面図である。リード先端
部は封止樹脂２により覆われている。第２図は第１図の
Ａ−Ａ線に沿う断面図である。封止樹脂３はリード先端
部まで被い、しかもリード先端部の下面はパッケージ外
面に露出し、実装基板と導通がとれる構造になっている
。
部は封止樹脂２により覆われている。第２図は第１図の
Ａ−Ａ線に沿う断面図である。封止樹脂３はリード先端
部まで被い、しかもリード先端部の下面はパッケージ外
面に露出し、実装基板と導通がとれる構造になっている
。
次に、この樹脂封止型半導体装置の製造方法の一例を示
す。本発明の樹脂封止型半導体装置は第３図に示すよう
に、あらかじめリードの曲げ加工を行った状態でマウン
ト、ポンディング、封入を行う。これは従来、リードフ
レームのデインプル加工でも行なわれていたものであり
、本発明の場合でも十分実施可能である。
す。本発明の樹脂封止型半導体装置は第３図に示すよう
に、あらかじめリードの曲げ加工を行った状態でマウン
ト、ポンディング、封入を行う。これは従来、リードフ
レームのデインプル加工でも行なわれていたものであり
、本発明の場合でも十分実施可能である。
第４図は本発明の他の実施例の上面図である。
また、第５図は第４図のＡ−Ａ線断面図である。
本実施例ではパッケージ下面部の厚さを薄くすることに
より、パッケージ下面にすき間１３を設けるようにする
。この実施例ではパッケージ底面がリード下面と同じ位
置にないため実装時に確実に実装基板とリード下部の導
通がとれる利点がある。
より、パッケージ下面にすき間１３を設けるようにする
。この実施例ではパッケージ底面がリード下面と同じ位
置にないため実装時に確実に実装基板とリード下部の導
通がとれる利点がある。
以上説明したように本発明は、リードの先端部まで樹脂
で封止し、更に封止したリード先端部の下面を封止しな
い構造にすることにより、■ リードを封止樹脂よりも
外部に突出させないために、半導体装置の実装密度を上
げることが可能になる。
で封止し、更に封止したリード先端部の下面を封止しな
い構造にすることにより、■ リードを封止樹脂よりも
外部に突出させないために、半導体装置の実装密度を上
げることが可能になる。
■ リードを樹脂で補強する構造となるために、リード
の変形が起りにくくなる。
の変形が起りにくくなる。
■ 上記の効果のために多ピンのパッケージにおいても
、リードの薄化によりリードのパターンの加工性の向上
と、鉄系合金よりも強度は低下するが熱放散性は良好な
銅合金の使用が可能になる。
、リードの薄化によりリードのパターンの加工性の向上
と、鉄系合金よりも強度は低下するが熱放散性は良好な
銅合金の使用が可能になる。
という効果がある。
第１図は本発明の一実施例の上面図、第２図は第１図の
Ａ−Ａ線断面図、第３図は該−実施例に使用されるリー
ドフレームの断面図、第４図は他の実施例の上面図、第
５図は第４図のＡ−Ａ線断面図、第６図は従来の表面実
装型の樹脂封止型半導体装置の断面図である。 １・・・・・・封止樹脂、２・・・・・・外部リード、
３・・・・・・封止樹脂、４・・・・・・ポンディング
ワイヤー、５・・・・・・半導体ベレット、６・・・・
・・リード、７・・・・・・アイランド、８・・・・・
・ペースト、９・・・・・・リードフレーム、１０・・
・・・・封止樹脂、１１・・・・・・封止樹脂、１２・
・・・・・リード、１３・・・・・・すき間部、１４・
・・・・・外部リード、１５・・・・・・ボンディング
ワイヤー、１６・・・・・・半導体ベレット、１７・・
・・・・ペースト、１８・・・・・・封止樹脂。 代理人 弁理士 内 原 晋 ｔ１：封止樹月酋 第２ 図 第３図 第４図 毛６図 ＋Ｏ： 出呼、ｔＪｔＭ＆ ｌご一到一止利は脂
Ａ−Ａ線断面図、第３図は該−実施例に使用されるリー
ドフレームの断面図、第４図は他の実施例の上面図、第
５図は第４図のＡ−Ａ線断面図、第６図は従来の表面実
装型の樹脂封止型半導体装置の断面図である。 １・・・・・・封止樹脂、２・・・・・・外部リード、
３・・・・・・封止樹脂、４・・・・・・ポンディング
ワイヤー、５・・・・・・半導体ベレット、６・・・・
・・リード、７・・・・・・アイランド、８・・・・・
・ペースト、９・・・・・・リードフレーム、１０・・
・・・・封止樹脂、１１・・・・・・封止樹脂、１２・
・・・・・リード、１３・・・・・・すき間部、１４・
・・・・・外部リード、１５・・・・・・ボンディング
ワイヤー、１６・・・・・・半導体ベレット、１７・・
・・・・ペースト、１８・・・・・・封止樹脂。 代理人 弁理士 内 原 晋 ｔ１：封止樹月酋 第２ 図 第３図 第４図 毛６図 ＋Ｏ： 出呼、ｔＪｔＭ＆ ｌご一到一止利は脂
Claims (1)
- 外部導出リードの最低部がパッケージの底面とほぼ同
じ高さに形成されている表面実装型半導体装置（Ｓｕｒ
ｆａｃｅＭｏｕｎｔＤｅｖｉｃｅ、略してＳＭＤ）にお
いて、外部導出リードが先端部まで樹脂封止され、かつ
前記外部導出リードの先端部の平坦部分の下面のみがパ
ッケージ基体底面にて露出していることを特徴とする表
面実装型の樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8335288A JPH01255259A (ja) | 1988-04-04 | 1988-04-04 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8335288A JPH01255259A (ja) | 1988-04-04 | 1988-04-04 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255259A true JPH01255259A (ja) | 1989-10-12 |
Family
ID=13800044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8335288A Pending JPH01255259A (ja) | 1988-04-04 | 1988-04-04 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255259A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512781A (en) * | 1992-12-01 | 1996-04-30 | Kabushiki Kaisha Toshiba | Semiconductor package device for super high-frequency band |
| US5969416A (en) * | 1997-09-19 | 1999-10-19 | Samsung Aerospace Industries, Ltd. | Ball grid array semiconductor package |
-
1988
- 1988-04-04 JP JP8335288A patent/JPH01255259A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512781A (en) * | 1992-12-01 | 1996-04-30 | Kabushiki Kaisha Toshiba | Semiconductor package device for super high-frequency band |
| US5969416A (en) * | 1997-09-19 | 1999-10-19 | Samsung Aerospace Industries, Ltd. | Ball grid array semiconductor package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437429B1 (en) | Semiconductor package with metal pads | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| JPH08222681A (ja) | 樹脂封止型半導体装置 | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JPS6132452A (ja) | リ−ドフレ−ムとそれを用いた電子装置 | |
| US20100200972A1 (en) | BGA package with leads on chip | |
| JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
| JPH01255259A (ja) | 樹脂封止型半導体装置 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JPH0653399A (ja) | 樹脂封止型半導体装置 | |
| JP2018190875A (ja) | 半導体装置 | |
| JP2876846B2 (ja) | 樹脂封止型半導体装置 | |
| JP2000183269A (ja) | Ｂｇａ型樹脂封止半導体装置 | |
| JPH0456143A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0526761Y2 (ja) | ||
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS6336699Y2 (ja) | ||
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| JPS622560A (ja) | 樹脂封止型半導体装置 | |
| KR20040013736A (ko) | 반도체 패키지 제조방법 | |
| JPS63307762A (ja) | 半導体装置 | |
| JPS59115551A (ja) | 半導体装置 |