JPS6336699Y2 - - Google Patents
Info
- Publication number
- JPS6336699Y2 JPS6336699Y2 JP1982034689U JP3468982U JPS6336699Y2 JP S6336699 Y2 JPS6336699 Y2 JP S6336699Y2 JP 1982034689 U JP1982034689 U JP 1982034689U JP 3468982 U JP3468982 U JP 3468982U JP S6336699 Y2 JPS6336699 Y2 JP S6336699Y2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- leads
- semiconductor package
- lead
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910000640 Fe alloy Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
(a) 考案の技術分野
本考案は樹脂封止形の半導体パツケージに係
り、高密度、高集積化された集積回路装置のリー
ドの引き抜き強度を増大させた樹脂封止形の半導
体パツケージに関するものである。
り、高密度、高集積化された集積回路装置のリー
ドの引き抜き強度を増大させた樹脂封止形の半導
体パツケージに関するものである。
(b) 技術の背景
外側にリード端子を配設し、半導体素子を装着
するセラミツク等の耐熱性絶縁基板と同一材料ま
たは金属材料からなるキヤツプを用いてハーメチ
ツクシール構造とする気密封止形半導体パツケー
ジに対しパツシベーシツン技術の向上及び樹脂の
改善等により、量産的で安価な樹脂封止形が多用
されている。この方式は多連のリードフレームに
半導体素子をワイヤ方式で組込み、エポキシ系又
はシリコン系樹脂で多数個一度にトランスフアモ
ールドした上で個々に切断する方法で一般のIC
からLSIまで広範囲に用いられている。
するセラミツク等の耐熱性絶縁基板と同一材料ま
たは金属材料からなるキヤツプを用いてハーメチ
ツクシール構造とする気密封止形半導体パツケー
ジに対しパツシベーシツン技術の向上及び樹脂の
改善等により、量産的で安価な樹脂封止形が多用
されている。この方式は多連のリードフレームに
半導体素子をワイヤ方式で組込み、エポキシ系又
はシリコン系樹脂で多数個一度にトランスフアモ
ールドした上で個々に切断する方法で一般のIC
からLSIまで広範囲に用いられている。
一方半導体素子は微細加工技術の発展に伴い高
密度、高集積化され外部との電気的結合をするた
めのリード端子数も高集積化に伴い増大しその形
状及び強度は重要な課題となつている。
密度、高集積化され外部との電気的結合をするた
めのリード端子数も高集積化に伴い増大しその形
状及び強度は重要な課題となつている。
(c) 従来技術と問題点
第１図は従来の樹脂封止形半導体パツケージの
構成を示す図である。
構成を示す図である。
第２図は従来の樹脂封止形半導体パツケージ外
形を示す図である。図中、１は半導体パツケー
ジ、２はIC素子、３はダイステージ、４はリー
ド、５は封止樹脂をそれぞれ示す。
形を示す図である。図中、１は半導体パツケー
ジ、２はIC素子、３はダイステージ、４はリー
ド、５は封止樹脂をそれぞれ示す。
ダイステージ３にマウントされたIC素子２は、
IC素子面に形成されたボンテング用パツドとリ
ード４の先端をワイヤボンデング方式で接続する
ことによつて、外リードと電気的に結合される。
IC素子面に形成されたボンテング用パツドとリ
ード４の先端をワイヤボンデング方式で接続する
ことによつて、外リードと電気的に結合される。
リードフレームは、銅又は鉄合金からなる連続
した多連のプレス成形部材であり、多数個のIC
パツケージがトランスフアモールドにより絶縁性
のある電気特性に優れた樹脂で形成される。
した多連のプレス成形部材であり、多数個のIC
パツケージがトランスフアモールドにより絶縁性
のある電気特性に優れた樹脂で形成される。
IC素子２の高集積化に伴い素子寸法が増大す
ると、ダイステージ寸法が増大し、ダイステージ
３とリード４との間隔及びリードの樹脂で封止さ
れる部分の長さが充分にとれない惧れがある。
ると、ダイステージ寸法が増大し、ダイステージ
３とリード４との間隔及びリードの樹脂で封止さ
れる部分の長さが充分にとれない惧れがある。
即ち、図で示すl1，l2間隔が縮小する。またリ
ード４はプリント板等へ挿着するためプレス成形
により折曲される時に封止樹脂５とリード４を引
き離すような外力を受ける。
ード４はプリント板等へ挿着するためプレス成形
により折曲される時に封止樹脂５とリード４を引
き離すような外力を受ける。
また、リードフレーム部材とモールド樹脂間に
は熱膨張係数の差異に起因する熱歪等の諸要因が
重なりリード４の引き抜き強度が劣化する。
は熱膨張係数の差異に起因する熱歪等の諸要因が
重なりリード４の引き抜き強度が劣化する。
(d) 考案の目的
本考案は上記欠点に鑑み、樹脂封止形半導体装
置の半導体パツケージのリードの引き抜き強度を
増大させ、高密度集積回路素子を搭載する多数の
リードを有する半導体パツケージの提供にある。
置の半導体パツケージのリードの引き抜き強度を
増大させ、高密度集積回路素子を搭載する多数の
リードを有する半導体パツケージの提供にある。
(e) 考案の構成
上記目的は本考案によれば、樹脂封止形の半導
体パツケージにおいて、リードの樹脂封止境界近
傍における長手方向の横断面を、略Ｖ又はＵ字形
に成形することによつて達せられる。
体パツケージにおいて、リードの樹脂封止境界近
傍における長手方向の横断面を、略Ｖ又はＵ字形
に成形することによつて達せられる。
(f) 考案の実施例
以下本考案の実施例を図面により詳述する。第
３図のイ，ロ図は本考案の半導体パツケージにお
けるリード封止部を示す図であり、イ図は断面を
示し、ロ図は上面を示す図である。
３図のイ，ロ図は本考案の半導体パツケージにお
けるリード封止部を示す図であり、イ図は断面を
示し、ロ図は上面を示す図である。
第４図は本考案の実施例の各種の成形部の断面
形状を示す図である。
形状を示す図である。
リード１４は銅合金又は鉄合金等の薄板で、予
めプレス成形時に一定長の成形部１４ａが一体的
に形成される。
めプレス成形時に一定長の成形部１４ａが一体的
に形成される。
ダイステージ１３にマウントされたIC素子１
２は、その表面に形成された各ボンデン具用パツ
ドに対応する複数のリード１４と、ワイヤ１６を
用いるワイヤボンデングにより電気的接続がなさ
れる。
２は、その表面に形成された各ボンデン具用パツ
ドに対応する複数のリード１４と、ワイヤ１６を
用いるワイヤボンデングにより電気的接続がなさ
れる。
半導体パツケージ１１の外形をなす封止樹脂１
５は、上型及び下型を備えたモールド型により成
形され、IC素子系及び複数個のリード１４の一
部を封止する。
５は、上型及び下型を備えたモールド型により成
形され、IC素子系及び複数個のリード１４の一
部を封止する。
リード１４は封止境界近傍において図のように
一定の成形部１４ａが形成され、一部は樹脂封止
され、一部は外部に露出し、その先端は図示のよ
うに折曲されプリント板等に搭載する時の端子と
なる。
一定の成形部１４ａが形成され、一部は樹脂封止
され、一部は外部に露出し、その先端は図示のよ
うに折曲されプリント板等に搭載する時の端子と
なる。
このようにリード１４の封止部をＶ形又はＵ形
の成形部１４ａに形成することにより、従来のフ
ラツト構造に比し、封止樹脂１５とリード１４と
の密着面積が増加するので、引き抜き強度が増大
する。
の成形部１４ａに形成することにより、従来のフ
ラツト構造に比し、封止樹脂１５とリード１４と
の密着面積が増加するので、引き抜き強度が増大
する。
成形部１４ａの断面形状は第４図に図示するよ
うな形状が適しており、何れの形状も同様な効果
がある。
うな形状が適しており、何れの形状も同様な効果
がある。
(g) 考案の効果
以上詳細に説明したように、本考案の半導体パ
ツケージのリードは、封止境界近傍の長手方向の
横断面をＶ字形又はＵ字形に成形されているの
で、従来に比して、リードの引き抜き強度を増大
させ得るので、多数のリードを必要とする高密度
IC素子が搭載可能であり、更に同一のリードと
モールド樹脂の密着面積をとる場合においても、
リードの平面投影幅を小さくとれるから、リード
の間隔を大きく取れるので、高周波域における電
磁波干渉を減少させる効果があり、高密度、高集
積化された集積回路装置に適応する等の優れた効
果がある。
ツケージのリードは、封止境界近傍の長手方向の
横断面をＶ字形又はＵ字形に成形されているの
で、従来に比して、リードの引き抜き強度を増大
させ得るので、多数のリードを必要とする高密度
IC素子が搭載可能であり、更に同一のリードと
モールド樹脂の密着面積をとる場合においても、
リードの平面投影幅を小さくとれるから、リード
の間隔を大きく取れるので、高周波域における電
磁波干渉を減少させる効果があり、高密度、高集
積化された集積回路装置に適応する等の優れた効
果がある。
又特に多ピン構成の場合、リードを成形してい
るので、リードの強度が増加するから封止工程以
前のアセンブリ工程における取扱等によるリード
変形を防止することが可能となる。
るので、リードの強度が増加するから封止工程以
前のアセンブリ工程における取扱等によるリード
変形を防止することが可能となる。
第１図は従来の樹脂封止形半導体パツケージの
構成を示す図、第２図は従来の樹脂封止形半導体
パツケージの外形を示す図、第３図のイ図は本考
案の一実施例である半導体パツケージにおけるリ
ードの封止部の断面を示す図、第３図のロ図は本
考案の一実施例である半導体パツケージにおける
リードの封止部の上面を示す図、第４図は本考案
の実施例である各種の成形部の断面形状を示す
図、である。 図において、１１は半導体パツケージ、１２は
IC素子、１３はダイステージ、１４はリード、
１４ａは成形部、１５は封止樹脂、１６はワイ
ヤ、を示す。
構成を示す図、第２図は従来の樹脂封止形半導体
パツケージの外形を示す図、第３図のイ図は本考
案の一実施例である半導体パツケージにおけるリ
ードの封止部の断面を示す図、第３図のロ図は本
考案の一実施例である半導体パツケージにおける
リードの封止部の上面を示す図、第４図は本考案
の実施例である各種の成形部の断面形状を示す
図、である。 図において、１１は半導体パツケージ、１２は
IC素子、１３はダイステージ、１４はリード、
１４ａは成形部、１５は封止樹脂、１６はワイ
ヤ、を示す。
Claims (1)
- リードフレームに一体的に形成されたダイステ
ージに半導体素子をマウントし、前記ダイステー
ジ及びリードの一部を樹脂封止する半導体パツケ
ージにおいて、該リードの樹脂封止境界近傍にお
けるリードの長手方向の横断面を、略Ｖ又はＵ字
形に成形してなることを特徴とする樹脂封止形の
半導体パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3468982U JPS58138351U (ja) | 1982-03-12 | 1982-03-12 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3468982U JPS58138351U (ja) | 1982-03-12 | 1982-03-12 | 半導体パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58138351U JPS58138351U (ja) | 1983-09-17 |
| JPS6336699Y2 true JPS6336699Y2 (ja) | 1988-09-28 |
Family
ID=30046178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3468982U Granted JPS58138351U (ja) | 1982-03-12 | 1982-03-12 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58138351U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5776707B2 (ja) | 2013-02-27 | 2015-09-09 | 株式会社デンソー | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142069A (en) * | 1978-04-27 | 1979-11-05 | Kyushu Nippon Electric | Semiconductor lead frame |
| JPS54163677A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226878U (ja) * | 1975-08-14 | 1977-02-24 | ||
| JPS5366066U (ja) * | 1976-10-29 | 1978-06-03 |
-
1982
- 1982-03-12 JP JP3468982U patent/JPS58138351U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142069A (en) * | 1978-04-27 | 1979-11-05 | Kyushu Nippon Electric | Semiconductor lead frame |
| JPS54163677A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58138351U (ja) | 1983-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US5703407A (en) | Resin-sealed type semiconductor device | |
| US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR900002908B1 (ko) | 수지 봉지형 반도체 장치 | |
| US20040150086A1 (en) | Semiconductor package having reduced thickness | |
| KR100355794B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| KR19980055817A (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| US11495523B2 (en) | Lead frame having a die pad with a plurality of grooves on an underside | |
| JPH03108744A (ja) | 樹脂封止型半導体装置 | |
| KR19990029648A (ko) | 반도체 장치용 노출 리드 프레임 제조의 벤딩 및 성형 방법 | |
| US6921967B2 (en) | Reinforced die pad support structure | |
| JPS6336699Y2 (ja) | ||
| JP3424184B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| US20230275008A1 (en) | Semiconductor package with overlapping leads and die pad | |
| EP0052054A1 (en) | Packaged semiconductor device which provides for enhanced power dissipation | |
| KR19990086280A (ko) | 반도체 패키지 | |
| JPH02278857A (ja) | 樹脂封止型半導体装置 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| KR100753409B1 (ko) | 초박형 패키지 및 그 제조방법 | |
| JPH088384A (ja) | 半導体装置及びその製造方法 | |
| KR0119759Y1 (ko) | 버텀 리드형 반도체 패키지 |