JPH088384A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH088384A JPH088384A JP6159291A JP15929194A JPH088384A JP H088384 A JPH088384 A JP H088384A JP 6159291 A JP6159291 A JP 6159291A JP 15929194 A JP15929194 A JP 15929194A JP H088384 A JPH088384 A JP H088384A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- protrusion
- lead frame
- fixing
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 安価で且つ高い密閉性及び放熱性を確保し、
実装工程を増加させずに大量生産を可能にする半導体装
置及びその製造方法を提供する。 【構成】 半導体素子６を固定するリードフレームのア
イランド部３にて溝４と突起部５とを有し、また半導体
素子６のパッドと接続するリード２にて溝４と突起部５
とを有する。 アイランド部３の溝４は、半導体素子６
を固着するための固着材料８により満たされており、ま
た各突起部５は、半導体素子６を封止する封止材９の外
側に延出し得るようにしたものである。半導体素子６の
パッドと接続するリード２の突起部５及び半導体素子６
を固定するアイランド部３の突起部５は、リードフレー
ムの平面に対して垂直方向に延出する。
実装工程を増加させずに大量生産を可能にする半導体装
置及びその製造方法を提供する。 【構成】 半導体素子６を固定するリードフレームのア
イランド部３にて溝４と突起部５とを有し、また半導体
素子６のパッドと接続するリード２にて溝４と突起部５
とを有する。 アイランド部３の溝４は、半導体素子６
を固着するための固着材料８により満たされており、ま
た各突起部５は、半導体素子６を封止する封止材９の外
側に延出し得るようにしたものである。半導体素子６の
パッドと接続するリード２の突起部５及び半導体素子６
を固定するアイランド部３の突起部５は、リードフレー
ムの平面に対して垂直方向に延出する。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置におけるリードフレームの構造及び封止材により封止
されたパッケージの構造とその製造方法に関する。
置におけるリードフレームの構造及び封止材により封止
されたパッケージの構造とその製造方法に関する。
【０００２】
【従来の技術】従来、半導体素子のパッケージングは、
例えば金属製ヘッダにガラスを介してリードを装着して
成るメタルタイプ、或いはセラミックに覆われたリード
を有しており、セラミックやメタルの蓋を用いて封止し
て成るセラミックタイプ、更にエポキシやシリコーン等
の樹脂でトランスファーモールドして成るプラスチック
タイプ等がある。
例えば金属製ヘッダにガラスを介してリードを装着して
成るメタルタイプ、或いはセラミックに覆われたリード
を有しており、セラミックやメタルの蓋を用いて封止し
て成るセラミックタイプ、更にエポキシやシリコーン等
の樹脂でトランスファーモールドして成るプラスチック
タイプ等がある。
【０００３】各々のタイプのパッケージングにより長短
は異なるが、例えばメタルタイプのものは、放熱性には
優れているが、密閉性が悪くかつ高価である。また、セ
ラミックタイプのものは、放熱性，密閉性には優れてい
るが、高価である。更に、プラスチックタイプのもの
は、密閉性に優れていると共に極めてに安価であるが、
放熱性が悪い等の特徴を有している。
は異なるが、例えばメタルタイプのものは、放熱性には
優れているが、密閉性が悪くかつ高価である。また、セ
ラミックタイプのものは、放熱性，密閉性には優れてい
るが、高価である。更に、プラスチックタイプのもの
は、密閉性に優れていると共に極めてに安価であるが、
放熱性が悪い等の特徴を有している。
【０００４】
【発明が解決しようとする課題】ところで、前記プラス
チックタイプのものの場合、平坦なリードフレームを金
型を用いて打ち抜いて形成し、そのリードフレームに半
導体素子をマウントし、ワイヤーボンディングした後モ
ールド金型に入れる。そして例えばエポキシ，シリコー
ン等の封止材でトランスファーモールドし、個別に切断
分離する方法が取られている。このような形成方法によ
れば、大量バッチ処理が可能となるため量産に極めて適
しており、著しく安価なパッケージを得ることができ
る。しかしながら、放熱性が悪いため半導体素子をマウ
ントする位置に熱伝導性の良い金属やセラミック等を用
いて、それらをパッケージの外に引き出すようにしてる
ことから、実装工程の増加につながり、本来の安価で大
量生産可能であるという利点が損なわれてしまう等の問
題がある。
チックタイプのものの場合、平坦なリードフレームを金
型を用いて打ち抜いて形成し、そのリードフレームに半
導体素子をマウントし、ワイヤーボンディングした後モ
ールド金型に入れる。そして例えばエポキシ，シリコー
ン等の封止材でトランスファーモールドし、個別に切断
分離する方法が取られている。このような形成方法によ
れば、大量バッチ処理が可能となるため量産に極めて適
しており、著しく安価なパッケージを得ることができ
る。しかしながら、放熱性が悪いため半導体素子をマウ
ントする位置に熱伝導性の良い金属やセラミック等を用
いて、それらをパッケージの外に引き出すようにしてる
ことから、実装工程の増加につながり、本来の安価で大
量生産可能であるという利点が損なわれてしまう等の問
題がある。
【０００５】本発明は、かかる実情に鑑み、安価で且つ
高い密閉性及び放熱性を確保し、実装工程を増加させず
に大量生産を可能にする半導体装置及びその製造方法を
提供することを目的とする。
高い密閉性及び放熱性を確保し、実装工程を増加させず
に大量生産を可能にする半導体装置及びその製造方法を
提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子を固定するリードフレームのアイランド部に
て溝と突起部とを有し、また前記半導体素子のパッドと
接続するリードにて溝と突起部とを有し、前記アイラン
ド部の溝は、前記半導体素子を固着するための固着材料
により満たされており、また前記各突起部は、前記半導
体素子を封止する封止材の外側に延出し得るようにした
ものである。
半導体素子を固定するリードフレームのアイランド部に
て溝と突起部とを有し、また前記半導体素子のパッドと
接続するリードにて溝と突起部とを有し、前記アイラン
ド部の溝は、前記半導体素子を固着するための固着材料
により満たされており、また前記各突起部は、前記半導
体素子を封止する封止材の外側に延出し得るようにした
ものである。
【０００７】また、本発明の半導体装置において、前記
半導体素子の前記パッドと接続する前記リードの前記突
起部は、前記リードフレームの平面に対して垂直方向に
延出するようにしたものである。そしてまた、前記半導
体素子を固定する前記アイランド部の前記突起部は、前
記リードフレームの平面に対して垂直方向に延出するよ
うにしたものである。
半導体素子の前記パッドと接続する前記リードの前記突
起部は、前記リードフレームの平面に対して垂直方向に
延出するようにしたものである。そしてまた、前記半導
体素子を固定する前記アイランド部の前記突起部は、前
記リードフレームの平面に対して垂直方向に延出するよ
うにしたものである。
【０００８】更に、本発明の半導体装置の製造方法は、
半導体素子を固定するリードフレームのアイランド部に
て溝と突起部とを有し、また前記半導体素子のパッドと
接続するリードにて溝と突起部とを有し、また前記各突
起部が、前記半導体素子を封止する封止材の外側に延出
し得るようになっているが、特に、前記アイランド部及
び前記リードのそれぞれ前記溝と前記突起部を、リード
フレームパターンを形成するとき同時に形成する工程
と、前記半導体素子を固定する前記アイランド部の溝
を、前記半導体素子を固着するときに固着材料により同
時に満たす工程と、を有している。
半導体素子を固定するリードフレームのアイランド部に
て溝と突起部とを有し、また前記半導体素子のパッドと
接続するリードにて溝と突起部とを有し、また前記各突
起部が、前記半導体素子を封止する封止材の外側に延出
し得るようになっているが、特に、前記アイランド部及
び前記リードのそれぞれ前記溝と前記突起部を、リード
フレームパターンを形成するとき同時に形成する工程
と、前記半導体素子を固定する前記アイランド部の溝
を、前記半導体素子を固着するときに固着材料により同
時に満たす工程と、を有している。
【０００９】
【作用】本発明によれば、リードフレームを金型を用い
て打ち抜いて形成するときにリードフレームの半導体素
子を固定するアイランド部と半導体素子のパッドと接続
するリードに半導体素子からの熱を放出する突起部を形
成し、トランスファーモールドした後に突起部をモール
ドの外に出すことにより実装工程を増加させることな
く、放熱性を非常に高めたプラスチックパッケージを実
現する。
て打ち抜いて形成するときにリードフレームの半導体素
子を固定するアイランド部と半導体素子のパッドと接続
するリードに半導体素子からの熱を放出する突起部を形
成し、トランスファーモールドした後に突起部をモール
ドの外に出すことにより実装工程を増加させることな
く、放熱性を非常に高めたプラスチックパッケージを実
現する。
【００１０】かかる構造を有する半導体装置において、
突起部を介して半導体素子から発生した熱がパッケージ
外部に効率良く放出されることにより、電子素子の信頼
性が低下せず、不良発生率を有効に減少させることがで
きる。
突起部を介して半導体素子から発生した熱がパッケージ
外部に効率良く放出されることにより、電子素子の信頼
性が低下せず、不良発生率を有効に減少させることがで
きる。
【００１１】
【実施例】以下、本発明の実施例を図１乃至図４を用い
て詳細に説明する。図１は、本発明に係る半導体装置の
構造例をそれぞれ示している。先ず、図１（ａ）に示し
たものにおいて、リード２等を形成すべき後述するリー
ドフレーム１から延びた複数の突起部５が、リード２と
プリント基板１０を固着する方向に延出する。そして、
パッケージ内部で発生した熱を、突起部５を経由してプ
リント基板１０に伝わり放熱させる構造となっている。
突起部５は、リード２及びアイランド部３のそれぞれか
らプリント基板１０の方向へ延びている。半導体素子６
の裏面にて固着材料８によってアイランド部３に固定さ
れており、一方、半導体素子６の各パッドは、リード２
に対してワイヤー７でボンディングされている。
て詳細に説明する。図１は、本発明に係る半導体装置の
構造例をそれぞれ示している。先ず、図１（ａ）に示し
たものにおいて、リード２等を形成すべき後述するリー
ドフレーム１から延びた複数の突起部５が、リード２と
プリント基板１０を固着する方向に延出する。そして、
パッケージ内部で発生した熱を、突起部５を経由してプ
リント基板１０に伝わり放熱させる構造となっている。
突起部５は、リード２及びアイランド部３のそれぞれか
らプリント基板１０の方向へ延びている。半導体素子６
の裏面にて固着材料８によってアイランド部３に固定さ
れており、一方、半導体素子６の各パッドは、リード２
に対してワイヤー７でボンディングされている。
【００１２】また図１（ｂ）に示したものにおいて、リ
ード２等を形成すべきリードフレーム１から延びた突起
部５が、リード２とプリント基板１０を固着する方向と
逆方向に延出する。この例は、パッケージ内部で発生し
た熱を、突起部５を経由して放熱板１１に伝わり放熱さ
せる構造である。その他の構造については、実質的に図
１（ａ）に示したものと基本的に同一である。
ード２等を形成すべきリードフレーム１から延びた突起
部５が、リード２とプリント基板１０を固着する方向と
逆方向に延出する。この例は、パッケージ内部で発生し
た熱を、突起部５を経由して放熱板１１に伝わり放熱さ
せる構造である。その他の構造については、実質的に図
１（ａ）に示したものと基本的に同一である。
【００１３】ここで図２は、本発明に係るリードフレー
ム１の構成例を示している。リードフレーム１は、例え
ば所定のパターンを形成した金型を用いて、リードフレ
ーム素材をその所定パターン形状に打ち抜くことにより
形成される。このパターンを形成する際に、例えば、前
述した溝４および突起部５を形成するようなパターンを
その金型に形成し、かかる金型で打ち抜くことにより本
発明のリードフレーム１の構造が得られる（図３参
照）。
ム１の構成例を示している。リードフレーム１は、例え
ば所定のパターンを形成した金型を用いて、リードフレ
ーム素材をその所定パターン形状に打ち抜くことにより
形成される。このパターンを形成する際に、例えば、前
述した溝４および突起部５を形成するようなパターンを
その金型に形成し、かかる金型で打ち抜くことにより本
発明のリードフレーム１の構造が得られる（図３参
照）。
【００１４】次に図４は、リードフレーム１と半導体素
子６を固着したときの構造を示している。半導体素子６
は、アイランド部３に固着材料、例えば導電性の材料に
より固着される。また、半導体素子６は、信号の入出力
を行うためにパッドとリード２がワイヤー７、例えば金
ワイヤーで接続される。そして、トランスファーモール
ドにより全体を封止材９で封止することにより本発明に
係る半導体装置が得られる。
子６を固着したときの構造を示している。半導体素子６
は、アイランド部３に固着材料、例えば導電性の材料に
より固着される。また、半導体素子６は、信号の入出力
を行うためにパッドとリード２がワイヤー７、例えば金
ワイヤーで接続される。そして、トランスファーモール
ドにより全体を封止材９で封止することにより本発明に
係る半導体装置が得られる。
【００１５】
【発明の効果】以上説明したように本発明によれば、従
来のプラスチックパッケージに比較して放熱性が格段に
高いプラスチックパッケージが得られ、半導体素子の信
頼性と寿命が向上する。また実装工程数の増加を伴わな
いため、低価格のパッケージを供給できる。このように
この種のプラスチックパッケージの放熱性を向上させ且
つ実装工程を増加させないで、プラスチックパッケージ
本来の安価で大量生産を保証する等の利点を有してい
る。
来のプラスチックパッケージに比較して放熱性が格段に
高いプラスチックパッケージが得られ、半導体素子の信
頼性と寿命が向上する。また実装工程数の増加を伴わな
いため、低価格のパッケージを供給できる。このように
この種のプラスチックパッケージの放熱性を向上させ且
つ実装工程を増加させないで、プラスチックパッケージ
本来の安価で大量生産を保証する等の利点を有してい
る。
【図１】本発明の半導体装置の構造例をそれぞれ示す断
面図である。
面図である。
【図２】本発明に係るリードフレームを示す平面図であ
る。
る。
【図３】本発明に係るリードフレームに形成される溝及
び突起部の構成例を示す図２のＡ−Ａ線に沿う断面図で
ある。
び突起部の構成例を示す図２のＡ−Ａ線に沿う断面図で
ある。
【図４】本発明の半導体装置におけるリードフレームと
半導体素子を固着したときの構造を示す図である。
半導体素子を固着したときの構造を示す図である。
１ リードフレーム ２ リード ３ アイランド部 ４ 溝 ５ 突起部 ６ 半導体素子 ７ ワイヤー ８ 固着材料 ９ 封止材 １０ プリント基板 １１ 放熱板
Claims (4)
- 【請求項１】 半導体素子を固定するリードフレームの
アイランド部にて溝と突起部とを有し、また前記半導体
素子のパッドと接続するリードにて溝と突起部とを有
し、前記アイランド部の溝は、前記半導体素子を固着す
るための固着材料により満たされており、また前記各突
起部は、前記半導体素子を封止する封止材の外側に延出
し得るようにしたことを特徴とする半導体装置。 - 【請求項２】 前記半導体素子の前記パッドと接続する
前記リードの前記突起部は、前記リードフレームの平面
に対して垂直方向に延出するようにしたことを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】 前記半導体素子を固定する前記アイラン
ド部の前記突起部は、前記リードフレームの平面に対し
て垂直方向に延出するようにしたことを特徴とする請求
項１に記載の半導体装置。 - 【請求項４】 半導体素子を固定するリードフレームの
アイランド部にて溝と突起部とを有し、また前記半導体
素子のパッドと接続するリードにて溝と突起部とを有
し、また前記各突起部が、前記半導体素子を封止する封
止材の外側に延出し得るようにした半導体装置の製造方
法であって、 前記アイランド部及び前記リードのそれぞれ前記溝と前
記突起部を、リードフレームパターンを形成するとき同
時に形成する工程と、 前記半導体素子を固定する前記アイランド部の溝を、前
記半導体素子を固着するときに固着材料により同時に満
たす工程と、を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159291A JPH088384A (ja) | 1994-06-17 | 1994-06-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159291A JPH088384A (ja) | 1994-06-17 | 1994-06-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088384A true JPH088384A (ja) | 1996-01-12 |
Family
ID=15690592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6159291A Withdrawn JPH088384A (ja) | 1994-06-17 | 1994-06-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088384A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19639181A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Ag | Zuleitungsrahmen für ein mikroelektronisches Bauelement |
| CN102834916A (zh) * | 2010-03-10 | 2012-12-19 | 阿尔特拉公司 | 具有隔开的散热器的封装 |
| US9362195B2 (en) * | 2013-07-02 | 2016-06-07 | Sii Semiconductor Corporation | Semiconductor device |
-
1994
- 1994-06-17 JP JP6159291A patent/JPH088384A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19639181A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Ag | Zuleitungsrahmen für ein mikroelektronisches Bauelement |
| WO1998013868A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Aktiengesellschaft | Zuleitungsrahmen für ein mikroelektronisches bauelement |
| CN102834916A (zh) * | 2010-03-10 | 2012-12-19 | 阿尔特拉公司 | 具有隔开的散热器的封装 |
| EP2545584A2 (en) * | 2010-03-10 | 2013-01-16 | Altera Corporation | Package having spaced apart heat sink |
| EP2545584A4 (en) * | 2010-03-10 | 2014-05-21 | Altera Corp | COATING COMPRISING A SPACED HEAT SINK |
| US9362195B2 (en) * | 2013-07-02 | 2016-06-07 | Sii Semiconductor Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04291948A (ja) | 半導体装置及びその製造方法及び放熱フィン | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| JPS59117244A (ja) | 半導体装置 | |
| US6696750B1 (en) | Semiconductor package with heat dissipating structure | |
| JPH088384A (ja) | 半導体装置及びその製造方法 | |
| JP2819282B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH0582672A (ja) | 半導体装置及びその製造方法 | |
| JPS61168926A (ja) | 樹脂基板 | |
| JPH0661391A (ja) | 液冷却型半導体装置及びその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH08288428A (ja) | 樹脂封止型半導体装置 | |
| JP2000150725A (ja) | 半導体装置およびその製造方法 | |
| JPH09172126A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR19990086280A (ko) | 반도체 패키지 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| JPH0312954A (ja) | 樹脂封止型半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| KR100431501B1 (ko) | 고전력 패키지 구조 및 제조 방법 | |
| JPS61240664A (ja) | 半導体装置 | |
| JP2814006B2 (ja) | 電子部品搭載用基板 | |
| JPH11354673A (ja) | 半導体装置 | |
| JP2740161B2 (ja) | 集積回路の実装構造 | |
| JPS6336699Y2 (ja) | ||
| KR100243375B1 (ko) | 비지에이 반도체 패키지와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |