KR100243375B1 - 비지에이 반도체 패키지와 그 제조방법 - Google Patents

비지에이 반도체 패키지와 그 제조방법 Download PDF

Info

Publication number
KR100243375B1
KR100243375B1 KR1019970009483A KR19970009483A KR100243375B1 KR 100243375 B1 KR100243375 B1 KR 100243375B1 KR 1019970009483 A KR1019970009483 A KR 1019970009483A KR 19970009483 A KR19970009483 A KR 19970009483A KR 100243375 B1 KR100243375 B1 KR 100243375B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
leads
chip
semiconductor package
Prior art date
Application number
KR1019970009483A
Other languages
English (en)
Other versions
KR19980073899A (ko
Inventor
류재철
김용연
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970009483A priority Critical patent/KR100243375B1/ko
Priority to TW087103980A priority patent/TW419768B/zh
Priority to JP10069676A priority patent/JPH10270597A/ja
Publication of KR19980073899A publication Critical patent/KR19980073899A/ko
Application granted granted Critical
Publication of KR100243375B1 publication Critical patent/KR100243375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

비지에이 반도체 패키지 및 그 제조방법을 개시한다. 본 발명에 따른 비지에이 반도체 패키지는 반도체 칩을 탑재한 금속재질의 기판과, 상기 칩과 와이어본딩에 의해 연결된 리드를 포함한 것으로, 상기 리드는 그 하면에 접촉되게 구모양으로 형성된 다수의 전도성잉크를 포함하여 된 것을 특징으로 한다. 또한 그 제조방법은 반도체 칩을 탑재한 기판과, 상기 칩과 와이어본딩에 의해 연결된 리드를 포함하여 된 비지에이(BGA) 반도체 패키지의 제조방법에 관한 것으로, 식각법(etching) 및 스탬핑에 의하여 금속재질의 리드프레임을 만드는 1단계와, 상기 리드에 절연테이프를 부착하는 2단계와, 상기 리드와 전기도통되도록 리드의 하면에 다수의 전도성잉크를 도포하는 3단계와, 상기 반도체칩의 단자와 리드를 와이어본딩하는 4단계와, 상기 리드들과 와이어본딩된 칩을 수지로 몰딩하는 5단계와, 몰딩층 밖으로 돌출된 상기 리드 및 댐바를 절단하는 6단계를 포함하여 된 것을 특징으로 한다. 본 발명을 채용함으로써, 원가절감과, 제조공정수 감소와, 효과적인 열방출 및, 향상된 강도등의 효과가 있다.

Description

비지에이 반도체 패키지와 그 제조방법{BGA package and the method of it}
본 발명은 비지에이(BGA, Ball Grid Array) 반도체 패키지와 그 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는 기억소자인 집적회로 칩을 리드프레임에 의해 지지하여 다른 부품과의 조립과정을 거쳐 이루어지게 되는 것으로서, 이때, 리드프레임의 리드가 반도체 패키지의 내부와 외부를 연결하여 주는 도선(lead)의 역할을 하게 된다.
도 1은 일반적인 반도체 패키지를 나타내 보인 개략적 단면도이다. 도면에 도시된 바와 같이, 사각기판상의 방열판(11; 또는 패드)위에 기억소자인 반도체 칩(12)이 탑재되고, 상기 반도체 칩(12)의 주위 즉, 방열판(11)의 테두리부에는 리드(14)가 예들 들면, 양면 절연 테이프와 같은 접착제(13)에 의해 부착되어 있다. 그리고, 상기 반도체 칩(12)과 내부 리드(14)는 와이어(15)에 의해 본딩되어 그 상부 및 하부가 몰딩재(17)에 의해 봉지되고, 상기 내부 리들(14)의 끝단에는 외부 리드(16)가 접속되어 그 일부가 상기 몰딩재의 외부로 돌출되어 있는 구조를 이루고 있다.
그러나, 이러한 반도체 패키지는 그 구조나 기능에 따라 칩온보드(chip on board) 패키지, 리드온칩(lead on chip)패키지, 비지에이(BGA) 패키지등 여러 가지로 구분된다. 특히, 비지에이 반도체 패키지는 리드(lead)에 솔더볼(solder ball)을 형성하여 외부기판의 연결단자와 접촉되어 전기도통 가능하게 구성된다.
종래의 비지에이 반도체 패키지에 채용되는 리드프레임은 미츠비시 가스 케미컬의 비티(BT)수지를 사용하여 만들어졌다. 인쇄회로기판 에칭방법을 채용하여 만들어지는 박판형 기판과 마찬가지로 리드프레임이 만들어지며, 리드프레임에서의 입출력단자 연결은 리드프레임 기판 내부에 통공을 가공하여 상하를 통전시켜 연결하고 있다.
최근 리드프레임형 비지에이 패키지로는 푸지추(Fujitsu)에서 리드프레임형 미세 피치 비지에이 반도체 패키지를 개발하였으나 이는 리드프레임의 상부와 하부를 차례로 반에칭(half etching)하여 단자를 제작하는 방법을 사용한다. 또한, 제안된 리드프레임형 비지에이 반도체 패키지로서 스탬핑(stamping) 및 반에칭 기술을 적용하여 입출력 단자를 제조하는 것을 특징으로 한다.
그러나, 상기한 종래의 반도체 패키지는 그 기판을 고가의 비티(BT)수지를 사용하기 때문에 가격 경쟁률이 떨어지고, 제작공정수가 많으며, 고분자 수지이므로 전기적안정성 및 열적안정성이 결여되는 문제점이 있다. 특히, 상용화되고 있는 박리형 기판인 경우는 칩 및 주변기기로부터 발생된 열에 의하여 얇은 조각으로 갈라지며 크랙이 발생하여 변형이 쉽게 일어난다.
또한, 금속을 사용하는 리드프레임 타입의 경우, 미세 피치 제작시, 입출력 에칭을 적용하여 미소부분만을 남기고 반에칭함으로써 에칭후 응력으로 인하여 변형이 쉽고, 가공상의 어려움이 있다. 소재를 두꺼운 것을 사용할 경우에는 미세피치 제작이 어렵고, 자칫, 과다에칭으로 치수 안정성이 결여된다.
그리고, 압입(coining)제작방법을 사용할 경우에는 이중으로 압인을 해야하기 때문에 리드의 변형이 쉽고 기술적인 난이도가 커져 가공상의 어려움이 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로서, 전기적/열적 안정성을 향상시키고 변형률이 작으며, 가공이 수월하고 치수 안정성이 있는 비지에이 반도체 패키지와 그 제조방법을 제공함에 그 목적이 있다.
도 1은 일반적인 반도체 패키지를 개략적으로 도시한 단면도이다.
도 2는 본 발명에 따른 비지에이 반도체 패키지에 채용되는 리드프레임을 개략적으로 도시한 평면도이다.
도 3는 본 발명에 따른 반도체 패키지의 리드프레임에서 도 2의 'A'부분을 발췌하여 개략적으로 도시한 평면도이다.
도 4는 도 3의 'B'부분을 발췌하여 개략적으로 도시한 단면도이다.
도 5는 경화작업후의 리드프레임을 개략적으로 도시한 단면도이다.
도 6은 칩이 부착된 리드프레임을 개략적으로 도시한 단면도이다.
도 7은 와이어본딩된 리드프레임을 개략적으로 도시한 단면도이다.
도 8은 몰딩된 반도체 패키지를 개략적으로 도시한 단면도이다.
도 9는 리드와 댐바가 절단된 반도체 패키지를 개략적으로 도시한 단면도이다.
도 10은 솔더볼이 채용된 반도체 패키지를 개략적으로 도시한 단면도이다.
도 11은 도 10에 도시된 솔더볼의 배열을 개략적으로 도시한 도면이다.
도 12는 몰딩후의 불균일한 단면을 균일하게 하는 공정을 도시한 도면이다.
〈 도면의 주요 부분에 대한 부호 설명 〉
11...방열판 12, 30...반도체칩
13...접착제 14...내부 리드
15...와이어 16...외부 리드
17...몰딩재 20...리드프레임
21...다이패드 24...절연테이프
25...전도성잉크 26...접착테이프
27...골드 와이어 28...솔더볼
22, 23...리드
상기 목적을 달성하기 위하여 본 발명은 반도체 칩을 탑재한 금속재질의 기판과, 상기 칩과 와이어본딩에 의해 연결된 리드를 포함한 비지에이 패키지에 있어서, 상기 리드는 그 하면에 접촉되게 구모양으로 형성된 다수의 전도성잉크를 포함하여 된 것을 특징으로 한다.
상기 기판의 재질은 구리와 구리합금 및 니켈-철 합금중 어느 하나로 이루어지며, 상기 리드는 전도성잉크에 부착되어 외부기판의 단자와 결합되는 솔더볼을 더 구비하여 된다.
그리고, 상기 전도성잉크들은 상호 편평도를 유지하기 위해 냉간에서 다이와 펀치를 이용해 냉간강압의 다듬질 가공으로 만들어진다.
다른 특징에 있어서, 본 발명은 반도체 칩을 탑재한 기판과, 상기 칩과 와이어본딩에 의해 연결된 리드를 포함하여 된 비지에이 반도체 패키지의 제조방법에 있어서, 식각법(etching) 및 스탬핑에 의하여 금속재질의 리드프레임을 만드는 1단계와, 상기 리드에 절연테이프를 부착하는 2단계와, 상기 리드와 전기도통되도록 내부리드의 하면에 다수의 전도성잉크를 도포하는 3단계와, 상기 반도체 칩의 단자와 리드를 와이어본딩하는 4단계와, 상기 리드들과 와이어본딩된 칩을 수지로 몰딩하는 5단계와, 몰딩층 밖으로 돌출된 상기 리드 및 댐바를 절단하는 6단계를 포함하여 된 것을 특징으로 한다.
바람직하게는, 상기 금속기판은 구리와, 구리합금 및 니켈-철 합금중 어느 하나로 이루어지고, 상기 3단계는 전도성잉크들이 상호 편평도를 유지하기 위해 냉간에서 다이와 펀치를 이용해 냉간 강압을 하는 다듬질 가공단계를 포함한다.
상기 3단계는 스크린 프린팅법과, 금속마스크를 이용한 방법과, 분사 및 투여방법과, 점묘법중 어느 하나로 전도성잉크를 도포하는 단계를 포함하며, 도포된 전도성잉크를 연삭 및 절단공정으로 편평도를 유지하는 단계를 포함한다.
이하, 첨부된 도면을 도면을 참조하여 본 발명에 따른 비지에이 반도체 패키지와 그 제조방법의 실시예들을 상세히 설명한다. 도 2는 본 발명에 따른 반도체 패키지의 리드프레임에서 도 1의 'A'부분을 발췌하여 개략적으로 도시한 평면도이다. 도 3은 도 2의 'B'부분을 발췌하여 개략적으로 도시한 단면도이다. 도 4는 경화작업후의 리드프레임을 개략적으로 도시한 단면도이다. 도 5는 칩이 부착된 리드프레임을 개략적으로 도시한 단면도이다. 도 6은 와이어본딩된 리드프레임을 개략적으로 도시한 단면도이다. 도 7은 몰딩된 반도체 패키지를 개략적으로 도시한 단면도이다. 도 8은 리드와 댐바가 절단된 반도체 패키지를 개략적으로 도시한 단면도이다. 도 9는 솔더볼이 채용된 반도체 패키지를 개략적으로 도시한 단면도이다. 도 10은 도 9에 도시된 솔더볼의 배열을 개략적으로 도시한 도면이다. 도 11은 몰딩후의 불균일한 단면을 균일하게 하는 공정을 도시한 도면이다.
본 발명에 따른 비지에이 반도체 패키지는 종래와 마찬가지로 반도체 칩을 탑재한 기판과, 상기 칩과 와이어본딩에 의해 연결된 리드 및 몰딩부를 포함하여 된다. 이때, 상기 기판(21)과 리드(22)(23)들을 일체로 하여 구성된 것을 리드프레임(20)이라 하며 도 2에 도시된 바와 같다. 이러한 리드프레임(20)은 화학적인 방법으로 식각법을 이용하여 만들어지거나, 기계적인 방법인 스탬핑가공으로 만들어지는데, 상기 리드프레임(20)은 일반적으로 사용하고 있는 고분자수지인 값 비싼 비티(BT)수지 대신에 값 싼 금속을 사용한다. 금속은 여러 가지가 있지만 구리와 구리합금 및 니켈-철 합금을 사용하는 것이 바람직하다.
리드프레임(20)의 다이패드(21)와 리드(22)(23)들이 만들어지면, 도 3에 도시된 바와 같이, 리드(22)들의 상면에 절연테이프(24)를 접착하게 된다. 이 절연테이프(24)는 리드(22)들의 강도 향상을 목적으로 접착되어지며, 리드(22)들간의 절연작용도 하게 된다. 리드(도 2의 22)와 리드(도 2의 23)는 일반적으로 별개인 것과 일체인 것의 두 종류가 있으나, 본 발명에서는 일체인 것을 가지고 설명한다. 리드와 리드가 일체인 것은 통상적으로 반도체 칩과 와이어본딩되는 부위를 내부 리드라 칭하고, 외부기기의 단자와 결합되는 부위를 외부 리드라 칭한다. 이러한 리드(22)(23)의 상면의 절연테이프(24)가 부착된 면에 상기 리드(22)와 전기도통되도록 전도성잉크(25)를 각 리드별로 한 개씩 도포한다.
도 3에서 전도성잉크(25)가 도포된 부위인 'B'부위를 확대하여 보면 도 4에 도시된 바와 같다. 상기 리드(22)의 단면은 사각형이며, 그 상면에 놓인 전도성잉크(25)는 구형이다. 상기 전도성잉크(25)는 네가지 방법에 의하여 리드의 상면에 도포된다. 그 방법들은 실크스크린 프린팅(silk screen printing)법, 메탈마스크(metal mask)를 이용한 도포법, 분사(injection) 및 투여(dispensing)법을 이용한 도포법, 점묘(dotting)법에 의한 도포법등이 있다. 이러한 네가지 방법중에 적어도 하나의 방법으로 도포된 전도성잉크(25)는 상호 편평도를 유지하기 위해 냉간에서 다이와 펀치를 이용해 냉간 강압을 하는 다듬질가공을 거치게 된다. 이러한 다듬질 가공을 거친 리드프레임이 도 5에 나타내였다. 특히, 전도성잉크(25)의 높이는 절연테이프(24)의 높이와 동일한 것이 바람직하다. 상기 다듬질 가공은 그 공정 전후에 전처리와 후처리를 행하여진 후에 이루어지며, 공정이 마무리된 전도성잉크(24)는 그 단면이 거의 사각형의 형태를 가지게 된다.
상기한 전도성잉크(25)와 절연테이프(24)들이 상호 편평도가 유지되도록 다듬질 가공이 마루리되면, 다이패드(21) 상면에 접착테이프(26)를 장착하고 접착테이프(26)의 상면에는 반도체 칩(30)이 안착된다.
반도체 칩(30)이 다이패드(21) 상면에 놓이게 되면, 도 7에 도시된 바와 같이, 반도체 칩(30)의 단자와 리드(22)들을 골드와이어(gold wire)로 잇게 하는 와이어 본딩 과정을 거치게 된다. 이로써 반도체 칩과 리드는 서로 전기도통하게 되어 전기적 신호를 타단에 연결될 외부기기와 교류하게 된다.
리드프레임의 리드(22)와 반도체 칩(30)이 전기도통되도록 와이어본딩되면 도 8에 도시된 바와 같이, 몰딩수지로 리드프레임 전면에 걸쳐 몰딩하게 된다. 몰딩과정 완료되면, 리드프레임은 몰딩수지 내부로 잠겨지고 밖으로 돌출되는 것은 리드(23)뿐이며 전체적으로 직육면체형태를 띠게 된다.
몰딩과정이 마무리된 반도체 패키지는 몰딩수지 밖으로 돌출된 리드프레임의 리드(23)를 잘라내고 리드들을 연결하고 있는 댐바도 역시 잘라내게 되어 도 9와 같은 단면을 나타내게 된다.
외부기기의 접속단자와 연결될 리드(23)가 잘라진 반도체 패키지는 전도성잉크(25)의 상면에 도 10에 도시된 바와 같이 솔더볼(28)을 접착한다. 이 솔더볼(28)은 반도체 칩(30)과 와이어본딩된 리드들과 전도성잉크를 통해 전기도통되므로 외부기기의 접속단자와 연결되어 전기적신호를 주고 받게 되는 전달자 역할을 한다.
또한, 상기 리드(22)의 상면에 놓인 전도성잉크(25)와, 이 전도성잉크(25)의 상면에 놓인 솔더볼(28)은 리드들마다 교차적으로 형성되어 반도체 패키지는 도 11과 같은 표면구조를 가지게 된다. 교차적으로 형성된 솔더볼은 공간적으로 여유가 있기 때문에 종래에 비해 실장이 수월하게 한다.
한편, 상기 솔더볼(28)은 전도성잉크(25)와 접촉된 상태에서 반도체 패키지에 놓여져야 한다. 도 12a에 나타낸 바와 같이 전도성잉크(25)들간의 높이가 불균일해져 몰딩수지층 밖으로 전도성잉크(25)가 나오지 못하면 몰딩수지층 상면에 솔더볼(28)을 접촉해도 전기적 도통이 없다. 이런 경우는 몰딩 실시후, 리드와 댐바를 절단할 때 많이 발생된다. 따라서, 몰딩후, 몰딩수지층 밖으로 전도성잉크의 노출을 위해서는 몰딩수지층을 연삭공정 및 절단공정을 통해 균일하게 해야 한다. 상기 연삭공정과 절단공정을 마친 반도체 패키지를 도 12b에 나타내었다. 이로써, 전도성잉크(25)들간의 높이가 균일해지고, 절연테이프(24)도 균일한 높이를 유지하게된다.
상기한 특징적 제조방법으로 만들어지고, 특징적 구성을 가진 반도체패키지는 다음과 같이 작동을 한다.
리드프레임의 다이패드 상면에 반도체 칩이 놓이게 되고 이 반도체 칩은 리드프레임의 리드들과 전기도통되도록 와이어본딩 된다. 상기한 리드들의 상면에 전도성잉크가 도포되고, 이 전도성잉크의 상면에는 솔더볼이 놓여지게 되어 외부기기의 접속단자와 결합된다. 따라서, 외부기기의 전기적 신호는 솔더볼을 통해 전도성잉크를 지나게 되고 리드를 따라 반도체 칩으로 전해지고 반도체 칩으로부터 나온 전기적 신호는 그 역으로 외부기기의 접속단자에 전해진다. 이때, 이러한 과정을 되풀이하면서 반도체 칩과 외부기기에 의해 열이 발생되어 반도체 패키지의 휘어짐 및 크랙 등을 유발시키지만, 본 발명에서는 리드프레임 기판을 금속으로 하였기 때문에 방열효과가 뛰어나 열을 효과적으로 방출하게 된다. 또한 리드프레임 제작시 기존 소재를 그대로 사용하여 에칭 또는 스탬핑하므로 미세피치 가공이 수월하다. 그리고, 리드를 여러번 압인하여 리드를 만드는 것 대신에 전도성잉크를 도포하여 사용하기 때문에 치수안정성이 유지되고, 향상된 강도를 가지게 된다.
상기한 본 발명에 따른 비지에이 반도체 패키지는 다음과 같은 효과가 있다.
첫째, 원소재 비용이 절감된다.
본 발명에서는 일반적으로 사용되고 있는 고분자 수지인 값 비싼 비티(BT) 수지대신에 값싼 금속 예컨대, 구리와, 구리합금 및 니켈-철 합금을 사용함으로써, 적은 단가의 비지에이 리드프레임을 제작할 수 있다.
둘째, 방열 효율이 향상된다.
종래의 박리형 리드프레임은 칩 및 주변기기로부터 발생되는 열에 의하여 휘어지거나, 얇은 조각으로 갈라지며, 크랙이 발생되지만, 본 발명에 따른 비지에이 반도체 패키지에 채용되는 리드프레임은 금속재질로 대체함으로써, 변형이 근원이 되는 열을 효과적으로 방출할 수 있는 장점을 지닌다.
셋째, 리드의 변형이 적다.
본 발명에 따른 비지에이 반도체 패키지에 채용된 리드프레임은 그 재질이 금속이므로 칩 및 주변기기로부터 발생되는 열을 효과적으로 방출할 수 있어 종래에 비해 리드의 변형이 적은 이점이 있다. 또한, 외부기기와 연결되는 입출력단자를 전도성잉크로 만들기 때문에, 외부기기와 연결시의 구부림, 진동, 충격등으로 발생되는 변형을 방지할 수 있다.
넷째, 강도가 향상된다.
종래의 리드프레임은 에칭으로 제작시에 두꺼운 소재를 사용하여 반에칭을 하기 때문에 미세피치 가공이 어려우나, 본 발명에서는 리드프레임 제작시에 반에칭을 적용하지 않고 기존 소재를 그대로 사용하여 에칭 또는 스탬핑 가공을 하므로 미세피치 가공이 수월하며 강도가 종래에 비해 향상된다.
다섯째, 실장이 수월하다.
본 발명에 따른 비지에이 반도체 패키지는 입출력단자인 리드를 전도성잉크와 솔더볼로 대체하여 그 만큼 피치상의 여유가 있기 때문에 실장이 쉽다.
상기한 본 발명에 따른 비지에이 반도체 패키지의 제조방법은 다음과 같은 효과가 있다.
첫째, 제조비용이 절감된다.
본 발명에서는 일반적으로 사용되고 있는 고분자 수지인 값 비싼 비티(BT)수지 대신에 값 싼 금속을 사용하므로, 적은 단가의 리드프레임을 만들 수 있다. 또한, 종래의 리드프레임은 박리형 기판을 사용하여 만들기 때문에 제조공정이 많고, 수율저하 및 적층두께 조절, 솔더마스크 크랙 등 제조비용이 많았으나, 금속을 이용하여 제작함으로써 제조공정이 단순해지고, 전체 두께조절이 수월하며, 박리공정과 포토솔더 레지스트 도포 및 드릴공정이 필요하지 않기 때문에 수율 향상은 물론 리드프레임 제조비용이 절감되는 이점이 있다.
둘째, 미세한 피치제작이 가능하다.
비지에이 반도체패키지의 리드프레임을 에칭으로 제작시에 두꺼운 소재를 사용하여 반에칭을 하기 때문에 미세피치 제작이 어려우나, 본 발명에서는 리드프레임 제작시에 반에칭을 적용하지 않고 기존 소재를 그대로 사용하여 에칭 또는 스탬핑하므로 미세피치 가공이 수월한 이점이 있다.
셋째, 솔더볼 접착시 치수안정성이 있다.
본 발명은 리드프레임의 리드에 전도성잉크를 도포하여 입출력단자를 만든 후에 압인공정을 통해 편평도를 유지시켜 솔더볼을 접속하기 때문에 치수 안정성을 가지는 이점이 있다.
넷째, 몰딩후, 후처리가 필요없다.
본 발명에 따른 비지에이 반도체 패키지 제조방법은 리드프레임이 완성된 후 수지몰딩시, 전도성잉크가 평활도를 유지함으로써, 몰딩후 전도성 잉크의 불균일한 돌출성으로 행하여만 하는 후처리(편평도를 주기 위한 가공)를 행할 필요가 없는 이점이 있다.
본 발명은 도면에 도시된 실시예들을 참도로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예들이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위에 의해 정해져야 할 것이다.

Claims (2)

  1. 반도체 칩;
    상기 반도체 칩과 와이어본딩에 의하여 전기적으로 접속되는 복수개의 리드;
    상기 리드의 일면에 부착하여 이들의 간격을 유지하는 절연 테이프;
    상기 리드의 아랫면에 접촉되게 구모양으로 형성된 복수개의 전도성 잉크;
    상기 전도성 잉크에 각각 부착되어 외부 기판의 단자와 결합되는 솔더 볼;
    및
    상기 반도체 칩과 리드의 접합부를 봉지하는 몰딩 수지;를 포함하는 것을 특징으로 하는 비지에이 반도체 패키지.
  2. 반도체 칩을 탑재한 기판을 마련하는 단계;
    금속 소재의 복수개의 리드를 마련하는 단계;
    상기 리드에 절연 테이프를 부착하는 단계;
    상기 각 리드의 아랫면에 전기적으로 연결되는 다수개의 전도성 잉크를 형성하는 단계;
    상기 반도체 칩의 단자와 리드를 와이어본딩하는 단계;
    상기 반도체 칩과 리드의 접합부를 몰딩수지로 몰딩하는 단계;
    상기 몰딩수지 외부로 돌출된 상기 리드와, 상기 리드를 지지하고 있는 댐바를 절단하는 단계; 및
    상기 전도성 잉크의 아랫면에 외부 기판의 단자와 전기적 신호를 전달하는 솔더 볼을 형성하는 단계;를 포함하는 것을 특징으로 하는 비지에이 패키지의 제조방법.
KR1019970009483A 1997-03-20 1997-03-20 비지에이 반도체 패키지와 그 제조방법 KR100243375B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970009483A KR100243375B1 (ko) 1997-03-20 1997-03-20 비지에이 반도체 패키지와 그 제조방법
TW087103980A TW419768B (en) 1997-03-20 1998-03-18 Ball grid array (BGA) semiconductor package and method of manufacturing the same
JP10069676A JPH10270597A (ja) 1997-03-20 1998-03-19 Ｂｇａ半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970009483A KR100243375B1 (ko) 1997-03-20 1997-03-20 비지에이 반도체 패키지와 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980073899A KR19980073899A (ko) 1998-11-05
KR100243375B1 true KR100243375B1 (ko) 2000-02-01

Family

ID=19500194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970009483A KR100243375B1 (ko) 1997-03-20 1997-03-20 비지에이 반도체 패키지와 그 제조방법

Country Status (3)

Country Link
JP (1) JPH10270597A (ko)
KR (1) KR100243375B1 (ko)
TW (1) TW419768B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102023100B1 (ko) * 2018-05-15 2019-11-04 주식회사 네패스 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883878A (ja) * 1994-09-09 1996-03-26 Kawasaki Steel Corp 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883878A (ja) * 1994-09-09 1996-03-26 Kawasaki Steel Corp 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム

Also Published As

Publication number Publication date
JPH10270597A (ja) 1998-10-09
TW419768B (en) 2001-01-21
KR19980073899A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
JP2929273B2 (ja) ボールグリッドアレイ半導体パッケージ用ユニットｐｃｂキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
JP3793628B2 (ja) 樹脂封止型半導体装置
US6841414B1 (en) Saw and etch singulation method for a chip package
KR101604154B1 (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US7002251B2 (en) Semiconductor device
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
US20040262752A1 (en) Semiconductor device
JP2000232186A (ja) 半導体装置およびその製造方法
KR100243375B1 (ko) 비지에이 반도체 패키지와 그 제조방법
KR100726762B1 (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
JPH08340069A (ja) リードフレーム及びこれを用いた半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100231841B1 (ko) 비지에이 반도체 패키지
KR100250145B1 (ko) 비지에이반도체패키지와그제조방법
JP3916352B2 (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100321149B1 (ko) 칩사이즈 패키지
KR200187486Y1 (ko) 반도체 패키지
JPH0982840A (ja) Ｐｂｇａ半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee