JPH0883878A - 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム - Google Patents

半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム

Info

Publication number
JPH0883878A
JPH0883878A JP21582094A JP21582094A JPH0883878A JP H0883878 A JPH0883878 A JP H0883878A JP 21582094 A JP21582094 A JP 21582094A JP 21582094 A JP21582094 A JP 21582094A JP H0883878 A JPH0883878 A JP H0883878A
Authority
JP
Japan
Prior art keywords
semiconductor
chip
lead
inner lead
outer frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21582094A
Other languages
English (en)
Other versions
JP2837355B2 (ja
Inventor
Moichi Matsukuma
茂一 松熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16678806&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0883878(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP21582094A priority Critical patent/JP2837355B2/ja
Publication of JPH0883878A publication Critical patent/JPH0883878A/ja
Application granted granted Critical
Publication of JP2837355B2 publication Critical patent/JP2837355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】半導体ＩＣチップのパッケージであるボール・
グリッド・アレイ・パッケージにおいて、リード端子と
しての金属製の凸部の先端部の水平度を容易に確保でき
るようにする。 【構成】導電性材料からなるリード・フレーム２の上面
に絶縁接着剤３を介して半導体ＩＣチップ１を固定する
とともに、そのリード・フレーム２のインナ・リード２
Ｂと半導体ＩＣチップ１のパッドとを、ワイヤ６を介し
て電気的に接続する。そして、インナ・リード２Ｂの裏
面側の所定部分を露出するように全体をモールド樹脂１
３で封止し、その後に半田メッキ処理を行ってインナ・
リード２Ｂの裏面側にリード端子としての半田ボール
４，…，４を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体ＩＣチップの
パッケージの構造及びその製造方法並びにリード・フレ
ームに関し、特に、表面実装型の多端子ＬＳＩパッケー
ジの一種であるボール・グリッド・アレイ（ＢＧＡ：Ba
ll Grid Array ）型のパッケージを改良したものであ
る。
【０００２】
【従来の技術】従来から高密度の表面実装型パッケージ
として、外観四角形の各側面に一定ピッチでガル・ウイ
ング状のリード端子（Gull Wing Type Lead ）を多数配
置したクワッド・フラット・パッケージ（ＱＦＰ：Quad
Flat Package ）が多く利用されている。その一方で、
ＬＳＩの高密度化実装が進み、ＬＳＩが大規模化し且つ
高速化されているため、リード端子の本数は増加傾向に
ある。
【０００３】そして、リード端子の本数が増加すれば、
パッケージの外形寸法をそのままにするには、ＱＦＰの
構造から必然的に各リード端子間のピッチを狭くするこ
とになるが、これでは、完成したパッケージを取り扱う
際にピン曲がりが発生し易くなり、実装工程の歩留り悪
化やテスト時の歩留り悪化という品質レベル低下の原因
になってしまう。なお、リード端子間のピッチを広げる
には、パッケージの外形寸法を大きくして各辺の長さを
延ばせばよいのであるが、これではリード長が長くなる
から、インダクタンス値が高くなり、ノイズ等の誘発原
因となってしまう。このように、現在多用されているＱ
ＦＰは、ＬＳＩの高密度化に十分に対応できないという
大きな欠点を有している。
【０００４】このようなＱＦＰが有する欠点を解決し得
る従来の技術として、「日経エレクトロニクス」１９９
４年２月１４日号（no.601）の５９〜７３頁に開示され
ているボール・グリッド・アレイ・パッケージがある。
即ち、ボール・グリッド・アレイ・パッケージは、上記
文献の６１頁の図２に開示されるような構造を有してい
て、これを簡単に説明すれば、両面プリント配線基板に
半導体ＩＣチップを搭載し、その配線基板の表面に形成
された配線パターンの各配線と半導体ＩＣチップの各パ
ッドとを、ワイヤ・ボンディングで電気的に接続する。
基板表面側の配線は基板端部まで延びていて、その端部
に形成されたスルーホールを介して基板底面側の配線端
部に導通している。基板底面側の配線は、基板周縁部か
ら基板中央部に向かって延びていて、各配線の先端部が
グ格子状に並ぶようになっている。そして、その基板底
面側の各配線の先端部に球形の半田（半田ボール）が固
定されている。
【０００５】このような構成であれば、リード端子とし
て機能する半田ボールが２次元に配置されるから、端子
ピッチが同じ端子数のＱＦＰに比べて非常に広くなり、
しかも一括リフロで半田付けが可能であるため実装工程
が簡易になるという利点を有している。
【０００６】
【発明が解決しようとする課題】確かに従来のボール・
グリッド・アレイ・パッケージであっても上述したよう
な利点が期待できるのであるが、以下のような問題点を
有しているため、ＱＦＰに取って代わる程に実用化は進
んでいないのが現状である。即ち、従来のボール・グリ
ッド・アレイ・パッケージが有する問題点とは、先ず製
造上の問題として、両面配線基板としてガラス・エポキ
シ樹脂基板が使われているため、半導体ＩＣチップをダ
イ・ボンディング・エポキシ樹脂を介して配線基板に接
着させそのエポキシ樹脂を加熱して硬化させる工程や、
ダイ・ボンドされた半導体ＩＣチップの各パッドと基板
表面の配線とをワイヤ・ボンディングにより電気的に接
続する工程等の際に、配線基板に熱が加わると、基板自
体に反りが発生する可能性が高い。そして、配線基板の
水平度が悪化すると、後に固定される複数の半田ボール
の水平面に対する端部の高さの均一性（半田ボール端部
の水平度）が確保できなくなって、実装工程の際に接続
不良が発生し易くなってしまう。
【０００７】また、配線基板の底面側に半田ボールを固
定する必要があるため、樹脂モールドされるのは半導体
ＩＣチップが固定される配線基板の表面側だけとなって
しまい、底面側の配線は外気に晒されてしまう。しか
も、一方の面だけが樹脂モールドされると、その成形温
度が１５０〜２００℃もあることから、常温に戻ったと
きにモールド樹脂と配線基板との熱膨張の差でやはり配
線基板の水平度が悪化してしまい、上記と同様に半田ボ
ール端部の水平度が確保できず、実装工程の際に接続不
良が発生し易くなってしまう。
【０００８】そして、一定寸法の半田ボールの製造自体
が困難であるから、配線基板の水平度が高くても複数の
半田ボールの水平面に対する端部の高さを均一にするこ
とは容易ではないし、半田ボールの固定作業も非常に面
倒であった。しかも、半田ボール端部の水平度の外観検
査も極めて困難であった。次に、特性上の問題として、
グリッド・アレイ状に配置される半田ボールのピッチを
均一にするために、配線基板の表裏面間を導通させるス
ルーホールを基板周縁部に集中させているため、配線長
が長くなり、インダクタンス及び電気抵抗値が増大し、
ノイズ発生の可能性や信号の遅延を大きくし、特性劣化
を招いてしまう。
【０００９】また、信頼性の問題として、特に耐湿性の
問題がある。つまり、ガラス・エポキシ樹脂とモールド
樹脂との界面の密着力が弱いため、高温高湿試験，プレ
ッシャ・クッカ試験等の環境試験において、従来のプラ
スチックＱＦＰに比べて耐久性が低いという欠点を有し
ていた。そして、製造上の問題として、現在のボール・
グリッド・アレイ・パッケージはガラス・エポキシ材料
からなる配線基板を使用するため、従来のＱＦＰの製造
に用いていた装置の兼用化が困難であり、上記半田ボー
ル端部の水平度確保の困難性とも相まって、製造コスト
も増大する傾向にある。
【００１０】本発明は、このような従来のボール・グリ
ッド・アレイ・パッケージの種々の問題点に着目してな
されたものであって、リード端子としての金属ボール端
部の水平度を容易に確保でき、しかも製造コストの低減
等も図ることができる半導体ＩＣチップのパッケージ，
その製造方法及びそれに好適なリード・フレームを提供
することを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明である半導体ＩＣチップのパッ
ケージは、半導体ＩＣチップの各パッドと電気的に接続
され且つ同一平面内に配置される導電性材料からなる複
数のインナ・リードと、これらインナ・リードの前記半
導体ＩＣチップが配置される側とは逆側の面に形成され
る同一高さの金属製の凸部と、これら金属製の凸部の先
端部分を露出させた状態で前記半導体ＩＣチップ及び前
記インナ・リードを封止する絶縁部材と、を備えた。
【００１２】また、請求項２に係る発明は、上記請求項
１に係る発明である半導体ＩＣチップのパッケージにお
いて、前記凸部を半田製とした。そして、請求項３に係
る発明は、上記請求項１，請求項２に係る発明である半
導体ＩＣチップのパッケージにおいて、前記絶縁部材を
プラスチックとした。さらに、請求項４に係る発明は、
上記請求項１〜請求項３に係る発明である半導体ＩＣチ
ップのパッケージにおいて、前記インナ・リードの前記
半導体ＩＣチップのパッドと電気的に接続される位置か
ら前記金属製の凸部が形成される位置までの間を含む領
域を、非磁性体金属膜で被覆した。
【００１３】そして、請求項５に係る発明は、上記請求
項１〜請求項４に係る発明である半導体ＩＣチップのパ
ッケージにおいて、前記インナ・リードに幅広のパッド
領域を形成した。請求項６に係る発明は、この請求項５
に係る発明において、前記パッド領域に前記凸部を形成
した。上記目的を達成するために、請求項７に係る発明
は、パッケージ裏面にリード端子として複数の金属製の
凸部を有する半導体ＩＣチップのパッケージの製造方法
において、前記金属製の凸部をメッキ処理によって形成
するようにした。
【００１４】また、上記目的を達成するために、請求項
８に係る発明である半導体ＩＣチップのパッケージの製
造方法は、外枠部の内側に複数のインナ・リードをそれ
ぞれが同一平面内に位置するように形成してなる導電性
材料製のリード・フレームを用意し、そのリード・フレ
ームの一方の面側に電気的に絶縁した状態で半導体ＩＣ
チップを固定し、その半導体ＩＣチップの各パッドと前
記インナ・リードとを電気的に接続し、前記インナ・リ
ードの前記半導体ＩＣチップが固定されている側とは逆
側の面の一部と前記外枠部全体とが外部に露出するよう
に前記半導体ＩＣチップ及び前記リード・フレームを絶
縁部材内に封止し、そして、前記外枠部を電極としてメ
ッキ処理を行って前記インナ・リードの前記露出部分に
同一高さの金属製の凸部を形成し、その後に、前記外枠
部を切り離すようにした。
【００１５】そして、請求項９に係る発明は、上記請求
項８に係る発明である半導体ＩＣチップのパッケージの
製造方法において、金型成形により前記半導体ＩＣチッ
プ及び前記リード・フレームを前記絶縁部材内に封止
し、その金型成形の際には、前記インナ・リードの前記
露出する部分に金型の内面を密着させるようにした。さ
らに、請求項１０に係る発明は、上記請求項８及び請求
項９に係る発明である半導体ＩＣチップのパッケージの
製造方法において、前記インナ・リードの前記凸部が形
成される面を、その凸部を形成する前に非磁性体金属膜
で被覆するようにした。
【００１６】また、請求項１１に係る発明は、上記請求
項８〜請求項１０に係る発明である半導体ＩＣチップの
パッケージの製造方法において、前記インナ・リードの
前記外枠部に近接した部分に肉薄の部分を形成し、その
肉薄の部分は前記絶縁部材内には封止せず、そして、そ
の肉薄の部分を境に前記インナ・リードを切断して前記
外枠部を切り離すようにした。
【００１７】そして、請求項１２に係る発明は、上記請
求項８〜請求項１１に係る発明である半導体ＩＣチップ
のパッケージの製造方法において、前記インナ・リード
の前記絶縁部材に封止される領域の外端部分に、前記絶
縁部材と強固に結合するストッパ部を形成した。さら
に、請求項１３に係る発明は、上記請求項８〜請求項１
２に係る発明である半導体ＩＣチップのパッケージの製
造方法において、前記インナ・リードの前記外枠部側端
部から前記凸部が形成される位置までの電気抵抗値を、
前記複数のインナ・リード同士で一致させた。
【００１８】またさらに、請求項１４に係る発明は、上
記請求項７〜請求項１３に係る発明である半導体ＩＣチ
ップのパッケージの製造方法において、前記メッキ処理
を半田メッキ処理とした。そして、請求項１５に係る発
明は、上記請求項７〜請求項１４に係る発明である半導
体ＩＣチップのパッケージの製造方法において、前記メ
ッキ処理の後に溶融アニール処理を行うようにした。
【００１９】一方、上記目的を達成するために、請求項
１６に係る発明であるリード・フレームは、導電性材料
からなる外枠部と、この外枠部の内側に水平に支持され
た導電性材料からなる複数のインナ・リードと、このイ
ンナ・リードの前記外枠部側端部近傍に形成された肉薄
部と、前記インナ・リードの前記肉薄部の前記外枠部と
は逆側に形成され且つそのインナ・リードが絶縁部材内
に封止された場合にその絶縁部材と強固に結合するスト
ッパ部と、を備えた。
【００２０】また、請求項１７に係る発明は、上記請求
項１６に係る発明であるリード・フレームにおいて、前
記複数のインナ・リードに幅広のパッド領域を形成し
た。そして、請求項１８に係る発明は、上記請求項１７
に係る発明であるリード・フレームにおいて、前記パッ
ド領域の一面であって前記複数のインナ・リード同士で
同じ側を向く面を非磁性体金属膜で被覆した。
【００２１】さらに、請求項１９に係る発明は、上記請
求項１７及び請求項１８に係る発明であるリード・フレ
ームにおいて、前記インナ・リードの前記外枠部側端部
から前記パッド領域までの電気抵抗値を、前記複数のイ
ンナ・リード同士で一致させた。
【００２２】
【作用】請求項１に係る発明にあっては、半導体ＩＣチ
ップの各パッドは各インナ・リードに導通し、それらイ
ンナ・リードは金属製の凸部を介してパッケージ外部と
導通する。従って、その金属製の凸部を実装ボードの端
子に電気的に接続することにより実装が完了する。この
際、金属製の凸部は同じ高さであり且つその金属製の凸
部が形成される各リード・フレームも同一平面内に位置
するから、各金属製の凸部の端部は水平に保たれ、一括
した半田付けも可能である。そして、インナ・リードは
導電性材料からなるため、ガラス・エポキシ樹脂のよう
に製造途中の加熱処理によって反ってしまう可能性は小
さい。
【００２３】特に、請求項２に係る発明であれば、金属
製の凸部自体が半田製であるから、実装の際に加熱する
だけで一括リフロ・半田付けが行われる。また、請求項
３に係る発明であれば、封止する絶縁部材がプラスチッ
クであるため、既存の設備を利用して大量生産が可能で
ある。そして、請求項４に係る発明であれば、インナ・
リードの非磁性体金属膜で被服された部分のインダクタ
ンスが低くなるから、半導体ＩＣチップの高速スイッチ
ング動作が容易になる。
【００２４】さらに、請求項５に係る発明であれば、パ
ッド領域が、半導体ＩＣチップを動作させる際に発生す
る熱の放散を促進させる。そして、請求項６に係る発明
のようにパッド領域に金属製の凸部が形成されると、パ
ッド領域が幅広であることから、リード・フレームと金
属製の凸部との結合が強固になる。
【００２５】一方、請求項７に係る発明であれば、半導
体ＩＣチップのパッケージを製造するに当たり、リード
端子としての金属製の凸部をメッキ処理によって形成す
るため、複数の金属製の凸部の高さが一定になる。即
ち、メッキ処理の条件（電流分布状態等）を金属製の凸
部が形成される位置間で一致させるだけで、各凸部の高
さは一定になる。
【００２６】また、請求項８に係る発明であれば、半導
体ＩＣチップ及びリード・フレームを絶縁部材内に封止
した段階では、リード・フレームの外枠部の全体と、イ
ンナ・リードの半導体ＩＣチップが固定されている側と
は逆側の面の一部とが、絶縁部材から露出しているか
ら、リード・フレームの外枠部を電極としてメッキ処理
を行うと、各インナ・リードの露出している部分に金属
の膜が形成される。従って、そのメッキ処理を所定時間
連続すれば、各リード・フレームの露出している部分に
金属製の凸部が形成される。この場合、メッキ処理の条
件（電流分布状態等）を金属製の凸部が形成される位置
間で一致させるだけで、各凸部の高さは一定になる。そ
して、凸部が形成された後に外枠部を切り離せば、各イ
ンナ・リード同士は電気的に独立する。
【００２７】そして、請求項９に係る発明であれば、金
型成形の際に金型が接触している部分には絶縁材料は付
着しないから、インナ・リードの一部を外部に露出させ
る開口部が、封止工程と同時に形成される。従って、絶
縁材料で全体を封止した後でインナ・リードの一部を露
出させるための開口処理を行う必要はない。そして、単
なる接触ではなく、金型の内面を密着させるため、開口
部の深さは高い精度で一定になる。
【００２８】さらに、請求項１０に係る発明であれば、
メッキ処理によって形成される金属製の凸部とインナ・
リードとが強固に接着される。また、請求項１１に係る
発明であれば、インナ・リードを肉薄部で切断すること
は容易であるから、外枠部を容易に切り離せる。そし
て、請求項１２に係る発明であれば、インナ・リードの
抜け方向への移動がストッパ部によって妨げられるか
ら、外枠部を切り離す際の力でインナ・リードが誤って
抜けてしまうようなことがない。
【００２９】さらに、請求項１３に係る発明であれば、
メッキ処理の条件が金属製の凸部が形成される位置間で
一致する。また、請求項１４に係る発明であれば、金属
製の凸部として半田製の凸部が形成される。そして、請
求項１５に係る発明であれば、溶融アニール処理によっ
て金属製の凸部とインナ・リードとの間の結合状態が良
好になる。
【００３０】ここで、請求項１６〜請求項１９に係る発
明であるリード・フレームは、上記請求項８〜請求項１
５に係る半導体ＩＣチップのパッケージの製造方法を実
行する上で好適なリード・フレームである。例えば、請
求項１６に係る発明であれば、上記請求項１１，請求項
１２に係る発明と同様に、外枠部を容易に切り離すこと
ができ、しかも外枠部を切り離す際の力でインナ・リー
ドが誤って抜けてしまうようなことを防止できるインナ
・リードとなる。また、請求項１７に係る発明であれ
ば、半導体ＩＣチップで発生する熱の放散を促進できる
インナ・リードとなる。そして、請求項１８に係る発明
であれば、メッキ処理によって形成される金属製の凸部
との結合が強固になる。さらに、請求項１９に係る発明
であれば、メッキ条件が各インナ・リード同士で一致す
るようになる。
【００３１】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１乃至図５は本発明の第１実施例を示す図で
あって、各図は半導体ＩＣチップのパッケージング工程
を説明するための図であり、完成した状態は図５に示さ
れる。
【００３２】このパッケージング工程を順番に説明する
と、先ず図１に示すように、半導体ＩＣチップ１を、リ
ード・フレーム２上に絶縁接着剤３を介して電気的に絶
縁した状態で固定する。ここで、リード・フレーム２を
形成する材料には、導電性材料である金属であればいか
なる材料を用いても構わないが、半導体ＩＣチップ１を
特に高速のクロック（例えば、２００ＭＨｚ）で動作さ
せるような場合には、低インダクタンスの非磁性体材料
（例えば、Ｃｕ系合金材料）を用いることが好ましい。
また、リード・フレーム２は、従来のパッケージに用い
られていたリード・フレームと基本的には同じであり、
薄い金属板（例えば、0.１ｍｍ厚のＣｕ系合金板）を所
定の形状にエッチング或いはスタンピングにより加工し
て所定パターンに形成される。なお、図１その他の図面
は、図示及び説明を容易にするため、リード・フレーム
２等の極薄い部材をやや厚めに描いている。
【００３３】図２は、本実施例に適用されるリード・フ
レーム２の平面形状の一例を示している。即ち、リード
・フレーム２は、長方形状の枠である外枠部２Ａと、こ
の外枠部２Ａの内側面から水平に内側に向かって延びる
多数のインナ・リード２Ｂ，…，２Ｂと、これらインナ
・リード２Ｂ，…，２Ｂと平行に形成され且つ先端が破
線で示す領域（後に半導体ＩＣチップ１が固定される領
域）に至る支持用腕２Ｃとから構成されている。なお、
各インナ・リード２Ｂは、外枠部２Ａに対して水平にな
っているため、同一平面内に位置するようになってい
る。
【００３４】また、各インナ・リード２Ｂは、その基端
部が結合される外枠部２Ａの内側面に対して垂直に延び
る細長い薄板状に形成されていて、その中途部分には、
隣合ったインナ・リード２Ｂ同士では長手方向で前後に
ずれるように、幅広のパッド部２ａが複数（本実施例で
は、二つずつ）設けられている。ただし、各インナ・リ
ード２Ｂ同士は、外枠部２Ａを介してのみ導通するよう
に、異なるインナ・リード２Ｂのパッド部２ａ，２ａ同
士も非接触となっている。
【００３５】各インナ・リード２Ｂに設けられている二
つのパッド部２ａのうちの一方の裏面側には、図２に破
線○印で示すように金属製の凸部としての半田ボール４
が形成されるのであるが、いずれのパッド部２ａに半田
ボール４を形成するかは任意である。ただし、インナ・
リード２Ｂの半田ボール４が形成されるパッド部２ａか
ら外枠部２Ａとの結合部分までの間の電気抵抗値を、各
インナ・リード２Ｂ同士で同じ大きさにしている。具体
的には、外枠部２Ａとこれに最も近いパッド部２ａとの
間のインナ・リード２Ｂの幅寸法を、そのパッド部２ａ
が外枠部２Ａに近いインナ・リード２Ｂでは相対的に細
く、パッド部２ａが外枠部２Ａから遠いインナ・リード
２Ｂでは相対的に太くすることにより、各インナ・リー
ド２Ｂの外枠部２Ａとこれに最も近いパッド部２ａとの
間の電気抵抗値を同じ大きさにするとともに、各パッド
部２ａ間の幅を比較的太くしてこの部分の電気抵抗値を
十分に小さくして、各インナ・リード２Ｂの半田ボール
４が形成されるパッド部２ａと外枠部２Ａとの間の電気
抵抗値を実質的に同じ大きさにしている。
【００３６】なお、インナ・リード２Ｂ全体を十分に太
くして長さによる電気抵抗値の違いを小さくし、もって
各インナ・リード２Ｂの半田ボール４が形成されるパッ
ド部２ａと外枠部２Ａとの間の電気抵抗値を実質的に同
じ大きさにすることも考えられるが、これでは後に外枠
部２Ａを切り離す際の作業性が悪くなってしまう。さら
に、各インナ・リード２Ｂ及び支持用腕２Ｃの外枠部２
Ａに近接した部分には、他の部分よりも肉薄の凹部２ｂ
が形成されている。ただし、この凹部２ｂは、少なくと
もその一部分が、図２に一点鎖線で示す後に樹脂モール
ドされる領域の外側に位置するように形成されている。
【００３７】また、各パッド部２ａの裏面は、非磁性材
料であるＡｕ，Ａｇ若しくはパラジューム（これらのう
ち、Ａｕが最も好ましい）からなる1.０〜１0.０μｍ程
度の非磁性金属膜としての薄膜５で被覆されている。薄
膜５は、各インナ・リード２Ｂの両方のパッド部２ａに
対して設けてもよいが、少なくとも半田ボール４が形成
されるパッド部２ａに対して設ければよい。なお、図１
その他の図面では、一つのインナ・リード２Ｂの二箇所
に薄膜５が設けられているようにも見えるが、断面図で
ある図１で一番手前のインナ・リード２Ｂの他に、それ
よりも奥側のインナ・リード２Ｂに形成された薄膜５が
見えているだけである。
【００３８】そして、このようなリード・フレーム２の
上面の図２破線で示す四角い領域に半硬化状態のポリイ
ミド系若しくはエポキシ系の絶縁接着剤３を塗布し、そ
の上に半導体ＩＣチップ１を乗せてから１５０〜２５０
℃の範囲で絶縁接着剤３を熱硬化させて、半導体ＩＣチ
ップ１をリード・フレーム２上に電気的に絶縁した状態
で固定する。その後、半導体ＩＣチップ１の各パッドと
一のインナ・リード２Ｂとを、例えば２５μｍ径のＡｕ
又はＡｌ等からなるワイヤ６を介して電気的に接続す
る。ワイヤ６による接続は、通常のワイヤ・ボンディン
グと同様に行われる。
【００３９】この場合、図１に示すように、各インナ・
リード２Ｂの表面のうち、ワイヤ６が接続される部分か
ら、後に半田ボールが形成されるパッド部２ａまでの間
を含む領域を、非磁性材料であるＡｕ，Ａｇ若しくはパ
ラジュームからなる1.０〜１0.０μｍ程度の非磁性金属
膜としての薄膜７で被覆することが好ましい。なお、薄
膜７は、強度上の関係等からリード・フレーム２を非磁
性材料以外の金属（例えば、鉄系材料）で形成した場合
に必要なものであって、リード・フレーム２自体が非磁
性材料からなる場合には、薄膜７は省略してもよい。
【００４０】また、薄膜７でインナ・リード２Ｂ全体を
被覆してもよく、その場合には薄膜５は省略することが
できる。ただし、薄膜７をＡｕ以外の非磁性材料から形
成した場合には、薄膜７で覆われたパッド部２ａの裏面
上をさらにＡｕからなる薄膜５で被覆することが好まし
い。ワイヤ６による全ての接続が完了したら、図３に示
すように、全体をプラスチック・モールド成形金型１０
内に装填する。このプラスチック・モールド成形金型１
０は、上金型１０Ａ及び下金型１０Ｂからなり、半導体
ＩＣチップ１が固定された状態のリード・フレーム２を
上下から挟み込むようになっている。
【００４１】プラスチック・モールド成形金型１０は、
リード・フレーム２の略全体を樹脂でモールドするよう
な空間１１を上金型１０Ａ及び下金型１０Ｂによって形
成するようになっている。しかし、下金型１０Ｂには、
後に半田ボールが形成されるパッド部２ａ（薄膜５が形
成されたパッド部２ａ）に接触して樹脂の付着を防止す
る複数の凸部１１，…，１１が形成されるとともに、外
枠部２Ａ及び各インナ・リード２Ｂの凹部２ｂ中央部よ
りも基端側の部分は、樹脂注入口１２に位置する部分を
除いて上金型１０Ａ及び下金型１０Ｂ間に挟まれるよう
になっている。なお、凸部１１，…，１１は、後に下金
型１０Ｂの離脱を容易にするため、円錐形の上半分程度
を水平に切り取った形状となっている。
【００４２】そして、樹脂注入口１２から樹脂を注入し
てこれを硬化させ、上金型１０Ａ及び下金型１０Ｂを取
り外せば、図４に示すように、半導体ＩＣチップ１及び
リード・フレーム２の表裏面全体が絶縁部材としてのモ
ールド樹脂１３で封止されることになるが、凸部１１が
存在した領域にテーパ穴１４が形成されるため、後に半
田ボールが形成されるパッド部２ａ（薄膜５が形成され
たパッド部２ａ）の中央部分は外部に露出するし、外枠
部２Ａ及び各インナ・リード２Ｂの凹部２ｂ中央部より
も基端側の部分も外部に露出する。
【００４３】図３に戻って、下金型１０Ｂ内には、これ
を水平に貫通する横穴１０ａと、この横穴１０ａから上
方に延びて各凸部１１の先端面で開口する縦穴１０ｂ，
…，１０ｂとが形成されていて、金型成形の際には、そ
の横穴１０ａから空気を吸い出し真空状態とし、これに
より（つまり、真空チャックにより）各パッド部２ａを
凸部１１の先端面に密着させるようになっている。この
ため、下金型１０Ｂによるモールド樹脂１３成形精度が
極めて高くなり、特に各テーパ穴１４の深さ寸法が均一
化される。
【００４４】図４の状態となったら、２００ｃｃ前後の
Ｏ2 雰囲気とし、電力４０Ｗで１５分程度プラズマエッ
チングを行って、プラスチック・モールド成形の際に発
生した樹脂バリを除去する。そして、樹脂バリが除去さ
れたら、その前処理として希塩酸で脱脂処理を行ってか
ら、半田メッキ処理に移行する。具体的には、テーパ穴
１４を通じて露出している薄膜５上が半田でメッキされ
るように、半導体ＩＣチップ１が固定されていないリー
ド・フレーム２の裏面側を下にして半田メッキ槽に浸漬
し、外枠部２Ａを電極として半田メッキ処理を行う。
【００４５】即ち、外枠部２Ａは全てのインナ・リード
２Ｂ，…，２Ｂと電気的に導通しており、しかも外枠部
２Ａから各インナ・リード２Ｂ，…，２Ｂの半田ボール
が形成されるパッド部２ａ（薄膜５が形成されたパッド
部２ａ）までの電気抵抗値は一定であるため、メッキ面
としてのパッド２ａに流れる電流が均一となり、図５に
示すように、極めて均一性に優れた金属製の凸部として
の半球状の半田ボール４，…，４が形成される。しか
も、メッキ面としてのパッド２ａの裏面側を薄膜５で被
覆しているため、半田との密着性が高くなり、このこと
も均一性に優れた半田ボール４，…，４を形成すること
に寄与している。さらには、リード・フレーム２が金属
製であるから、ガラス・エポキシ樹脂基板を用いる場合
に比べて熱処理工程等の影響によって反りが発生する可
能性は極めて小さく、これによっても半田ボール４，
…，４の先端部の水平度を、従来のボール・グリッド・
アレイに比べて向上することができる。
【００４６】所望高さの半田ボール４，…，４が形成さ
れたら、半田メッキ処理を終え、最後に外枠部２Ａを切
り離して製品として完成させる。なお、外枠部２Ａの切
り離しは、各インナ・リード２Ｂを他の部分に比べて肉
薄の凹部２ｂを境に切断することにより行われるから、
簡単な作業で済むようになっている。そして、各半田ボ
ール４，…，４は、インナ・リード２Ｂ及びワイヤ６を
介して半導体ＩＣチップ１のパッドに導通しているた
め、従来のパッケージのリード端子としての働きを有し
ている。従って、実装の際には、それら半田ボール４，
…，４をボードの所定位置に形成された端子に導通させ
ればよいのであるが、通常のボール・グリッド・アレイ
と同様に半田ボール４，…，４がパッケージの裏面にグ
リッド・アレイ状に配置されているため、それら半田ボ
ール４，…，４を同時に加熱して溶融させれば、一括リ
フロ半田付けにより実装が完了する。従って、実装工程
を非常に効率的に行うことができるし、特に熟練度を必
要としないためコスト低減にも有利である。
【００４７】しかも、本実施例にあっては、上述したよ
うに各半田ボール４，…，４が極めて高い精度で均一に
形成されており、各半田ボール４，…，４の先端部の水
平度をサブ・ミクロン単位で均一になっているため、一
括リフロ半田付けの際に接続不良が発生する可能性が極
めて小さくなる。また、上述したように、メッキ面とし
てのパッド２ａの裏面側を薄膜５で被覆しているため、
半田との密着性が高くなるから、半導体ＩＣチップ１の
動作上の信頼性を高くすることができる。
【００４８】そして、半田ボール４，…，４を一つずつ
固着するのではなく、半田メッキ処理によって一括して
形成することができるため、作業性が極めて向上する
し、固着不良や固着漏れの心配もないから、歩留りも向
上するという利点がある。また、各半田ボール４，…，
４は、インナ・リード２Ｂ及びワイヤ６を介して半導体
ＩＣチップ１のパッドに導通する構成であるため、配線
長が長くなってしまうこともないから、インダクタンス
や抵抗値の増大を招くことがなく、ノイズや遅延の発生
のような特性劣化の原因が生じないという利点もある。
【００４９】さらに、リード端子としての半田ボール
４，…，４の先端部分を除いた全体がモールド樹脂１３
内に封止されるため、従来のボール・グリッド・アレイ
に比べて耐久性も向上する。特に、リード・フレーム２
とモールド樹脂１３との密着力が強いから、耐湿性に関
して従来のプラスチックＱＦＰと同等のレベルを得るこ
とができる。
【００５０】そして、半田メッキ処理を除いては従来の
プラスチックＱＦＰの製造工程と大きな違いはないか
ら、従来の製造装置の兼用化が容易であり、新規導入時
の製造コストを低く抑えることができる。特に本実施例
では、金型成形により樹脂モールドをし、その際に同時
にテーパ穴１４を開口させるようにしているため、メッ
キ面を露出させるために後に開口処理を行う必要がな
く、その分効率的な作業が行える。
【００５１】また、本実施例では、各インナ・リード２
Ｂに、半田ボール４が形成されるパッド部２ａの他に半
田ボール４が形成されないパッド部２ａを設けている
が、これは、半導体ＩＣチップ１の動作時に発生する熱
の放散を促進させて、半導体ＩＣチップ１の安定した動
作を確保するためである。従って、半田ボール４が形成
されないパッド部２ａを二つ以上設けるようにしてもよ
いし、レイアウト上の制約から複数のパッド部２ａを設
けることが困難なインナ・リード２Ｂに関しては半田ボ
ール４が形成されるパッド部２ａのみを設けるようにし
てもよい。
【００５２】しかし、本実施例のように一つのインナ・
リード２Ｂに複数のパッド部２ａが設けられていれば、
半田ボール４，…，４の配置パターンを容易に変更でき
るという利点もある。特に、上記実施例では、幅寸法を
適宜選定することにより外枠部２Ａとこれに最も近いパ
ッド部２ａとの間の電気抵抗値を同じ大きさにするとと
もに、一つのインナ・リード２Ｂに設けられたパッド２
ａ間の電気抵抗値を十分小さくすることにより、外枠部
２Ａと各パッド２ａとの間の電気抵抗値を実質的に同じ
大きさとしているため、リード・フレーム２の形状を変
更しなくても、半田ボール４が形成されるパッド２ａを
変更することが可能である。
【００５３】そして、半田ボール４を幅広のパッド部２
ａに形成するようにしてるため、半田ボール４とインナ
・リード２Ｂとの間の電気抵抗値を大きくしてしまうよ
うなことも回避される。さらに、本実施例では、リード
・フレーム２をＣｕ系合金等の非磁性材料から成形しな
い場合には、各インナ・リード２Ｂの表面のうち、ワイ
ヤ６が接続される部分から半田ボール４が形成されるパ
ッド部２ａまでの間を含む領域を薄膜７で被覆するよう
にしているため、インナ・リード２Ｂの導通部分のイン
ダクタンスを低く抑えることができ、半導体ＩＣチップ
１を高速クロックで動作させる場合に好適である。な
お、リード・フレーム２の厚さは非常に薄いため、薄膜
７はインナ・リード２Ｂの上面側のみを被覆するように
しても十分な作用効果が期待できるが、インナ・リード
２Ｂの全面を薄膜７で被覆した方が、高速スイッチング
動作をさせる上では望ましい。
【００５４】図６は本発明の第２実施例の要部を示す図
であって、図６（ａ）はリード・フレーム２の部分的な
平面図、同（ｂ）はその側面図である。なお、上記第１
実施例と同様の構成には同じ符号を付し、その重複する
説明は省略する。即ち、本実施例では、各インナ・リー
ド２Ｂの凹部２ｂよりも先端側に、ストッパ部２０を設
けている。本実施例のストッパ部２０は、凹部２ｂ側が
幅広の三角形状をなし、その中央部をスルーホール２０
ａが上下に貫通して構成されている。
【００５５】従って、後に上記第１実施例で説明した工
程によって樹脂モールドされると、そのストッパ部２０
のスルーホール２０ａ内にも樹脂が入り込んで結合が強
固になるとともに、三角形状のストッパ部２０がインナ
・リード２Ｂの引抜き方向に対して大きな抵抗となる。
このため、外枠部２Ａを切り離す際に誤ってインナ・リ
ード２Ｂが脱落してしまったり或いは延びてしまったり
することを防止することができるから、歩留りを向上す
ることができる。その他の作用効果は、上記第１実施例
と同様である。
【００５６】なお、上記各実施例では、半田メッキ処理
で半田ボール４を形成した後に特別な後処理を行うよう
にはしていないが、例えば、半田ボール４が形成された
後に全体を裏返して２５０℃程度で溶融アニール処理を
行えば、半田ボール４とインナ・リード２Ｂとの密着性
をさらに良好にし、且つ、一定量の半田のために表面張
力によるボール高さを揃えることができ、信頼性をさら
に高くすることができる。なお、この溶融アニール処理
は、半導体ＩＣチップ１やモールド樹脂１３等への影響
を考慮して、レーザ・アニール処理とすることが好まし
い。
【００５７】また、上記各実施例では、全体を封止する
絶縁材料としてプラスチックを用いているが、適用可能
な絶縁材料はこれに限定されるものではなく、例えばガ
ラスのようなものであってもよい。そして、上記各実施
例では、下金型１０Ｂの凸部１１を真空チャックにより
パッド部２ａに密着させるようにしているが、密着させ
る手段はこれに限定されるものではなく、例えば磁気に
より密着させてもよい。
【００５８】さらに、上記各実施例では、一つの半導体
ＩＣチップ１を一つのリード・フレーム２に固定しこれ
を封止するようにしているが、これに限定されるもので
はなく、複数の半導体ＩＣチップ１を一つのリード・フ
レーム２を利用してパッケージングするようにしてもよ
い。また、リード・フレーム２の形状は上記各実施例で
示した形状に限定されるものではなく、例えば外枠部２
Ａを円形若しくは六角形，八角形等の多角形状としても
よい。
【００５９】そして、上記各実施例では、金属製の凸部
として半田ボール４を形成しているが、金属製の凸部の
形状は球形，半球形に限定されるものではなく、他の形
状であってもよい。また、半田以外の金属を用いてもよ
い。
【００６０】
【発明の効果】以上説明したように、請求項１に係る発
明にあっては、導電性材料からなるリード・フレームを
介して半導体ＩＣチップの各パッドとリード端子として
の金属製の凸部とを接続し、金属製の凸部の先端部を除
いた全体を絶縁材料で封止する構成としたため、金属製
の凸部の先端部の水平度を向上することができ、しかも
耐久性を向上することができるという効果がある。
【００６１】特に、請求項２に係る発明であれば、金属
製の凸部自体を半田製としたため、実装の際に加熱する
だけで一括リフロ・半田付けが行われるから、実装作業
を効率的に行えるという効果がある。また、請求項３に
係る発明であれば、封止する絶縁部材をプラスチックと
したため、既存の設備を利用して大量生産が可能である
から、新規導入する際にコスト的に有利であるという効
果がある。
【００６２】そして、請求項４に係る発明であれば、高
速クロックで動作させる半導体ＩＣチップのパッケージ
に好適に用いることができる。さらに、請求項５に係る
発明であれば、半導体ＩＣチップを動作させる際に発生
する熱の放散を促進させるパッド領域を設けたため、半
導体ＩＣチップの安定した動作を確保できるという効果
がある。
【００６３】そして、請求項６に係る発明にあっては、
パッド領域に金属製の凸部を形成したため、リード・フ
レームと金属製の凸部との結合が強固になり、信頼性が
さらに高くなるという効果がある。また、請求項７に係
る発明にあっては、リード端子としての金属製の凸部の
高さを容易に一定にすることができるから、実装工程の
際に接続不良が発生する可能性を極めて小さくすること
ができるという効果がある。
【００６４】そして、請求項８に係る発明であれば、上
記請求項７と同様の効果が得られるとともに、リード・
フレームの外枠部をメッキ処理時の電極として利用する
ようにしたため、金属製の凸部の高さを同一にするメッ
キ処理を容易に行うことができるという効果がある。特
に、請求項９に係る発明であれば、インナ・リードの一
部を外部に露出させる開口部を封止工程と同時に形成で
きるから、作業効率が向上するとともに、金型の内面を
密着させるため、後のメッキ処理で形成される金属製の
凸部の高さを確実に一定にすることができるという効果
がある。
【００６５】そして、請求項１０に係る発明であれば、
メッキ処理によって形成される金属製の凸部とインナ・
リードとを強固に接着することができるから、半導体Ｉ
Ｃチップの動作上の信頼性を向上することができるとい
う効果がある。また、請求項１１に係る発明であれば、
外枠部を容易に切り離せるから、作業効率が向上すると
いう効果がある。
【００６６】そして、請求項１２に係る発明であれば、
インナ・リードの抜け方向への移動がストッパ部によっ
て妨げられるから、外枠部を切り離す際の力でインナ・
リードが誤って抜けてしまうようなことを防止でき、歩
留りを向上できるという効果がある。さらに、請求項１
３に係る発明であれば、各金属製の凸部の高さを確実に
一定にできるという効果がある。
【００６７】また、請求項１４に係る発明であれば、金
属製の凸部として半田製の凸部を形成するようにしたた
め、実装工程が容易になるという効果がある。そして、
請求項１５に係る発明であれば、メッキ処理の後に溶融
アニール処理を行うようにしたため、信頼性がさらに向
上するという効果がある。さらに、請求項１６〜請求項
１９に係る発明であれば、上記請求項８〜請求項１５に
係る半導体ＩＣチップのパッケージの製造方法を実行す
る上で好適なリード・フレームを提供することができる
という効果がある。
【図面の簡単な説明】
【図１】パッケージング工程の第１段階を示す断面図で
ある。
【図２】リード・フレームの一例を示す平面図である。
【図３】パッケージング工程の第２段階を示す断面図で
ある。
【図４】パッケージング工程の第３段階を示す断面図で
ある。
【図５】パッケージング工程が完了した状態を示す断面
図である。
【図６】第２実施例の要部を示す図である。
【符号の説明】
１ 半導体ＩＣチップ ２ リード・フレーム ２Ａ 外枠部 ２Ｂ インナ・リード ２ａ パッド部 ２ｂ 凹部（肉薄部） ４ 半田ボール（金属製の凸部） １０ プラスチック・モールド成形金型 １３ モールド樹脂 ２０ ストッパ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｚ 6921−4Ｅ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 半導体ＩＣチップの各パッドと電気的に
    接続され且つ同一平面内に配置される導電性材料からな
    る複数のインナ・リードと、これらインナ・リードの前
    記半導体ＩＣチップが配置される側とは逆側の面に形成
    される同一高さの金属製の凸部と、これら金属製の凸部
    の先端部分を露出させた状態で前記半導体ＩＣチップ及
    び前記インナ・リードを封止する絶縁部材と、を備えた
    ことを特徴とする半導体ＩＣチップのパッケージ。
  2. 【請求項２】 前記凸部は半田製である請求項１記載の
    半導体ＩＣチップのパッケージ。
  3. 【請求項３】 前記絶縁部材はプラスチックである請求
    項１又は請求項２記載の半導体ＩＣチップのパッケー
    ジ。
  4. 【請求項４】 前記インナ・リードの前記半導体ＩＣチ
    ップのパッドと電気的に接続される位置から前記金属製
    の凸部が形成される位置までの間を含む領域を、非磁性
    体金属膜で被覆した請求項１乃至請求項３のいずれかに
    記載の半導体ＩＣチップのパッケージ。
  5. 【請求項５】 前記インナ・リードに幅広のパッド領域
    を形成した請求項１乃至請求項４のいずれかに記載の半
    導体ＩＣチップのパッケージ。
  6. 【請求項６】 前記パッド領域に前記凸部を形成した請
    求項５記載の半導体ＩＣチップのパッケージ。
  7. 【請求項７】 パッケージ裏面にリード端子として複数
    の金属製の凸部を有する半導体ＩＣチップのパッケージ
    の製造方法において、前記金属製の凸部をメッキ処理に
    よって形成することを特徴とする半導体ＩＣチップのパ
    ッケージの製造方法。
  8. 【請求項８】 外枠部の内側に複数のインナ・リードを
    それぞれが同一平面内に位置するように形成してなる導
    電性材料製のリード・フレームを用意し、そのリード・
    フレームの一方の面側に電気的に絶縁した状態で半導体
    ＩＣチップを固定し、その半導体ＩＣチップの各パッド
    と前記インナ・リードとを電気的に接続し、前記インナ
    ・リードの前記半導体ＩＣチップが固定されている側と
    は逆側の面の一部と前記外枠部全体とが外部に露出する
    ように前記半導体ＩＣチップ及び前記リード・フレーム
    を絶縁部材内に封止し、そして、前記外枠部を電極とし
    てメッキ処理を行って前記インナ・リードの前記露出部
    分に同一高さの金属製の凸部を形成し、その後に、前記
    外枠部を切り離すことを特徴とする半導体ＩＣチップの
    パッケージの製造方法。
  9. 【請求項９】 金型成形により前記半導体ＩＣチップ及
    び前記リード・フレームを前記絶縁部材内に封止し、そ
    の金型成形の際には、前記インナ・リードの前記露出す
    る部分に金型の内面を密着させる請求項８記載の半導体
    ＩＣチップのパッケージの製造方法。
  10. 【請求項１０】 前記インナ・リードの前記凸部が形成
    される面を、その凸部を形成する前に非磁性体金属膜で
    被覆する請求項８又は請求項９記載の半導体ＩＣチップ
    のパッケージの製造方法。
  11. 【請求項１１】 前記インナ・リードの前記外枠部に近
    接した部分に肉薄の部分を形成し、その肉薄の部分は前
    記絶縁部材内には封止せず、そして、その肉薄の部分を
    境に前記インナ・リードを切断して前記外枠部を切り離
    す請求項８乃至請求項１０のいずれかに記載の半導体Ｉ
    Ｃチップのパッケージの製造方法。
  12. 【請求項１２】 前記インナ・リードの前記絶縁部材に
    封止される領域の外端部分に、前記絶縁部材と強固に結
    合するストッパ部を形成した請求項８乃至請求項１１の
    いずれかに記載の半導体ＩＣチップのパッケージの製造
    方法。
  13. 【請求項１３】 前記インナ・リードの前記外枠部側端
    部から前記凸部が形成される位置までの電気抵抗値を、
    前記複数のインナ・リード同士で一致させた請求項８乃
    至請求項１２のいずれかに記載の半導体ＩＣチップのパ
    ッケージの製造方法。
  14. 【請求項１４】 前記メッキ処理は半田メッキ処理であ
    る請求項７乃至請求項１３のいずれかに記載の半導体Ｉ
    Ｃチップのパッケージの製造方法。
  15. 【請求項１５】 前記メッキ処理の後に溶融アニール処
    理を行う請求項７乃至請求項１４のいずれかに記載の半
    導体ＩＣチップのパッケージの製造方法。
  16. 【請求項１６】 導電性材料からなる外枠部と、この外
    枠部の内側に水平に支持された導電性材料からなる複数
    のインナ・リードと、このインナ・リードの前記外枠部
    側端部近傍に形成された肉薄部と、前記インナ・リード
    の前記肉薄部の前記外枠部とは逆側に形成され且つその
    インナ・リードが絶縁部材内に封止された場合にその絶
    縁部材と強固に結合するストッパ部と、を備えたことを
    特徴とするリード・フレーム。
  17. 【請求項１７】 前記複数のインナ・リードに幅広のパ
    ッド領域を形成した請求項１６記載のリード・フレー
    ム。
  18. 【請求項１８】 前記パッド領域の一面であって前記複
    数のインナ・リード同士で同じ側を向く面を非磁性体金
    属膜で被覆した請求項１７記載のリード・フレーム。
  19. 【請求項１９】 前記インナ・リードの前記外枠部側端
    部から前記パッド領域までの電気抵抗値を、前記複数の
    インナ・リード同士で一致させた請求項１７又は請求項
    １８記載のリード・フレーム。
JP21582094A 1994-09-09 1994-09-09 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム Expired - Fee Related JP2837355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21582094A JP2837355B2 (ja) 1994-09-09 1994-09-09 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21582094A JP2837355B2 (ja) 1994-09-09 1994-09-09 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム

Publications (2)

Publication Number Publication Date
JPH0883878A true JPH0883878A (ja) 1996-03-26
JP2837355B2 JP2837355B2 (ja) 1998-12-16

Family

ID=16678806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21582094A Expired - Fee Related JP2837355B2 (ja) 1994-09-09 1994-09-09 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム

Country Status (1)

Country Link
JP (1) JP2837355B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213839A (ja) * 1996-01-30 1997-08-15 Nec Kyushu Ltd プラスチックパッケージ型半導体集積回路及びその製造 方法
JPH10214917A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体装置及び半導体装置の製造方法並びに配線基板
KR100214522B1 (ko) * 1996-11-26 1999-08-02 구본준 버텀 리드형 반도체 패키지 및 그 제조방법
JPH11345895A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体装置、リードフレーム、及びそれらの製造方法
KR100243375B1 (ko) * 1997-03-20 2000-02-01 유무성 비지에이 반도체 패키지와 그 제조방법
KR100251860B1 (ko) * 1996-12-06 2000-04-15 김규현 Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100254267B1 (ko) * 1997-03-20 2000-05-01 유무성 비.지.에이패키지및그제조방법
KR100263319B1 (ko) * 1997-11-11 2000-08-01 이중구 비지에이(bga)반도체패키지및그제조방법
KR20020057358A (ko) * 2001-01-04 2002-07-11 마이클 디. 오브라이언 멀티칩 모듈 패키지 및 제조방법
JP2003513432A (ja) * 1998-07-06 2003-04-08 フィーコ ビー．ブイ． 型、封入装置及び封入法
KR100456482B1 (ko) * 1997-12-29 2005-01-17 삼성전자주식회사 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100458645B1 (ko) * 1997-11-25 2005-02-23 삼성테크윈 주식회사 비지에이용리드프레임
KR100726762B1 (ko) * 2000-12-21 2007-06-11 삼성테크윈 주식회사 반도체 리드프레임과 이를 채용한 반도체 패키지
WO2008075908A1 (en) * 2006-12-19 2008-06-26 Col Tech Co., Ltd Method of manufacturing semiconductor package
JP2009054686A (ja) * 2007-08-24 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
WO2009059883A1 (en) * 2007-11-08 2009-05-14 Cambridge Silicon Radio Limited Chip packaging
DE19743767B4 (de) * 1996-12-27 2009-06-18 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
CN112864121A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028356A (en) * 1996-01-30 2000-02-22 Nec Corporation Plastic-packaged semiconductor integrated circuit
JPH09213839A (ja) * 1996-01-30 1997-08-15 Nec Kyushu Ltd プラスチックパッケージ型半導体集積回路及びその製造 方法
KR100214522B1 (ko) * 1996-11-26 1999-08-02 구본준 버텀 리드형 반도체 패키지 및 그 제조방법
KR100251860B1 (ko) * 1996-12-06 2000-04-15 김규현 Csp (칩 스케일 패키지)의 구조 및 제조방법
DE19743767B4 (de) * 1996-12-27 2009-06-18 LG Semicon Co., Ltd., Cheongju Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
JPH10214917A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体装置及び半導体装置の製造方法並びに配線基板
KR100243375B1 (ko) * 1997-03-20 2000-02-01 유무성 비지에이 반도체 패키지와 그 제조방법
KR100254267B1 (ko) * 1997-03-20 2000-05-01 유무성 비.지.에이패키지및그제조방법
KR100263319B1 (ko) * 1997-11-11 2000-08-01 이중구 비지에이(bga)반도체패키지및그제조방법
KR100458645B1 (ko) * 1997-11-25 2005-02-23 삼성테크윈 주식회사 비지에이용리드프레임
KR100456482B1 (ko) * 1997-12-29 2005-01-17 삼성전자주식회사 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH11345895A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体装置、リードフレーム、及びそれらの製造方法
JP2003513432A (ja) * 1998-07-06 2003-04-08 フィーコ ビー．ブイ． 型、封入装置及び封入法
KR100726762B1 (ko) * 2000-12-21 2007-06-11 삼성테크윈 주식회사 반도체 리드프레임과 이를 채용한 반도체 패키지
KR20020057358A (ko) * 2001-01-04 2002-07-11 마이클 디. 오브라이언 멀티칩 모듈 패키지 및 제조방법
WO2008075908A1 (en) * 2006-12-19 2008-06-26 Col Tech Co., Ltd Method of manufacturing semiconductor package
US8043898B2 (en) 2006-12-19 2011-10-25 Col Tech Co., Ltd Method of manufacturing semiconductor package with etch removal of carrier frame and base plating layer
JP2009054686A (ja) * 2007-08-24 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
WO2009059883A1 (en) * 2007-11-08 2009-05-14 Cambridge Silicon Radio Limited Chip packaging
US8508032B2 (en) 2007-11-08 2013-08-13 Cambridge Silicon Radio Limited Chip packaging
CN112864121A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 芯片结构、封装结构及其制作方法

Also Published As

Publication number Publication date
JP2837355B2 (ja) 1998-12-16

Similar Documents

Publication Publication Date Title
US7160759B2 (en) Semiconductor device and method of manufacturing the same
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP4614586B2 (ja) 混成集積回路装置の製造方法
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP2837355B2 (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
KR100472286B1 (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
JP2001015679A (ja) 半導体装置及びその製造方法
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
JP2003017517A (ja) 混成集積回路装置およびその製造方法
US6784376B1 (en) Solderable injection-molded integrated circuit substrate and method therefor
JP2012069690A (ja) Ｂｇａ半導体パッケージおよびその製造方法
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH08340069A (ja) リードフレーム及びこれを用いた半導体装置
JP4881369B2 (ja) 半導体装置の製造方法
JP2006013555A (ja) 半導体装置
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JPH11274360A (ja) 半導体装置及びその製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2003017624A (ja) 半導体装置
JP2000150707A (ja) 樹脂封止型半導体装置およびその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP5352639B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees