KR100263319B1

KR100263319B1 - 비지에이(bga)반도체패키지및그제조방법

Info

Publication number: KR100263319B1
Application number: KR1019970059275A
Authority: KR
Inventors: 이상균
Original assignee: 이중구; 삼성테크윈주식회사
Priority date: 1997-11-11
Filing date: 1997-11-11
Publication date: 2000-08-01
Also published as: KR19990039247A

Abstract

비지에이 반도체 패키지 및 그 제조방법이 개시된다. 이 비지에이 반도체 패키지는, 반도체칩과, 상기 반도체칩이 탑재되어 와이어본딩되는 리드부가 마련된 리드프레임과, 상기 반도체칩과 리드프레임이 몰딩된 성형수지 및 상기 리드프레임의 리드부와 외부회로와의 전기적 연결을 위하여 상기 리드부로부터 상기 성형수지 밖으로 노출되도록 상기 리드프레임 상에 적층되어 형성된 전도성 물질층인 범프를 포함하며, 상기 전도성 물질층은 상기 리드프레임에 전도성 물질이 도금되어 형성되거나, 전도성 잉크가 프린팅 스크린법에 의해 전사되어 형성된 것을 특징으로 한다.

Description

비지에이(ＢＧＡ) 반도체 패키지 및 그 제조방법{BGA semiconductor package and method making the same}

본 발명은 비지에이(BGA) 패키지 및 그 제조방법에 관한 것으로서, 상세하게는 리드프레임과 땜납볼을 전기적으로 연결하는 범프의 제작이 용이하며, 리드프레임에 대한 미세피치 가공이 가능하여 집적화된 비지에이 반도체 패키지 및 그 제조방법에 관한 것이다.

통상적으로 반도체 패키지는 구조나 기능에 따라 칩 온 리드(chip on lead, COL) 패키지, 리드 온 칩(lead on chip, LOC) 패키지, 비지에이(BGA) 패키지등 여러 가지 형태가 이용된다. 상술한 반도체 패키지 중 비지에이 반도체 패키지는 외부와의 전기적 신호전달을 위하여 복수개의 땜납볼을 구비하여 다른 패키지에 비해서 실장밀도가 증가된 것으로, 최근에 반도체칩이 고집적화됨에 따라 이용이 확산되고 있다. 이러한 비지에이 반도체 패키지의 일 예를 도 1에 도시해 보였다.

도면에 도시된 바와 같이, 이 비지에이 반도체 패키지는 반도체칩(11)과, 이 반도체칩(11)이 탑재되며 와이어본딩되는 리드부가 마련된 리드프레임(12)을 구비하여 구성된다. 그리고, 반도체칩(11)과 리드프레임(12)은 성형수지(13)에 의해 몰딩되어 외부로부터 보호되며, 반도체칩(11)과 와이어본딩된 복수개의 리드부에 각각 형성된 범프(14)에 땜납볼(15)이 부착되어 외부회로와 전기적 통로 역할을 한다.

하지만, 상술한 바와 같은 종래의 비지에이 반도체 패키지에서 리드프레임(12)의 리드부와 땜납볼(15)을 전기적으로 연결시키는 범프(14)는 통상적으로 일체형으로 형성된다. 따라서, 종래의 비지에이 반도체 패키지 제조방법에서는 땜납볼(15)과의 전기적 연결을 위한 범프(14)를 형성하기 위하여 리드프레임(12)에 대하여 반 에칭(Half etching)하는 방식을 이용하였다. 이러한 반 에칭방식은 리드프레임(12) 상에 감광층을 형성시킨후 통상적인 노광 및 현상 과정을 통하여 감광층 상에 소정 패턴을 형성하며, 패턴의 형상에 따라 리드프레임(12)에 반에칭을 실시함으로써, 반에칭이 실시되지 않은 부위가 리드프레임(12) 상에서 돌출되어 범프(14)의 역할을 하게 된다.

하지만, 상술한 바와 같은 반 에칭방식은 공정기술 상 리드프레임(12)에서 에칭되는 깊이를 정확하게 조절하는 것이 용이하지 않기 때문에 정확한 높이로 범프(14)를 형성시킬 수 없다는 문제점이 있다. 또한, 리드프레임(12)을 복수개의 리드부를 구비한 소정 형상으로 제작할 때, 최초 리드프레임의 소재가 범퍼(14)의 높이에 해당하는 부분만큼 두껍기 때문에 리드부 사이의 미세피치 가공이 어렵게 되어 고집적도로 제작할 수 없다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 리드프레임과 땜납볼 사이에 형성되는 범프 제작시 신뢰성이 향상되며, 리드프레임에 대한 미세피치 가공이 가능하게 개선된 비지에이 반도체 패키지 제조방법 및 이에 의해 제조된 비지에이 반도체 패키지를 제공하는데 그 목적이 있다.

도 1은 종래의 비지에이 반도체 패키지를 도시한 단면도,

도 2는 본 발명에 따른 비지에이 반도체 패키지의 일 실시예를 도시한 단면도,

도 3a 내지 도 3d는 본 발명에 따른 비지에이 반도체 패키지 제조방법의 일 실시예를 설명하기 위한 것으로, 도 2의 비지에이 반도체 패키지에서 리드프레임에 대하여 범프를 제작하는 공정 단계별 단면도,

그리고, 도 4a 내지 도 4d는 본 발명에 따른 비지에이 반도체 패키지 제조방법의 일 실시예를 설명하기 위한 것으로, 도 2의 비지에이 반도체 패키지에서 리드프레임에 대하여 범프를 제작하는 공정 단계별 단면도를 도시한 것이다.

〈도면의 주요부분에 대한 부호의 설명〉

11,21.반도체칩 12,22,31,41.리드프레임

13,23.성형수지 14,24,32,43.범프(bump)

15,25.땜납볼 33,42.감광층

34,44.홈 35.도금층

45.전도성 잉크층

상기와 같은 목적을 달성하기 위해 본 발명인 비지에이 반도체 패키지는, 반도체칩과, 상기 반도체칩이 탑재되어 와이어 본딩되는 리드부가 마련된 리드프레임과, 상기 반도체칩과 리드프레임이 몰딩된 성형수지 및 상기 리드프레임의 리드부와 외부회로와의 전기적 연결을 위하여 상기 리드부로부터 상기 성형수지 밖으로 노출되도록 상기 리드프레임 상에 적층되어 형성된 전도성 물질층인 범프를 포함한다.

그리고 본 발명에 있어서, 상기 전도성 물질층은 상기 리드프레임에 전도성 물질이 도금되어 형성되거나, 전도성 잉크가 프린팅 스크린법에 의해 전사되어 형성된 것을 특징으로 한다.

또한 본 발명인 비지에이 반도체 패키지 제조방법은, (가) 리드프레임 상에 감광층을 형성한 후 노광 및 현상을 통하여 소정 패턴을 형성하는 단계와, (나) 상기 (가)단계 후의 리드프레임 상에 전도성 물질을 도금하여 도금층을 형성하는 단계 및 (다) 상기 (나)단계 후의 리드프레임으로부터 감광층을 제거하여 리드프레임 상에 도금층으로 형성된 범프를 제작하는 단계를 포함한다.

또한 본 발명인 비지에이 반도체 패키지 제조방법은, (가) 리드프레임 상에 감광층을 형성한 후 노광 및 현상을 통하여 소정 패턴을 형성하는 단계와, (나) 상기 (가)단계 후의 리드프레임 상에 전도성 잉크를 스크린 프린팅법으로 전사하여 전도성 잉크층을 형성하는 단계 및 (다) 상기 (나)단계 후의 리드프레임으로부터 감광층을 제거하여 리드프레임 상에 전도성 잉크층으로 형성된 범프를 제작하는 단계를 포함한다.

이하 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 2는 본 발명에 따른 비지에이 반도체 패키지의 일 실시예를 도시한 단면도이다.

도면을 참조하면, 이 비지에이 반도체 패키지는 반도체칩(21)과, 이 반도체칩(21)이 탑재되어 와이어본딩되는 리드부가 마련된 리드프레임(22)을 구비하며, 반도체칩(21)과 리드프레임(22)은 성형수지(23)에 의해 몰딩되어 외부로부터 보호된다. 그리고, 본 발명의 특징에 따르면, 리드프레임(22)의 리드부로부터 성형수지(23) 밖으로 노출되도록 전도성 물질층인 범프(24)가 형성되며 외부회로와의 전기적 연결을 위하여 땜납볼(25)이 부착된다. 여기서, 상기 전도성 물질층인 범프(24)는 리드프레임(22)에 전도성 물질인 예컨대, 구리가 도금되어 형성된 도금층이거나, 리드프레임에 전도성 잉크가 프린팅 스크린법에 의해 전사되어 형성된 전도성 잉크층으로 이루어질 수 있다.

상술한 바와 같은 비지에이 반도체 패키지는 리드프레임(22)의 리드부와 땜납볼(25)을 전기적으로 연결시키는 범프(24)가 전도성 물질층이다. 예를 들면, 범프(24)는 구리나 전도성 잉크가 리드프레임(22)에 대하여 도금되거나 전사되어 형성된 도금층이거나 전도성 잉크층으로 형성되므로, 범프(24)를 리드프레임(22)과 일체형으로 형성시킬 필요가 없게 되어 범프(24)의 높이를 제외한 얇은 두께의 리드프레임 소재를 이용할 수 있다. 따라서, 얇은 두께를 가지는 리드프레임 소재를 이용함으로써, 리드프레임 소재에 대하여 에칭 또는 스템핑 공정을 통하여 소정 형상의 리드프레임(22)을 제작할 때 미세피치 가공이 가능하므로 리드프레임(22)의 집적도가 향상되어 전체적인 비지에이 반도체 패키지의 집적도를 향상시킬 수 있다.

그리고, 도 3a 내지 도 3d는 본 발명에 따른 비지에이 반도체 패키지 제조방법의 일 실시예를 설명하기 위한 것으로, 도 2의 비지에이 반도체 패키지에서 리드프레임에 대하여 범프를 제작하는 공정 단계별 단면도를 도시한 것이다.

우선, 리드프레임 소재에 대하여 에칭 또는 스템핑 공정을 통하여 소정 형상의 리드프레임(31)을 제작한다. 이때, 본 발명에서는 리드프레임(31)과 범프(32)를 일체형으로 제작하지 않으므로, 리드프레임(31)과 범프(32)가 일체형으로 제작될 경우에 비해서 그 만큼 얇은 두께를 가지는 리드프레임 소재를 이용할 수 있다. 따라서, 리드프레임 소재에 대한 미세피치 가공이 보다 용이해지므로, 집적화된 리드프레임(31)을 제작할수 있다. 그리고, 도 3a에 도시된 바와 같이 소정 형상으로 제작된 리드프레임(31) 상에 감광층(33)을 형성한다. 이러한 리드프레임(31)에 대한 감광층(33) 형성은 예컨대, 감광용액을 리드프레임(31) 상에 도포하거나, 감광용 드라이 필림을 리드프레임(31)에 부착시켜서 형성시킬 수 있다. 이때, 감광층(33)의 두께는 후술하는 도금공정에서의 안정성 향상을 위해서 제작하고자 하는 범프(32)의 두께보다 약 10㎛정도 두껍게 형성함이 바람직하다.

그리고, 리드프레임(31) 상에 형성된 감광층(33)에 대하여 통상적인 노광 및 현상공정을 실시하여 리드프레임(31) 상에 소정 패턴을 형성한다. 즉, 도 3b에 도시된 바와 같이 리드프레임(31) 상에 형성된 감광층(33)에서 범프(32)가 형성될 부위에 범프(32)의 형상에 대응하는 홈(34)을 형성한다.

그리고, 도 3c에 도시된 바와 같이 전도성 물질 예컨대, 구리 도금액을 이용하여 감광층(33)에 형성된 홈(34)에 도금층(35)을 형성한다. 이때, 도금층(35)은 약 0.1mm 이상으로 형성함이 바람직하다. 그리고, 도금층(35) 형성시 신뢰성을 향상시키기 위해서 도금층(35)이 형성되는 리드프레임(31) 표면에 대하여 도금전처리를 실시한다. 예를 들면, 전해탈지, 또는 산세공정 등을 실시하는 것이 바람직하다. 그리고, 도금층(35) 형성공정은, 리드프레임(31)에 대한 밀착성을 향상시키기 위해서 구리-스트라이크 도금을 먼저 실시한 후 구리 도금을 실시한다. 그리고, 소정의 높이로 도금층(35)이 형성되면, 표면처리공정을 실시하여 도금층(35)의 신뢰성을 향상시킨다.

그리고, 상술한 도금층(35) 형성공정이 완료되면 리드프레임(31) 상에 형성된 감광층(33)을 제거함으로써, 도 3d에 도시된 바와 같이 리드프레임(31) 상에 도금층(35)으로 형성된 범프(32)의 제작이 완료된다.

그리고, 도 4a 내지 도 4d는 본 발명에 따른 비지에이 반도체 패키지 제조방법의 다른 실시예를 설명하기 위한 것으로, 도 2의 비지에이 반도체 패키지에서 리드프레임에 대하여 범프를 제작하는 공정 단계별 단면도를 도시한 것이다

우선, 리드프레임 소재에 대하여 에칭 또는 스템핑 공정을 통하여 소정 형상의 리드프레임(41)을 제작한다. 그리고, 도 4a에 도시된 바와 같이 소정 형상으로 제작된 리드프레임(41) 상에 감광층(42)을 형성한다. 이러한 리드프레임(41)에 대한 감광층(42) 형성은 예컨대, 감광용액을 리드프레임(41) 상에 도포하거나, 감광용 드라이 필림을 리드프레임(41)에 부착시켜서 형성시킬 수 있다. 이때, 감광층(42)의 두께는 후술하는 전도성 잉크 전사공정에서의 안정성 향상을 위해서 제작하고자 하는 범프의 두께보다 약 10㎛정도 두껍게 형성함이 바람직하다.

그리고, 리드프레임(41) 상에 형성된 감광층(42)에 대하여 통상적인 노광 및 현상공정을 실시하여 감광층(42) 상에 소정 패턴을 형성한다. 즉, 도 4b에 도시된 바와 같이 리드프레임(41) 상에 형성된 감광층(42)에서 범프(43)가 형성될 부위에 범프(43)의 형상에 대응하는 홈(44)을 형성한다.

그리고, 도 4c에 도시된 바와 같이 전도성 물질 예컨대, 전도성 잉크를 이용하여 스크린 프린팅법으로 감광층(42)에 형성된 홈(44)에 전사시켜서 전도성 잉크층(45)을 형성한다. 이때, 전도성 잉크층은 약 0.1mm 이상으로 형성시킴이 바람직하다.

그리고, 상술한 전도성 잉크 전사공정이 완료되면 리드프레임(41) 상에 형성된 감광층(42)을 제거함으로써, 도 4d에 도시된 바와 같이 리드프레임(41) 상에 전도성 잉크층(45)으로 형성된 범프(43)의 제작이 완료된다.

상술한 바와 같은 본 발명에 따른 비지에이 반도체 패키지 제조방법은 도 2에 도시된 바와 같은 비지에이 반도체 패키지에서 리드프레임(22)의 리드부와 외부회로를 전기적으로 연결시키는 범프(24)를 형성하기 위하여, 리드프레임(22) 상에 전도성 물질을 이용하여 도금하거나 전사시키는 방식으로 전도성 물질층을 형성함으로써, 제작이 완료된 범프(24)의 신뢰성이 향상된다. 즉, 리드프레임(22)에 대하여 반 에칭을 실시하여 범프(24)를 제작하는 종래의 기술과는 달리, 리드프레임(22) 상에 전도성 물질로 도금하거나 전사하는 방식으로 정확한 규격의 전도성 물질층을 형성하여 범프(24)를 제작하는 방식이므로, 범프(24)의 높이를 리드프레임(22)에 대하여 균일하게 형성시킬 수 있게 된다. 또한, 범프(24)의 두께를 제외한 얇은 두께의 리드프레임 소재를 이용함으로써, 리드프레임 소재에 대하여 에칭 또는 스템핑공정을 통하여 소정 형상의 리드프레임(22)을 제작할 때, 미세피치 가공이 가능하므로 보다 집적화된 리드프레임(22)의 제작이 가능해진다.

본 발명에 따른 비지에이 반도체 패키지 및 그 제조방법은 비지에이 반도체 패키지에서 리드프레임과 땜납볼을 전기적으로 연결시키는 범프를 형성하기 위하여, 리드프레임 상에 전도성 물질을 도금하거나 전사시켜서 전도성 물질층을 형성하는 방식이므로 제작이 완료된 범프의 신뢰성이 향상된다는 장점이 있다. 또한, 얇은 리드프레임 소재를 이용할 수 있으므로 미세피치 가공이 가능하여 집적화 된 리드프레임을 제작할 수 있으며, 따라서 전체적인 비지에이 반도체 패키지를 집적화시킬 수 있다는 장점이 있다.

Claims

(가) 리드프레임 상에 감광층을 형성한 후 노광 및 현상을 통하여 소정 패턴을 형성하는 단계;

(나) 상기 (가)단계 후의 리드프레임 상에 전도성 물질을 도금하여 도금층을 형성하는 단계; 및

(다) 상기 (나)단계 후의 리드프레임으로부터 감광층을 제거하여 리드프레임 상에 도금층으로 형성된 범프를 제작하는 단계;를 포함하는 것을 특징으로 하는 비지에이 반도체 패키지 제조방법.
제1항에 있어서,

상기 전도성 물질은 구리인 것을 특징으로 하는 비지에이 반도체 패키지 제조방법.
제1항에 있어서,

상기 (가)단계 후 리드프레임의 표면에 도금전처리를 실시하는 단계를 더 포함하여 된 것을 특징으로 하는 비지에이 반도체 패키지 제조방법.
제1항에 있어서,

상기 (나)단계는 리드프레임에 대하여 구리-스트라이크 도금을 실시한 후 구리도금을 실시하여 도금층을 형성하는 것을 특징으로 하는 비지에이 반도체 패키지 제조방법.
(가) 리드프레임 상에 감광층을 형성한 후 노광 및 현상을 통하여 소정 패턴을 형성하는 단계;

(나) 상기 (가)단계 후의 리드프레임 상에 전도성 잉크를 스크린 프린팅법으로 전사하여 전도성 잉크층을 형성하는 단계;

(다) 상기 (나)단계 후의 리드프레임으로부터 감광층을 제거하여 리드프레임 상에 전도성 잉크층으로 형성된 범프를 제작하는 단계;를 포함하는 것을 특징으로 하는 비지에이 반도체 패키지 제조방법.
반도체칩;

상기 반도체칩이 탑재되어 와이어본딩되는 리드부가 마련된 리드프레임;

상기 반도체칩과 리드프레임이 몰딩된 성형수지; 및

상기 리드프레임의 리드부와 외부회로와의 전기적 연결을 위하여 상기 리드부로부터 상기 성형수지 밖으로 노출되도록 상기 리드프레임 상에 프린팅스크린법에 의해 전사되어 형성된 전도성 물질층인 범프;를 포함하여 된 것을 특징으로 하는 비지에이 반도체 패키지.