KR20030072855A - 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 - Google Patents
플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 Download PDFInfo
- Publication number
- KR20030072855A KR20030072855A KR1020020012116A KR20020012116A KR20030072855A KR 20030072855 A KR20030072855 A KR 20030072855A KR 1020020012116 A KR1020020012116 A KR 1020020012116A KR 20020012116 A KR20020012116 A KR 20020012116A KR 20030072855 A KR20030072855 A KR 20030072855A
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- solder ball
- ball land
- lead wire
- copper
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명의 목적은 범프 패드 및 솔더볼 랜드가 형성된 기판상에 도금용 리드선을 각각의 솔더볼 랜드가 연결되도록 형성하고, 상기 도금용 리드선을 이용하여 솔더볼 랜드를 전기 니켈/금 도금하여 상기 솔더볼 랜드와 각각 비아홀로 연결된 범프패드가 함께 전기 니켈/금 도금되도록 함으로써, 범프패드의 니켈/금 도금 불량률을 감소시킨 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 범프패드 도금방법을 제공하는데 있다.
본 발명은 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 제조방법에 있어서, 일면에 복수의 범프 패드(26)를 구비하고, 다른 일면에 형성될 솔더볼 랜드 부분과 상기 범프 패드(26)를 각각 연결하는 비아홀을 구비한 기판(21)의 솔더볼면상에 무전해 동도금하여 전체면에 동박을 입히는 제1동도금 단계; 상기 동박면상에 드라이필름을 부착하고, 노광 및 현상하여 회로 및 솔더볼 랜드와 솔더볼 랜드 사이의 연결부분만을 외부로 노출시키는 제1이미징단계; 상기 외부로 노출된 영역에 전기 동도금하여 회로 및 솔더볼 랜드와 솔더볼 랜드 사이를 연결하는 도금용 리드선(23)을 형성하는 제2동도금 단계; 상기 드라이필름을 제거하는 제1스트립단계; 과수황산 에칭을 수행하여 상기 회로 및 솔더볼 랜드와 도금용 리드선(23) 이외의 전기 동도금되지 않은 부분의 동박을 제거하는 제1에칭단계; 상기 도금용 리드선이 형성된 솔더볼면상에 솔더마스크(24)를 부착시키고, 노광 및 현상하여 솔더볼 랜드 부분과 솔더볼 랜드 사이의 도금용 리드선 일부를 외부로 노출시키는 제2이미징단계; 상기 외부로 노출된 도금용 리드선 부분을 도금레지스트(25)로 도포하여 막는 도금레지스트 도포단계; 상기 도금용 리드선에 전류를 공급하여 도금용 리드선에 연결된 복수의 솔더볼 랜드부분과 상기 솔더볼 랜드와 비아홀로 연결되어 있는 범프패드부분에 니켈도금한 후, 금도금을 수행하는 전기 니켈/금 도금단계; 상기 솔더마스크 및 도금레지스트를 제거하는 제2스트립단계; 알칼리 동에칭을 수행하여 니켈/금 도금된 솔더볼 랜드부분 이외에, 도금레지스트에 의해 니켈/금 도금되지 않은 도금용 리드선의 동박을 제거하는 제2에칭단계를 포함한다.
Description
본 발명은 인쇄회로기판의 범프패드 도금방법에 관한 것으로서, 특히, 범프 패드 및 솔더볼 랜드가 형성된 기판상에 도금용 리드선을 각각의 솔더볼 랜드가 연결되도록 형성하고, 상기 도금용 리드선을 이용하여 솔더볼 랜드를 전기 니켈/금 도금하여 상기 솔더볼 랜드와 각각 비아홀로 연결된 범프패드가 함께 전기 니켈/금 도금되도록 함으로써, 범프패드의 니켈/금 도금 불량률을 감소시킨 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 범프패드 도금방법에 관한 것이다.
최근, 전자기기와 정보기기가 대용량화 및 고속화됨에 따라 반도체칩이 고집적화되고, 반도체칩의 동작속도 또한 고속화되고 있다. 이러한 추세에 따라 반도체 칩에는 고속화, 다핀화에 대한 접속 기술이 요구되고 있는데, 그에 대한 방안으로서 플립칩(flip chip) 기술이 대두되고 있다.
플립칩 기술은 반도체칩 상의 패드들 위에 접속용 범프(bump)를 형성하고 상기 범프를 기판의 랜드패턴에 접합하는 접속방법의 일종이다.
이러한 플립칩 기술을 적용할 경우, 반도체칩과 기판을 1지점 접속하므로 기존의 와이어본딩방식에서의 본딩와이어의 생략에 따른 전기적 통로 길이의 단축에 의해 반도체칩의 전기적 특성을 향상시키고 반도체칩의 후면을 노출시켜 열적 특성을 향상시킬 수 있는 장점이 있다.
상기의 플립칩 기술이 적용된 반도체 패키지의 일예로서, 도 1에는 일반적인 플립칩 비지에이 반도체 패키지의 단면도가 도시되어 있다.
도 1과 같이, 기판(11)의 상부면에는 복수의 범프 패드(12)가 형성되고, 하부면에는 복수의 솔더볼(14)을 부착시키기 위한 솔더볼 랜드(13)가 형성되어 있으며, 상기 범프 패드(12)와 솔더볼 랜드(13)는 비아홀(15)에 의해 각각 연결되어 있다.
또, 반도체칩(16)의 일면에는 복수의 전극패드(17)가 형성되고, 상기 전극패드(17)상에는 범프(18)가 형성되어 있으며, 상기 범프(18)는 납(19)에 의해 상기 기판(11)의 범프패드(12)와 접착되어 있고, 상기 반도체칩(16)과 기판(11) 사이의 공간은 몰딩수지(20)로 몰딩되어 있다.
상기와 같이 구성된 플립칩 비지에이 반도체 패키지용 인쇄회로기판에서 기판(11)상의 상기 범프패드(12) 및 솔더볼 랜드는 이미징공정 및 에칭공정에 의해 형성된다. 여기에서, 상기 이미징공정 및 에칭공정에 의해 형성된 범프패드(12)에는 전기적 특성을 향상시키기 위해 OSP 또는 니켈 및 금도금 처리를 하게 되는데, 종래에는 상기와 같은 니켈/금도금 공정을 무전해 방식에 의해 처리하였다.
그러나, 종래의 무전해 방식에 의한 니켈/금 도금은 도 2에 도시한 것과 같이, 범프패드의 크기와 폭이 작아지게 되어 전기적 특성이 나빠지고, 80~100㎛ 크기를 갖는 반도체칩에서의 범프패드 도금시, 예를 들어 100개의 범프패드 중 80개의 범프패드만이 도금되고 20개의 범프패드는 도금이 되지 않는 등의 도금 불량이 발생하게 되는 문제점이 있었다.
상기의 문제점을 해결하기 위한 본 발명의 목적은 범프 패드 및 솔더볼 랜드가 형성된 기판상에 도금용 리드선을 각각의 솔더볼 랜드가 연결되도록 형성하고, 상기 도금용 리드선을 이용하여 솔더볼 랜드를 전기 니켈/금 도금하여 상기 솔더볼 랜드와 각각 비아홀로 연결된 범프패드가 함께 전기 니켈/금 도금되도록 함으로써, 범프패드의 니켈/금 도금 불량률을 감소시킨 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 범프패드 도금방법을 제공하는데 있다.
도 1은 일반적인 플립칩 비지에이 반도체 패키지의 단면도,
도 2는 종래의 무전해 도금에 의해 도금된 범프패드면을 나타내는 평면도,
도 3은 본 발명에 의한 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 범프패드 도금과정을 나타내는 흐름도,
도 4a 내지 도 4d는 도 3의 범프패드 도금과정을 나타내는 평면도,
<도면의 주요부분에 대한 부호의 설명>
11, 21 : 기판12, 26 : 범프패드
13, 22 : 솔더볼랜드14 : 솔더볼
15 : 비아홀16 : 반도체칩
17 : 전극패드18 : 범프
19 : 납20 : 몰딩수지
23 : 도금용 리드선24 : 솔더마스크
25 : 도금레지스트
상기 목적을 이루기 위해, 본 발명에 의한 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 범프패드 도금방법은 일면에 복수의 범프 패드를 구비하고, 다른 일면에 형성될 솔더볼 랜드 부분과 상기 범프 패드를 각각 연결하는 비아홀을 구비한 기판의 솔더볼면상에 무전해 동도금하여 전체면에 동박을 입히는 제1동도금 단계; 상기 동박면상에 드라이필름을 부착하고, 노광 및 현상하여 회로 및 솔더볼 랜드와 솔더볼 랜드 사이의 연결부분만을 외부로 노출시키는 제1이미징단계; 상기 외부로 노출된 영역에 전기 동도금하여 회로 및 솔더볼 랜드와 솔더볼 랜드 사이를 연결하는 도금용 리드선을 형성하는 제2동도금 단계; 상기 드라이필름을 제거하는 제1스트립단계; 과수황산 에칭을 수행하여 상기 회로 및 솔더볼 랜드와 도금용 리드선 이외의 전기 동도금되지 않은 부분의 동박을 제거하는 제1에칭단계; 상기 도금용 리드선이 형성된 솔더볼면상에 솔더마스크를 부착시키고, 노광 및 현상하여 솔더볼 랜드 부분과 솔더볼 랜드 사이의 도금용 리드선 일부를 외부로 노출시키는 제2이미징단계; 상기 외부로 노출된 도금용 리드선 부분을 도금레지스트로 도포하여 막는 도금레지스트 도포단계; 상기 도금용 리드선에 전류를 공급하여 도금용 리드선에 연결된 복수의 솔더볼 랜드부분과 상기 솔더볼 랜드와 비아홀로 연결되어 있는 범프패드부분에 니켈도금한 후, 금도금을 수행하는 전기 니켈/금 도금단계; 상기 솔더마스크 및 도금레지스트를 제거하는 제2스트립단계; 알칼리 동에칭을 수행하여 니켈/금 도금된 솔더볼 랜드부분 이외에, 도금레지스트에 의해 니켈/금 도금되지 않은 도금용 리드선의 동박을 제거하는 제2에칭단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명을 보다 상세히 설명한다.
도 3은 본 발명에 의한 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 범프패드 도금과정을 나타내는 흐름도이고, 도 4a 내지 도 4d는 도 3의 범프패드 도금과정을 나타내는 평면도이다.
먼저, 제1동도금 공정에서는 기판(21)의 솔더볼면 전체면에 무전해 동도금하여 동박을 입히고, 제1이미징 공정에서는 기판(21)의 상기 동박이 입혀진 솔더볼면상에 드라이필름을 부착시킨 후, 노광 및 현상하여 회로 및 솔더볼 랜드와 솔더볼 랜드 사이의 연결부분만을 외부로 노출시킨다.
그 후, 제2동도금 공정에서는 상기 외부로 노출된 회로 및 솔더볼 랜드와 솔더볼 랜드 사이의 영역에 전기 동도금을 하고, 제1스트립 공정에서 드라이필름을 제거하며, 제1에칭 공정에서는 과수황산 에칭을 하여 상기 회로 및 솔더볼 랜드와 솔더볼 랜드 사이의 연결부분을 제외한 부분의 동박을 제거한다.
상기의 공정에 의해 도 4a와 같이 솔더볼 랜드 사이에 솔더볼 랜드 각각을 연결하는 도금용 리드선이 형성된다.
또, 제2이미징 공정에서는 도 4b와 같이 상기 도금용 리드선이 형성된 솔더볼면상에 솔더마스크(24)를 부착시키고, 노광 및 현상하여 솔더볼 랜드(22) 부분과 솔더볼 랜드 사이의 도금용 리드선(23) 일부를 외부로 노출시키며, 도금레지스트 도포공정에서는 상기 외부로 노출된 도금용 리드선 부분을 도금레지스트(25)로 도포하여 막는다.
그 후, 니켈/금 도금공정에서는 상기 도금용 리드선에 전류를 공급하여 니켈도금한 후, 금도금을 수행한다. 여기에서, 니켈/금 도금은 도금용 리드선에 연결된 복수의 솔더볼 랜드부분과 상기 솔더볼 랜드와 비아홀로 연결되어 있는 범프패드부분이 이루어지게 된다.
다음으로, 제2스트립 공정에서는 상기 솔더마스크 및 도금레지스트(25)를 제거하게 되고, 제2에칭공정에서는 알칼리 동에칭을 수행하여 니켈/금 도금된 솔더볼 랜드부분 이외에, 도금레지스트가 도포되어 니켈/금 도금되지 않은 도금용 리드선의 동박을 제거하여 도 4c와 같이 도금된 솔더볼 랜드(22)를 얻게 된다.
상기와 같은 도금공정을 통하여, 솔더볼 랜드(22)와 각각 비아홀로 연결되어 있는 범프패드(26)를 함께 니켈/금도금하므로, 도 4d에 나타낸 것과 같이 범프패드에 도금이 되지 않거나 하는 등의 도금 불량을 감소시킬 수 있게 된다.
상기한 바와 같이, 본 발명에 의하면 범프 패드 및 솔더볼 랜드가 형성된 기판상에 도금용 리드선을 각각의 솔더볼 랜드가 연결되도록 형성하고, 상기 도금용 리드선을 이용하여 솔더볼 랜드를 전기 도금하여 상기 솔더볼 랜드와 각각 비아홀로 연결된 범프패드가 함께 전기 도금되도록 함으로써, 범프패드의 도금 불량률을 감소시킬 수 있는 효과가 있다.
Claims (1)
- 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 제조방법에 있어서, 일면에 복수의 범프 패드(26)를 구비하고, 다른 일면에 형성될 솔더볼 랜드 부분과 상기 범프 패드(26)를 각각 연결하는 비아홀을 구비한 기판(21)의 솔더볼면상에 무전해 동도금하여 전체면에 동박을 입히는 제1동도금 단계; 상기 동박면상에 드라이필름을 부착하고, 노광 및 현상하여 회로 및 솔더볼 랜드와 솔더볼 랜드 사이의 연결부분만을 외부로 노출시키는 제1이미징단계; 상기 외부로 노출된 영역에 전기 동도금하여 회로 및 솔더볼 랜드와 솔더볼 랜드 사이를 연결하는 도금용 리드선(23)을 형성하는 제2동도금 단계; 상기 드라이필름을 제거하는 제1스트립단계; 과수황산 에칭을 수행하여 상기 회로 및 솔더볼 랜드와 도금용 리드선(23) 이외의 전기 동도금되지 않은 부분의 동박을 제거하는 제1에칭단계; 상기 도금용 리드선이 형성된 솔더볼면상에 솔더마스크(24)를 부착시키고, 노광 및 현상하여 솔더볼 랜드 부분과 솔더볼 랜드 사이의 도금용 리드선 일부를 외부로 노출시키는 제2이미징단계; 상기 외부로 노출된 도금용 리드선 부분을 도금레지스트(25)로 도포하여 막는 도금레지스트 도포단계; 상기 도금용 리드선에 전류를 공급하여 도금용 리드선에 연결된 복수의 솔더볼 랜드부분과 상기 솔더볼 랜드와 비아홀로 연결되어 있는 범프패드부분에 니켈도금한 후, 금도금을 수행하는 전기 니켈/금 도금단계; 상기 솔더마스크 및 도금레지스트를 제거하는 제2스트립단계; 알칼리 동에칭을 수행하여 니켈/금 도금된 솔더볼 랜드부분 이외에, 도금레지스트에 의해 니켈/금 도금되지 않은 도금용리드선의 동박을 제거하는 제2에칭단계를 포함하는 것을 특징으로 하는 플립칩 비지에이 반도체 패키지용 인쇄회로기판의 범프패드 도금방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020012116A KR20030072855A (ko) | 2002-03-07 | 2002-03-07 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020012116A KR20030072855A (ko) | 2002-03-07 | 2002-03-07 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030072855A true KR20030072855A (ko) | 2003-09-19 |
Family
ID=32223743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020012116A KR20030072855A (ko) | 2002-03-07 | 2002-03-07 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030072855A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841777B1 (ko) * | 2007-05-31 | 2008-06-27 | 주식회사 코리아써키트 | 솔더 범프 제조공정 |
| KR101039329B1 (ko) * | 2009-06-24 | 2011-06-08 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| US9072188B2 (en) | 2013-03-04 | 2015-06-30 | Samsung Electronics Co., Ltd. | Package substrate, method of manufacturing the package substrate and semiconductor package including the package substrate |
| CN110010511A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种射频芯片系统级封装模组的测试方式 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000008347A (ko) * | 1998-07-13 | 2000-02-07 | 윤종용 | 플립칩bga 패키지 제조방법 |
| JP2000040713A (ja) * | 1998-07-23 | 2000-02-08 | Citizen Watch Co Ltd | 半導体パッケージの製造方法 |
| JP2000138313A (ja) * | 1998-10-30 | 2000-05-16 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001110940A (ja) * | 1999-10-12 | 2001-04-20 | Nippon Circuit Kogyo Kk | 半導体パッケージ用基板とその製造法 |
| KR20010047629A (ko) * | 1999-11-22 | 2001-06-15 | 전세호 | 인쇄회로기판 제조방법 |
-
2002
- 2002-03-07 KR KR1020020012116A patent/KR20030072855A/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000008347A (ko) * | 1998-07-13 | 2000-02-07 | 윤종용 | 플립칩bga 패키지 제조방법 |
| JP2000040713A (ja) * | 1998-07-23 | 2000-02-08 | Citizen Watch Co Ltd | 半導体パッケージの製造方法 |
| JP2000138313A (ja) * | 1998-10-30 | 2000-05-16 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001110940A (ja) * | 1999-10-12 | 2001-04-20 | Nippon Circuit Kogyo Kk | 半導体パッケージ用基板とその製造法 |
| KR20010047629A (ko) * | 1999-11-22 | 2001-06-15 | 전세호 | 인쇄회로기판 제조방법 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841777B1 (ko) * | 2007-05-31 | 2008-06-27 | 주식회사 코리아써키트 | 솔더 범프 제조공정 |
| KR101039329B1 (ko) * | 2009-06-24 | 2011-06-08 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| US9072188B2 (en) | 2013-03-04 | 2015-06-30 | Samsung Electronics Co., Ltd. | Package substrate, method of manufacturing the package substrate and semiconductor package including the package substrate |
| CN110010511A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种射频芯片系统级封装模组的测试方式 |
| CN110010511B (zh) * | 2018-10-10 | 2023-11-17 | 浙江集迈科微电子有限公司 | 一种射频芯片系统级封装模组的测试方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8115104B2 (en) | Circuit board with buried conductive trace formed thereon and method for manufacturing the same | |
| CN1329968C (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
| CN1873935B (zh) | 配线基板的制造方法及半导体器件的制造方法 | |
| KR100499003B1 (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| KR101609016B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| US7226807B2 (en) | Method of production of circuit board utilizing electroplating | |
| US6969674B2 (en) | Structure and method for fine pitch flip chip substrate | |
| US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
| KR101613828B1 (ko) | 리드 프레임 기판의 제조 방법 | |
| KR100463442B1 (ko) | 볼 그리드 어레이 기판 및 이의 제조방법 | |
| KR101648602B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| US8500984B2 (en) | Method for manufacturing printed-circuit board | |
| KR20030072855A (ko) | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 | |
| JP2006294670A (ja) | 半導体装置の製造方法 | |
| KR19990005679A (ko) | 플립칩 실장용 패키지의 제조방법 | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| US20070105270A1 (en) | Packaging methods | |
| KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
| KR20100032698A (ko) | 인쇄 회로 기판의 제조 방법 | |
| KR20090016257A (ko) | 도금 인입선이 제거된 패키지 기판 및 그 제조 방법 | |
| KR20030075824A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JP4984502B2 (ja) | Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板 | |
| JP2006294825A (ja) | 半導体集積回路装置 | |
| JP2001237337A (ja) | プラスチックパッケージ及びその製造方法 | |
| KR20050073678A (ko) | 비지에이 타입 패키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |