CN110010511A - 一种射频芯片系统级封装模组的测试方式 - Google Patents
一种射频芯片系统级封装模组的测试方式 Download PDFInfo
- Publication number
- CN110010511A CN110010511A CN201811176819.8A CN201811176819A CN110010511A CN 110010511 A CN110010511 A CN 110010511A CN 201811176819 A CN201811176819 A CN 201811176819A CN 110010511 A CN110010511 A CN 110010511A
- Authority
- CN
- China
- Prior art keywords
- layer
- pinboard
- pad
- radio frequency
- mould group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 39
- 239000003292 glue Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000004332 silver Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- 239000004411 aluminium Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 239000011148 porous material Substances 0.000 claims description 5
- 239000000523 sample Substances 0.000 claims description 5
- 206010034960 Photophobia Diseases 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 208000013469 light sensitivity Diseases 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000004814 polyurethane Substances 0.000 claims description 3
- 229920002635 polyurethane Polymers 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 238000004891 communication Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001467 acupuncture Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种射频芯片系统级封装模组的测试方式，包括如下步骤：101）制作电路板步骤、102）电性测试步骤、103）取下待测物步骤；本发明提供能做到转接板上下面能同时用晶圆级工艺快速测试的一种射频芯片系统级封装模组的测试方式。
Description
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种射频芯片系统级封装模组的测试方式。
背景技术
电子产品的迅猛发展是当今封装技术进化的主要驱动力，小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向。系统级封装是最重要也是最有潜力满足这种高密度系统集成的技术之一。在各种系统级封装中，针对密闭射频芯片封装结构的硅转接板是硅基三维集成射频微系统的核心部件，为芯片到芯片和芯片到基板提供了最短的连接距离，最小的焊盘尺寸和中心间距。与其他互连技术如引线键合技术相比，硅转接板技术的优点包括：更好的电学性能、更高的带宽、更高的密度、更小的尺寸、更轻的重量。
但是对于转接板工艺制作的模组来说，往往上下面都具有bump做的电路引出端。这样如果想在转接板上直接测试里面的芯片是否合格，要么等模组做好后切开上PCB板进行电测，要么把整张转接板立起来，用上下同时扎针的方式进行测试。但是对于多层芯片来说，需要在中间层做好的时候确保电性无误才能继续进行下一层的晶圆键合，这样切割后再测试就不能作业。而对于立起来进行双面测试的方式，则因为晶圆多层键合后会存在翘曲的问题，往往导致扎针不准确而不能测试。
发明内容
本发明克服了现有技术的不足，提供能做到转接板上下面能同时用晶圆级工艺快速测试的一种射频芯片系统级封装模组的测试方式。
本发明的技术方案如下：
一种射频芯片系统级封装模组的测试方式，具体处理包括如下步骤：
101）制作电路板步骤：在第一层有机膜表面覆盖第一层铜膜，再通过光刻和湿法刻蚀工艺做出第一层通讯线，然后用第二层有机膜覆盖第一层通讯线，通过钻孔工艺露出第一层通讯线上的焊盘，在第二层有机膜表面重新覆盖第二层铜膜，制作第二层通讯线，最后用第三层有机膜覆盖第二层通讯线，钻孔露出第二层通讯线的焊盘，形成柔性电路板；
在柔性电路板通过层压法在两端都制作刚性基板，刚性基板厚度范围10um到1000um，其本身层数为上下两层或多层；在刚性基板上制作互联焊盘和测试焊盘，通过光刻、干法刻蚀或者激光钻孔的工艺在基板表面制作互联孔，互联孔直径为10um到1000um，钻孔使柔性电路板上通讯线的焊盘露出；
在互联焊盘上制作bumping，把待测的转接板通过胶黏的形式固定在刚性基板上；通过各向异性导电胶把待测转接板黏在刚性基板上，使刚性基板上的bumping对应转接板的待测焊盘，其中各向异性导电胶为热熔型胶或光敏性胶；
102）电性测试步骤：把一端刚性基板通过各向异性导电胶黏，盖在转接板未焊接的一面，并通过探针扎刚性基板的另一面的测试焊盘，完成电性测试；
103）取下待测物步骤：加热使各向异性导电胶失去粘性，从而解除刚性基板和转接板之间的粘性，然后取出转接板，通过SC1，SC2，DHF清洗步骤对转接板进行清洗。
进一步的，有机膜包括聚四氟乙烯塑料、环氧树脂、聚氨酯中的一种，其厚度在100nm到1000um之间。
进一步的，通讯线作为互联结构，其厚度在100nm到1000um之间，宽度在100nm到1000um之间；通讯线采用铜、镍、铝、金或银。
进一步的，通过光刻电镀工艺，在基板互联焊盘上制作bumping，bumping采用铜、镍、铝、金或银；
进一步的，在bumping表面设置焊球，焊球直径在10um到500um，焊球采用锡、金、银或铟。
本发明相比现有技术优点在于：本发明用晶圆级工艺制作可对转接板进行测试的上下测试板，通过临时键合的工艺把上下测试板跟转接板键合，使转接板上的bump能够被外部电路互联，同时上下测试板通过柔性电路板进行互联，这样就能做到转接板上下面能同时用晶圆级工艺快速测试。
附图说明
图1为本发明的转接板结构图；
图2为本发明的有机膜结构图；
图3为本发明的柔性板结构图；
图4为本发明的图3的刚性基板处理后的结构图；
图5为本发明的图4设置焊球后的结构图；
图6为本发明的转接板与图5结合的结构图；
图7为本发明的测试结构图。
图中标识：转接板101、待测焊盘102、有机膜201、通讯线202、刚性基板203、互联孔204、bumping205、焊球206、探针301。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科技术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。下面结合附图和具体实施方式对本发明进一步说明。
如图1至图7所示，一种射频芯片系统级封装模组的测试方式，待测转接板101晶圆，其上下面都有可以用于测试的待测焊盘102；具体处理包括如下步骤：
101）制作电路板步骤：制作一种柔性电路板，即在第一层有机膜201表面覆盖第一层铜膜，再通过光刻和湿法刻蚀工艺做出第一层通讯线202，然后用第二层有机膜201覆盖第一层通讯线202，通过钻孔工艺露出第一层通讯线202上的焊盘，在第二层有机膜201表面重新覆盖第二层铜膜，制作第二层通讯线202，最后用第三层有机膜201覆盖第二层通讯线202完成对第二层通讯线202的保护，钻孔露出第二层通讯线202的焊盘102，形成柔性电路板。其中有机膜201包括聚四氟乙烯塑料，环氧树脂，聚氨酯等有机物薄膜，其作用是起到承载铜线的作用。其厚度在100nm到1000um之间。通讯线202作为互联结构，其厚度在100nm到1000um之间，宽度在100nm到1000um之间。此处通讯线202一般用铜线还可以是镍，铝，金，银等金属材料。
在柔性电路板通过层压法在两端都制作刚性基板203，刚性基板203厚度范围10um到1000um，其本身层数为上下两层或多层。在刚性基板203上制作互联焊盘和测试焊盘，都通过光刻、干法刻蚀或者激光钻孔的工艺在基板表面制作互联孔204，互联孔204直径为10um到1000um，钻孔使柔性电路板上通讯线202的焊盘露出。
在互联焊盘上制作bumping205，把待测的转接板101通过胶黏的形式固定在刚性基板203上。通过各向异性导电胶把待测转接板101黏在刚性基板203上，使刚性基板203上的bumping205对应转接板101的待测焊盘102，其中各向异性导电胶为热熔型胶或光敏性胶。通过光刻电镀工艺，在基板互联焊盘上制作bumping205即连接凸块，bumping205采用铜、镍、铝、金或银等金属材料。还可以在bumping205表面设置焊球206，焊球206直径在10um到500um，焊球206采用锡、金、银或铟等材料。
102）电性测试步骤：把一端刚性基板203通过各向异性导电胶黏，盖在转接板101未焊接的一面，并通过探针301扎刚性基板203的另一面的测试焊盘，完成电性测试。
即如图7所示，把另一端刚性基板203通过各向异性导电胶黏在转接板101上，使转接板101的待测焊盘102跟刚性基板203的bump互联。通过在刚性基板203另一侧的焊盘102上施加探针301完成电测。
103）取下待测物步骤：加热使各向异性导电胶失去粘性，从而解除刚性基板203和转接板101之间的粘性，然后取出转接板101，通过SC1，SC2，DHF等清洗步骤对转接板101进行清洗。其中SC1，SC2，DHF是美国无线公司的标准清洗方式，SC1是清洗颗粒物的，SC2是清洗金属离子的，DHF是去除原生氧化硅层的。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。
Claims (5)
1.一种射频芯片系统级封装模组的测试方式，其特征在于，具体处理包括如下步骤：
101）制作电路板步骤：在第一层有机膜表面覆盖第一层铜膜，再通过光刻和湿法刻蚀工艺做出第一层通讯线，然后用第二层有机膜覆盖第一层通讯线，通过钻孔工艺露出第一层通讯线上的焊盘，在第二层有机膜表面重新覆盖第二层铜膜，制作第二层通讯线，最后用第三层有机膜覆盖第二层通讯线，钻孔露出第二层通讯线的焊盘，形成柔性电路板；
在柔性电路板通过层压法在两端都制作刚性基板，刚性基板厚度范围10um到1000um，其本身层数为上下两层或多层；在刚性基板上制作互联焊盘和测试焊盘，通过光刻、干法刻蚀或者激光钻孔的工艺在基板表面制作互联孔，互联孔直径为10um到1000um，钻孔使柔性电路板上通讯线的焊盘露出；
在互联焊盘上制作bumping，把待测的转接板通过胶黏的形式固定在刚性基板上；通过各向异性导电胶把待测转接板黏在刚性基板上，使刚性基板上的bumping对应转接板的待测焊盘，其中各向异性导电胶为热熔型胶或光敏性胶；
102）电性测试步骤：把一端刚性基板通过各向异性导电胶黏，盖在转接板未焊接的一面，并通过探针扎刚性基板的另一面的测试焊盘，完成电性测试；
103）取下待测物步骤：加热使各向异性导电胶失去粘性，从而解除刚性基板和转接板之间的粘性，然后取出转接板，通过SC1，SC2，DHF清洗步骤对转接板进行清洗。
2.根据权利要求1所述的一种射频芯片系统级封装模组的测试方式，其特征在于：有机膜包括聚四氟乙烯塑料、环氧树脂、聚氨酯中的一种，其厚度在100nm到1000um之间。
3.根据权利要求1所述的一种射频芯片系统级封装模组的测试方式，其特征在于：通讯线作为互联结构，其厚度在100nm到1000um之间，宽度在100nm到1000um之间；通讯线采用铜、镍、铝、金或银。
4.根据权利要求1所述的一种射频芯片系统级封装模组的测试方式，其特征在于：通过光刻电镀工艺，在基板互联焊盘上制作bumping，bumping采用铜、镍、铝、金或银。
5.根据权利要求4所述的一种射频芯片系统级封装模组的测试方式，其特征在于：在bumping表面设置焊球，焊球直径在10um到500um，焊球采用锡、金、银或铟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176819.8A CN110010511B (zh) | 2018-10-10 | 2018-10-10 | 一种射频芯片系统级封装模组的测试方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811176819.8A CN110010511B (zh) | 2018-10-10 | 2018-10-10 | 一种射频芯片系统级封装模组的测试方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010511A true CN110010511A (zh) | 2019-07-12 |
| CN110010511B CN110010511B (zh) | 2023-11-17 |
Family
ID=67164859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811176819.8A Active CN110010511B (zh) | 2018-10-10 | 2018-10-10 | 一种射频芯片系统级封装模组的测试方式 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010511B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111505479A (zh) * | 2020-03-12 | 2020-08-07 | 中国计量科学研究院 | 低温超导芯片封装测试装置 |
| CN111640729A (zh) * | 2020-04-21 | 2020-09-08 | 江苏长电科技股份有限公司 | 一种易于大尺寸元件底部填充的转接板及其制造方法 |
| CN113035826A (zh) * | 2021-02-23 | 2021-06-25 | 青岛歌尔智能传感器有限公司 | 封装模组、封装模组的制作方法及电子设备 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039452A (ja) * | 1998-07-22 | 2000-02-08 | Hoya Corp | コンタクトボード及びその構成部品 |
| JP2000306961A (ja) * | 1999-04-16 | 2000-11-02 | Fujitsu Ltd | プローブカード及び半導体装置の試験方法 |
| JP2001093928A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20030049886A1 (en) * | 2001-09-07 | 2003-03-13 | Salmon Peter C. | Electronic system modules and method of fabrication |
| KR20030072855A (ko) * | 2002-03-07 | 2003-09-19 | 주식회사 심텍 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
| CN201213257Y (zh) * | 2008-05-19 | 2009-03-25 | 深圳华为通信技术有限公司 | 无线调制解调器 |
| KR20130004763A (ko) * | 2011-07-04 | 2013-01-14 | 솔브레인이엔지 주식회사 | 연성 배선 기판과 그의 제작 방법 및 이에 의해 제작된 연성 배선 기판을 구비하는 프로브 유닛 |
| CN103165479A (zh) * | 2013-03-04 | 2013-06-19 | 江苏物联网研究发展中心 | 多芯片系统级封装结构的制作方法 |
| CN105140142A (zh) * | 2015-08-10 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆电性抽测用的转接板工艺 |
| KR101735521B1 (ko) * | 2016-03-17 | 2017-05-15 | 주식회사 오킨스전자 | 스터드 범프를 포함하는 테스트 소켓 및 그 제조 방법 |
| CN106783847A (zh) * | 2016-12-21 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 针对射频微系统器件的三维键合堆叠互连集成制造方法 |
| US20170170098A1 (en) * | 2015-12-10 | 2017-06-15 | Intel Corporation | Flex circuit for accessing pins of a chip carrier |
-
2018
- 2018-10-10 CN CN201811176819.8A patent/CN110010511B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000039452A (ja) * | 1998-07-22 | 2000-02-08 | Hoya Corp | コンタクトボード及びその構成部品 |
| JP2000306961A (ja) * | 1999-04-16 | 2000-11-02 | Fujitsu Ltd | プローブカード及び半導体装置の試験方法 |
| JP2001093928A (ja) * | 1999-09-22 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20030049886A1 (en) * | 2001-09-07 | 2003-03-13 | Salmon Peter C. | Electronic system modules and method of fabrication |
| KR20030072855A (ko) * | 2002-03-07 | 2003-09-19 | 주식회사 심텍 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
| CN201213257Y (zh) * | 2008-05-19 | 2009-03-25 | 深圳华为通信技术有限公司 | 无线调制解调器 |
| KR20130004763A (ko) * | 2011-07-04 | 2013-01-14 | 솔브레인이엔지 주식회사 | 연성 배선 기판과 그의 제작 방법 및 이에 의해 제작된 연성 배선 기판을 구비하는 프로브 유닛 |
| CN103165479A (zh) * | 2013-03-04 | 2013-06-19 | 江苏物联网研究发展中心 | 多芯片系统级封装结构的制作方法 |
| CN105140142A (zh) * | 2015-08-10 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 晶圆电性抽测用的转接板工艺 |
| US20170170098A1 (en) * | 2015-12-10 | 2017-06-15 | Intel Corporation | Flex circuit for accessing pins of a chip carrier |
| KR101735521B1 (ko) * | 2016-03-17 | 2017-05-15 | 주식회사 오킨스전자 | 스터드 범프를 포함하는 테스트 소켓 및 그 제조 방법 |
| CN106783847A (zh) * | 2016-12-21 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 针对射频微系统器件的三维键合堆叠互连集成制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111505479A (zh) * | 2020-03-12 | 2020-08-07 | 中国计量科学研究院 | 低温超导芯片封装测试装置 |
| CN111640729A (zh) * | 2020-04-21 | 2020-09-08 | 江苏长电科技股份有限公司 | 一种易于大尺寸元件底部填充的转接板及其制造方法 |
| CN111640729B (zh) * | 2020-04-21 | 2023-08-18 | 江苏长电科技股份有限公司 | 一种易于大尺寸元件底部填充的转接板及其制造方法 |
| CN113035826A (zh) * | 2021-02-23 | 2021-06-25 | 青岛歌尔智能传感器有限公司 | 封装模组、封装模组的制作方法及电子设备 |
| CN113035826B (zh) * | 2021-02-23 | 2022-08-19 | 青岛歌尔智能传感器有限公司 | 封装模组、封装模组的制作方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010511B (zh) | 2023-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8241959B2 (en) | Microelectronic packages fabricated at the wafer level and methods therefor | |
| US5576630A (en) | Probe structure for measuring electric characteristics of a semiconductor element | |
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| CN104769714B (zh) | 包括交替形成台阶的半导体裸芯堆叠的半导体器件 | |
| US8728864B2 (en) | Method of fabricating a memory card using SIP/SMT hybrid technology | |
| JPH1154649A (ja) | 半導体装置およびその製造方法 | |
| CN110010511A (zh) | 一种射频芯片系统级封装模组的测试方式 | |
| JP4761662B2 (ja) | 回路装置の製造方法 | |
| US7723835B2 (en) | Semiconductor device package structure | |
| TWI393196B (zh) | 形成用於高容量記憶卡之單層基板的方法 | |
| JPH03112688A (ja) | Ｉｃカード | |
| CN103579171B (zh) | 半导体封装件及其制造方法 | |
| JP2007042829A (ja) | 電子部品内蔵モジュールと電子部品内蔵基板およびそれらの製造方法 | |
| JP4739198B2 (ja) | 半導体装置の製造方法 | |
| JP2002076246A (ja) | 回路装置の製造方法 | |
| JP2002110714A (ja) | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 | |
| CN208796956U (zh) | 一种射频芯片系统级封装模组的测试装置 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| CN209167480U (zh) | 一种系统级封装模组结构的快速测试装置 | |
| US20120281377A1 (en) | Vias for mitigating pad delamination | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| CN100452331C (zh) | 裸芯片积木式封装方法 | |
| WO2007126670A1 (en) | Substrate having conductive traces isolated by laser to allow electrical inspection | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP2003152134A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |