CN209167480U - 一种系统级封装模组结构的快速测试装置 - Google Patents

Abstract

本实用新型公开了一种系统级封装模组结构的快速测试装置，包括载板和测试板，测试板上表面设置TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um，在测试板上表面设置第一绝缘层，第一绝缘层厚度范围在10nm到100um之间，第一绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层结构采用一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；TSV孔内设置铜柱；测试板上表面还设置RDL，RDL设置在第二绝缘层上，第二绝缘层设置在种子层上，第二绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；本实用新型提供单位面积内大密度集成模组的一种系统级封装模组结构的快速测试装置。

Description

一种系统级封装模组结构的快速测试装置

技术领域

本实用新型涉及半导体技术领域，更具体的说，它涉及一种系统级封装模组结构的快速测试装置。

背景技术

电子产品的迅猛发展是当今封装技术进化的主要驱动力，小型化、高密度、高频高速、高性能、高可靠性和低成本是先进封装的主流发展方向。系统级封装是最重要也是最有潜力满足这种高密度系统集成的技术之一。在各种系统级封装中，针对密闭射频芯片封装结构的硅转接板是硅基三维集成射频微系统的核心部件，为芯片到芯片和芯片到基板提供了最短的连接距离，最小的焊盘尺寸和中心间距。与其他互连技术如引线键合技术相比，硅转接板技术的优点包括：更好的电学性能、更高的带宽、更高的密度、更小的尺寸、更轻的重量。

但是对于系统级封装的模组结构来说，一些特殊的芯片往往需要跟另外几种不同材质不同功能的辅助芯片互联在一起才能得到测试结构。一般的做法是对单个产品分别进行测试，然后把不同的芯片焊接在一个PCB板上进行终端测试。然而对于垂直互联的模组来讲，不能保证互联的准确性，因此在互联完成后都要对模组进行测试以保证可以进入终端。对于晶圆级工艺键合在一起的模组来说，因为导电bump集成度太高，需要在单位面积内加探针的密度较大，可能会导致放不下探针。而对于chip to chip工艺制作的更高集成密度的模组来说，不仅会存在上述问题，而且单个的测量还会增大测试时间。

发明内容

本实用新型克服了现有技术的不足，提供单位面积内大密度集成模组的一种系统级封装模组结构的快速测试装置。

本实用新型的技术方案如下：

一种系统级封装模组结构的快速测试装置，包括载板和测试板，测试板上表面设置TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um，在测试板上表面设置第一绝缘层，第一绝缘层厚度范围在10nm到100um之间，第一绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层结构采用一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；TSV孔内设置铜柱；测试板上表面还设置RDL，RDL设置在第二绝缘层上，第二绝缘层设置在种子层上，第二绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，其中RDL包括走线和键合功能的焊盘；焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，其本身结构采用一层或多层；

测试板的下表面设置第三绝缘层，并设置与铜柱对应的连接口，待测射频封装模组以一定距离固定在载板上，在测试板下表面设置各向异性导电胶，测试板下表面和载板键合。

进一步的，测试板采用4，6，8，12寸中的一种尺寸，厚度范围为200um 到2000um，材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。

进一步的，RDL金属采用铜、铝、镍、银、金、锡中的一种或多种，其本身结构采用一层或多层，其厚度范围为10nm到1000um。

本实用新型相比现有技术优点在于：本实用新型把模组贴在载板再分布，然后制作与之相对应的转接测试板，用晶圆级键合的方式把测试板和载板上的模组做临时键合，键合胶用各向异性导电胶，最后在测试板的背面扎针做测试，解决了模组单位面积内集成密度太大不能下针的问题。

附图说明

图1为本实用新型的测试板设置TSV孔示意图；

图2为本实用新型的图1设置RDL孔示意图；

图3为本实用新型的图2设置开窗示意图；

图4为本实用新型的图3设置导电胶示意图；

图5为本实用新型的载板设置示意图；

图6为本实用新型的键合示意图；

图7为本实用新型的载板俯视图；

图8为本实用新型的测试板俯视图示意图；

图9为本实用新型的测试板设置bumping的示意图；

图10为本实用新型的图9设置导电胶示意图；

图11为本实用新型的载板另一种设置示意图；

图12为本实用新型的第二种键合示意图；

图13为本实用新型的第二种键合示意图二。

图中标识：测试板101、TSV孔102、RDL103、开窗104、各向异性导电胶 105、bumping106、载板202。

具体实施方式

下面详细描述本实用新型的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本实用新型而不能作为对本实用新型的限制。

本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语 (包括技术术语和科技术语)具有与本实用新型所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。

下面结合附图和具体实施方式对本实用新型进一步说明。

实施例1：

如图1至图8所示，

一种系统级封装模组结构的快速测试装置，包括载板202和测试板101，测试板101上表面设置TSV孔，TSV孔直径范围在1um到1000um，深度在10um到 1000um，在测试板101101上表面设置第一绝缘层，第一绝缘层厚度范围在10nm 到100um之间，第一绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层结构采用一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；TSV孔内设置铜柱；测试板101上表面还设置RDL103， RDL103设置在第二绝缘层上，第二绝缘层设置在种子层上，第二绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，其中RDL103包括走线和键合功能的焊盘；焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，其本身结构采用一层或多层；

测试板101的下表面设置第三绝缘层，并设置与铜柱对应的连接口，待测射频封装模组以一定距离固定在载板202上，在测试板101下表面设置各向异性导电胶105，测试板101下表面和载板202键合。

其具体测试方法包括如下步骤：

101)测试板101处理步骤：通过光刻、刻蚀工艺在测试板101上表面制作 TSV孔102，TSV孔102直径范围在1um到1000um，深度在10um到1000um。在测试板101上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层结构采用一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。通过电镀铜，使铜金属充满TSV孔102，并在200到500度温度下密化铜，用CMP工艺使测试板101表面只剩下填铜形成铜柱。即以铜CMP工艺使测试板101表面铜去除，使测试板101表面只剩下填铜。测试板101上表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。测试板101上表面绝缘层也可以保留。

通过光刻、电镀工艺制作RDL103，其过程包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、电镀工艺在测试板101表面制作RDL103，RDL103包括走线和键合功能的焊盘。也可以在 RDL103表面覆盖绝缘层，在绝缘层上开窗104露出焊盘。此处RDL103金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为 10nm到1000um。焊盘开窗10410um到10000um直径。

其中通过光刻，电镀工艺在测试板101表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，其本身结构采用一层或多层。

其中测试板101采用4、6、8、12寸晶圆中的一种，厚度范围为200um到 2000um，一般采用硅片，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。

102)测试板101二次处理步骤：对测试板101的下表面进行减薄，减薄后厚度在100um到700um之间。

通过光刻、湿法腐蚀和干法刻蚀的工艺在测试板101的下表面制作开窗104，使铜柱一端露出，在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到 1000um，绝缘层采用氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗104，开窗104后使铜柱露出。

103)测试步骤：将射频封装模组以一定距离固定在载板上，在测试板101 下表面涂各向异性导电胶105，通过晶圆级工艺把测试板101和载板键合在一起，通过在测试板101背面扎针达到测试的目的。

具体如图4所示，在测试板101开窗104的小表面涂各向异性导电胶105，各向异性导电胶105厚度在100nm到100um之间。此处导电胶具有纵向导电，横向不导电的性能。

如图5所示，把设置有bumping106的射频封装模组以一定距离固定在载板上，其固定方式可以是用UV胶或者热熔胶。如图7、图8所示，通过晶圆级工艺把测试板101和载板键合在一起。如图6所示，键合后的射频封装模组的 bumping106正好位于测试板101的开窗104处。通过在测试板101背面扎针达到测试的目的。

实施例2：

如图7至图13所示，一种系统级封装模组结构的快速测试装置，具体处理包括如下步骤：

101)测试板101处理步骤：通过光刻、刻蚀工艺在测试板101上表面制作TSV孔102，TSV孔102直径范围在1um到1000um，深度在10um到1000um。在测试板101上表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间。通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层结构采用一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种。通过电镀铜，使铜金属充满TSV孔102，并在200到500度温度下密化铜，用CMP工艺使测试板101表面只剩下填铜形成铜柱。即以铜CMP工艺使测试板101表面铜去除，使测试板101表面只剩下填铜。测试板101上表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除。测试板101上表面绝缘层也可以保留。

通过光刻、电镀工艺制作RDL103，其过程包括先制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，再通过光刻、电镀工艺在测试板101表面制作RDL103，RDL103包括走线和键合功能的焊盘。也可以在 RDL103表面覆盖绝缘层，在绝缘层上开窗104露出焊盘。此处RDL103金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为 10nm到1000um。焊盘开窗10410um到10000um直径。

其中通过光刻，电镀工艺在测试板101表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，其本身结构采用一层或多层。

其中测试板101采用4、6、8、12寸晶圆中的一种，厚度范围为200um到2000um，一般采用硅片，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。

102)测试板101二次处理步骤：对测试板101的下表面进行减薄，减薄后厚度在100um到700um之间。

通过光刻、电镀工艺在测试板101的下表面制作bumping106，其直径范围在10nm到1000um，高度范围为10nm到1000um。bumping106金属采用铜、铝、镍、银、金、锡中的一种或多总种，bumping106金属结构采用一层或多层。

103)测试步骤：将射频封装模组以一定距离固定在载板上，在测试板101 下表面涂各向异性导电胶105，通过晶圆级工艺把测试板101和载板键合在一起，通过在测试板101背面扎针达到测试的目的。

具体如图10所示，在测试板101bump面，涂各向异性导电胶105，导电胶厚度在100nm到100um之间。此处导电胶具有纵向导电，横向不导电的性能。如图11所示，把带有焊盘的射频封装模组以一定距离固定在载板上，其固定方式可以是用UV胶或者热熔胶。如图7、图8所示，通过晶圆级工艺把测试板101 和载板键合在一起。如图12、13所示，键合后的射频封装模组的焊盘正好位于测试板101的bump处。通过在测试板101背面扎针达到测试的目的。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型保护范围内。

Claims (3)

1.一种系统级封装模组结构的快速测试装置，其特征在于，包括载板和测试板，测试板上表面设置TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um，在测试板上表面设置第一绝缘层，第一绝缘层厚度范围在10nm到100um之间，第一绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层结构采用一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；TSV孔内设置铜柱；测试板上表面还设置RDL，RDL设置在第二绝缘层上，第二绝缘层设置在种子层上，第二绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，其中RDL包括走线和键合功能的焊盘；焊盘高度范围在10nm到1000um，焊盘的金属采用铜、铝、镍、银、金、锡中的一种或多种，其本身结构采用一层或多层；

测试板的下表面设置第三绝缘层，并设置与铜柱对应的连接口，待测射频封装模组以一定距离固定在载板上，在测试板下表面设置各向异性导电胶，测试板下表面和载板键合。

2.根据权利要求1所述的一种系统级封装模组结构的快速测试装置，其特征在于：测试板采用4，6，8，12寸中的一种尺寸，厚度范围为200um到2000um，材料采用硅片、玻璃、石英、碳化硅、氧化铝、环氧树脂或聚氨酯。

3. 根据权利要求1所述的一种系统级封装模组结构的快速测试装置，其特征在于：RDL金属采用铜、铝、镍、银、金、锡中的一种或多种，其本身结构采用一层或多层，其厚度范围为10nm到1000um。