JP2000306961A - プローブカード及び半導体装置の試験方法 - Google Patents
プローブカード及び半導体装置の試験方法Info
- Publication number
- JP2000306961A JP2000306961A JP11110061A JP11006199A JP2000306961A JP 2000306961 A JP2000306961 A JP 2000306961A JP 11110061 A JP11110061 A JP 11110061A JP 11006199 A JP11006199 A JP 11006199A JP 2000306961 A JP2000306961 A JP 2000306961A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- wafer
- electrode
- rigid body
- contact substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Abstract
各チップやCSPの電極パッドと常に良好なコンタクト
の得られるプローブカード及び半導体装置の試験方法を
提供することを目的とする。 【解決手段】フレキシブル性を有するコンタクト基板
と、該コンタクト基板上に所定の配置で設けられた複数
のコンタクト電極群と、該コンタクト電極群の間の該コ
ンタクト基板上に設けられ、コンタクト電極の形成され
た領域の該コンタクト基板を露出する開口部を有する剛
性体と、該コンタクト基板上に設けられ、該コンタクト
電極に接続される配線とを有することを特徴とするプロ
ーブカードにより上記課題を解決できる。
Description
れた複数のチップやチップサイズパッケージ(以下CS
P)をウエハ状態で同時に試験するプローブカード及び
チップの形成されたウエハまたはウエハーレベルCSP
等の半導体装置の試験方法に関する。
導体素子(以下チップ)に極力近づけるために、チップ上
に突起電極により形成された外部出力端子を設け、ウエ
ハ状態で少なくとも突起電極の側面を樹脂封止し、その
後各チップに切断した構造の半導体パッケージが提案さ
れている。(特開平10-79362参照 ;米国出願番号:09/02
9,608)この半導体装置を試験する時に、切断されたC
SP後で個々に試験するよりも、ウエハ状態で一括して
試験すれば効率的に試験ができる。これは通常のチップ
が複数形成されたウエハでも同じことが言える。本発明
は、チップやCSPが複数形成されているウエハ状態で
各チップを試験するためのプローブカード及び半導体装
置の試験方法に関するものである。
す図であり、図1はその断面図であり、図2は、図1の
CSPが個片に切断される前の状態を示し、図3は、図
2の平面図である。
ルミニウムパッド4以外の領域が窒化シリコン膜2で覆
われ、さらにその上にポリイミド層3が形成されてい
る。チップ上に形成されているアルミニウム電極パッド
4は、そのままの配置では間隔が狭過ぎて試験時にプロ
ーバーがコンタクトできなかったり、実装時に実装基板
に実装できない問題がある。そこで、ポリイミド層3上
には再配線層5が形成され、チップ上の適当な位置に引
き回されて銅突起電極6に接続され、アルミニウムパッ
ド4の間隔が広げられている。実装基板に実装するため
に、銅突起電極6上にバリアメタル層7を介して半田ボ
ール8が形成されている。
銅突起電極6を形成した後で、少なくとも銅突起電極6
の側面が封止されるように樹脂層9を形成する。その
後、半田ボール8を形成し、図2に示されるように、ダ
イシングライン12に沿って個片に切断する。
に切断した後では試験の効率が悪くなってしまうので、
切断される前の図3に示される状態で試験を行いたいと
いう要望が強い。
いる状態を示し、ウエハ11はテープ10で保持されて
いる。この状態で各チップの電極パッド(不図示)に従
来の針で構成されたプローバーを当てようとしても、パ
ッドの間隔が狭過ぎて針を当てることが非常に難しい。
狭い間隔のパッドを有するチップを試験する一例として
特開平7-263504号に示されるような手法ある。これは、
フレキシブルなシート上にチップのパッド位置に対応し
たコンタクトを形成し、これを負圧によりチップのパッ
ドに押し当ててコンタクトをとるものである。
7-263504には、従来認識されていなかった問題として図
4に示されるような問題がある。
エハ状態の試験に応用しようとすると、プローブカード
としてコンタクト基板13上にウエハ11上の各チップに対
応する位置にコンタクト電極が形成されているものを用
いてウエハの試験を行うことになる。そして、試験時に
負圧をかけてコンタクト基板13とウエハ11とを密着させ
ると、端部の半田ボール8aとコンタクト基板はコンタ
クトするものの、中央部の半田ボール8b部分ではコン
タクト基板が浮いてしまい、コンタクトがとれない問題
がある。また、端部の半田ボールが押されることによ
り、端部のボールほど変形しやすいという問題もある。
また、不均一にコンタクト基板が引っ張られるので、局
部的にシートが延びてしまう問題もある。
ハとシートの熱膨張率の違いから端部にいくほど双方の
電極位置がずれ、コンタクト不良を起こす問題もある。
を外部に引き出さねばならないが、シートが波打つこと
で断線する恐れもある。
験する時に限らず、通常のチップが複数形成されたウエ
ハをウエハ状態で試験する際にも同様の問題が生じてい
る。
状態で試験する際に、各チップやCSPの電極パッドと
常に良好なコンタクトの得られるプローブカード及び半
導体装置の試験方法を提供することを目的とする。
独立項に対応した手段を講じることにより解決すること
ができる。
を有するコンタクト基板と、該コンタクト基板上に所定
の配置で設けられた複数のコンタクト電極群と、該コン
タクト電極群の間の該コンタクト基板上に設けられ、コ
ンタクト電極の形成された領域の該コンタクト基板を露
出する開口部を有する剛性体と、該コンタクト基板上に
設けられ、該コンタクト電極に接続される配線とを有す
ることを特徴とするプローブカードにより上記課題を解
決できる。
領域に対応した大きさを有し、フレキシブル性を有する
コンタクト基板と、該コンタクト基板上に所定の配置で
設けられた複数のコンタクト電極群と、該コンタクト電
極群の間の領域に設けられ、コンタクト電極の形成され
た領域の該コンタクト基板を露出する開口部を有する剛
性体と、該コンタクト基板上に設けられ、該コンタクト
電極に接続される配線とを有することを特徴とするプロ
ーブカードにより上記課題を解決できる。
ト基板と、該コンタクト基板上に所定の配置で設けられ
た複数のコンタクト電極群と、該コンタクト電極群の間
の該コンタクト基板上に設けられ、コンタクト電極の形
成された領域の該コンタクト基板を露出する開口部を有
する剛性体と、該コンタクト基板上に設けられ、該コン
タクト電極に接続される配線を有するプローブカードを
準備する工程と、該プローブカードのコンタクト電極を
チップの形成されたウエハに密着させ、該コンタクト電
極とチップの外部電極とをコンタクトさせる工程と、該
配線を介してウエハ上の各チップを試験する工程とを有
することを特徴とする半導体装置の試験方法により上記
課題を解決できる。
ブカード全体としての剛性は、剛性体により保ちつつ、
開口部に対応した領域のコンタクト基板上のコンタクト
電極にフレキシビリティを付与することができる作用を
有する。
キシビリティを有しているので、ウエハ上のバンプの高
さが多少ばらついていても、コンタクト基板のフレキシ
ビリティによりバンプの高さのばらつきを吸収すること
ができ、コンタクト不良を起こすことがない。また、剛
性体は格子状に形成されているので、開口部を持たない
板状のものよりウエハの厚さ方向の動きが可能となり、
バンプ高さ不均一によるコンタクト不良は、この点でも
起きにくくなっている。
対応したコンタクト基板上のそれぞれのコンタクト電極
は隔てられているので、ウエハの周囲において、ウエハ
とコンタクト基板との熱膨張係数の不一致からくる歪
が、隣の領域のコンタクト電極に及び位置ずれとなって
累積していくことがなく、ウエハのどの位置でも同じ条
件でコンタクトすることができる作用が得られる。
は、コンタクト基板が各開口部ごとに設けられることに
より、コンタクト電極や配線に一部不良が生じたとして
も、その部分のコンタクト基板のみを交換するだけで容
易にプローブカードのリペアが行える作用が得られる。
方法は、使用するプローブカードが開口部を有し、開口
部内のコンタクト基板がフレキシビリティを有している
ので、ウエハ上のバンプの高さが多少ばらついていて
も、コンタクト基板のフレキシビレティによりバンプの
高さのばらつきを吸収することができ、コンタクト不良
を起こすことなくウエハを試験することができる作用が
得られる。また、剛性体は格子状に形成されているの
で、開口部を持たない板状のものよりウエハの厚さ方向
の動きが可能となり、バンプ高さ不均一によるコンタク
ト不良は、この点でも起きにくくなっている。
対応したコンタクト基板上のそれぞれのコンタクト電極
は隔てられているので、ウエハの周囲において、ウエハ
とコンタクト基板との熱膨張係数の不一致からくる歪
が、隣の領域のコンタクト電極に及び位置ずれとなって
累積していくことがなく、ウエハのどの位置でも同じ条
件でコンタクトしてウエハを試験することができる作用
が得られる。
半導体装置の試験方法の実施の形態について図5〜29
を用いて説明する。 (第1実施例)図5〜20は、本発明の第1実施例を説
明する図であり、図5は第1実施例のプローブカードの
分解斜視図を示し、図6(a)は、図5の側面図を示す
図であり、図6(b)は、後述するコンタクト基板22
の電極形成面からみた平面図である。
のチップが形成された半導体ウエハを示ている。このウ
エハ21上に形成されたCSPもしくはチップ(以下単
にチップと言う。)は電極25を有しており、この上に
はバンプ25a(図7参照)が形成されており、これは
個片に切断された後で実装基板に搭載されるための外部
端子となる。
続をとるためのコンタクト電極24が形成されたコンタ
クト基板を示し、ポリイミド,シリコンゴム等から形成
されている。このコンタクト基板は、厚さ25〜50μm,熱
膨張率が10〜1,000程度であり、応力が加わった際にあ
る程度のフレキシブル性を有していることが必要であ
る。コンタクト基板の大きさは、被試験ウエハの大きさ
によるがウエハが8インチの場合、400〜500×400〜500m
m程度である。
電極24は、ウエハ21上の各チップの電極25の配置
に対応して形成され、電極群を構成している。各コンタ
クト電極24は、配線31によりコンタクト基板22の
端部に導かれ、周縁部において幅広に形成された外部接
続端子32に接続されている。配線31は、二点鎖線で
示されたウエハ対応領域の外に向かって延びており、コ
ンタクト基板の端部において、配線31の間隔は十分に
広げられている。幅広に形成された外部接続端子32に
より、後述する試験ボードと接続することができる。
たセラミックで形成された厚さ3〜5mm,熱膨張率3.5ppm
の剛性体23を示している。その直径は被試験ウエハに
るが、ウエハが8インチの場合、それと同一かそれより
大きいものであり、直径200mm(8インチ)〜300mmであ
る。
エハがベアウエハの場合、シリコン,ガラス等が適して
おり、被試験ウエハがウエハレベルCSPの場合、ガラ
スエポキシ製プリント板,圧延鋼板等が適している。こ
の剛性体23は、コンタクト基板22に形成されたコン
タクト電極24の電極群の間の領域であるダイシングラ
インに対応した位置に設けられ、コンタクト電極24の
形成された領域のコンタクト基板22を露出する開口部
26を有している。図6(a)では、剛性体23はコン
タクト電極24が形成されている面とは反対側の面のコ
ンタクト基板に形成されているが、この状態も、剛性体
がコンタクト電極群の間のコンタクト基板上に設けら
れ、コンタクト電極の形成された領域のコンタクト基板
を露出する開口部を有する状態を指している。
剤によりコンタクト基板22に固定されるか、ピンによ
り固定されている。図に示されるように、剛性体23
は、チップ形成領域以外の領域であるダイシングライン
に対応した位置を覆うことになるので、剛性体26は格
子状の形状となる。そして、各開口部26は、ウエハ上
の各チップの領域に対応した位置になる。また、開口部
26の大きさは、チップの領域より僅かに大きいものと
なる。
ップに周知のウエハプロセスにより電子回路が形成され
ているが、それらのチップを出荷する前に、バーンイン
試験(Burn-in Test)や機能試験(Function Test)が必
要となる。これらの試験を各チップそれぞれ個片に切断
する前に行うには、ウエハ上に形成された各チップそれ
ぞれの電極に接続する何らかの手段が必要となる。本実
施例ではその手段として、剛性体23を伴ったコンタク
ト基板22により構成されるプローブカードにより実現
している。
ての剛性は、剛性体23により保たれ、かつ開口部26
に対応した領域のコンタクト電極の形成されたコンタク
ト基板22にフレキシビリティを付与することができる
作用が得られる。コンタクト基板は、ウエハのダイシン
グエリアに対応した領域で剛性体により固定され、熱膨
張の影響が隣のチップ領域におよぶことがないので、コ
ンタクト基板の材質として熱膨張率が10〜1,000とかな
り広い幅で選ぶことができる。
ベアウエハとCSPがウエハレベルで形成されているも
のと両方を対象としており、以下単にそれらをウエハと
して扱う。
エハレベルCSPの場合は各CSP)の試験を行う工程
を説明する。
極24との位置合わせをして、ウエハプロセス終了後の
被試験ウエハ21の上にコンタクト基板22を重ねて固
定する。固定方法は後述する。
介してテスト信号を供給し、ウエハ21上の各チップを
試験する。この時、バーンーイン試験であれば、ウエハ
を高温、多湿の環境において試験を行う。
が接触し、試験を行っている状態を示す。各チップ上の
バンプ25aは、コンタクト基板22上に設けられたコ
ンタクト電極24と接触するが、このコンタクト電極2
4は、剛性体23の開口部26内のコンタクト基板上に
位置している。この構成により、開口部26内のコンタ
クト基板はフレキシビリティを有しているので、ウエハ
21上のバンプ25aの高さが多少ばらついていても、
図8に示されるようにコンタクト基板のフレキシビレテ
ィによりバンプ高さのばらつき(Δh)を吸収すること
ができ、コンタクト不良を起こすことがない。
ル性とは、上述のように被試験ウエハの電極やバンプと
コンタクト基板の電極とが接触した時に、コンタクト基
板がバンプの位置のばらつきを吸収するように、縦,横
方向にある程度動き得る状態を指している。
るので、開口部を持たない板状のものよりウエハの厚さ
方向の動きが可能となり、バンプ高さ不均一によるコン
タクト不良は、この点でも起きにくくなっている。剛性
体の厚さは、薄ければ厚さ方向の動きが大きくなり、厚
ければ逆に小さくなるので、必要に応じた厚さに設定す
ればよい。
に対応したコンタクト基板上のそれぞれのコンタクト電
極24が隔てられている。この構成により、図9に示さ
れるようにウエハ21の周囲において、ウエハ21とコ
ンタクト基板22との熱膨張係数の不一致からくる歪2
7が、隣の領域のコンタクト電極におよび位置ずれとな
って累積していくことがなく、ウエハのどの位置でも同
じ条件でコンタクトすることができる作用が得られる。
仮に位置ずれが一つのチップ領域内で起こったとして
も、チップサイズが10mm角の場合、5mm×10p
pm×100°C=5μm程度のずれであり、問題は生
じない。(25°C〜125°Cでのバーンイン試験の
場合)さらに、剛性体23がコンタクト基板をチップ領
域ごとに固定しているので、ウエハとコンタクトさせた
時に、コンタクト基板が局部的に延びたり、波うつこと
がなくなり、配線が断線する恐れもなくなる。
る試験では、ウエハ21とコンタクト基板22の熱膨張
係数は一致していることが望ましいが、ウエハ21,コ
ンタクト基板22,剛性体23のそれぞれを同じ熱膨張
係数の材質で形成するのは、それぞれに求められる機能
が異なるので困難である。そこで、剛性体23の熱膨張
係数をコンタクト基板22よりもウエハ21に近くして
おけば、コンタクト基板22は前述したようにそのフレ
キシビリティによりある程度撓むことができるので、剛
性体23がウエハ21と同程度の伸縮をすることによ
り、ウエハの中央部と周囲の各チップの電極25とコン
タクト電極24とが、位置づれを起こすことを最小限に
抑えられる作用が得られる。
ば、被試験ウエハと全く同一の熱膨張係数の剛性体が得
られる。剛性体の加工は、半導体製造プロセスと同様の
加工技術により形成できる。
Pのように外部端子のサイズがベアウエハのチップ電極
よりかなり大きい場合には、熱膨張による位置ずれがシ
ビアではないので、剛性体を鋼やスレンレス等の金属で
形成してもよい。
る。図に示されるように、剛性体23の開口部にシリコ
ンゴム等の弾性体により構成されたブロック体27が嵌
め込まれている。被試験ウエハのピン数が多く、コンタ
クトする全体の圧力が大きくなる場合、コンタクト基板
自身の張力だけでは耐えきれず、コンタクト基板が変形
する問題がある。このような場合に、ブロック体27を
用いることにより、コンタクト基板の強度を補いつつ、
コンタクト基板のフレキシビリティを保つことができ、
確実に被試験ウエハの全ての電極とコンタクト基板の電
極とをコンタクトすることができるという作用が得られ
る。
かに突出させれば、その突出部分を加圧することによ
り、被試験ウエハの電極へのコンタクト圧力を集中的に
印加することができる。
ある。この変形例では、コンタクト基板としてゴムシー
ト28を用いている。この構成により、ウエハ21上に
形成されたバンプ25aとコンタクト電極との接触が、
ポリイミド等のシート状のコンタクト基板に比べよりソ
フトなものとなる作用が得られる。
示す図である。この変形例では、剛性体の開口部とし
て、各チップの対応する位置に空間部30を剛性体29
に設けている。コンタクト基板22のコンタクト電極2
4は、この空間部に対応した位置に設けられるので、前
述した開口部26によるコンタクト基板のフレキシビリ
ティが同様に空間部30で得られるとともに、剛性体2
9は全体として一体なのでプローブカードとして高い剛
性が得られる作用がある。
ンタクト電極及び配線についての本実施例の変形例であ
る。図13では、コンタクト電極上にバンプ等の突起電
極24aを形成し、ウエハ21上の電極と接触させるも
のである。この構成により、ウエハ上にバンプ等の突起
電極が形成されていないベアウエハに対しても、ウエハ
レベルの試験を行うことができる作用が得られる。
3側に、配線31及び外部接続端子32を設けたもので
ある。この構成により被試験ウエハに形成されているチ
ップの電極とコンタクト基板の配線とがショートするの
を避けられるという作用が得られる。
例である。図に示されるように、剛性体26が、コンタ
クト電極群の間のコンタクト基板上に設けられ、コンタ
クト電極と同じ側のコンタクト基板22上に貼り付けら
れ、コンタクト基板22とウエハ21との間に位置して
いる。剛性体23の厚さは、当然ウエハ21上のバンプ
25aより薄い必要がある。開口部26は、コンタクト
基板22とウエハ21との間に形成されることになる
が、開口部におけるコンタクト基板のフレキシビリティ
は、前述の図7の状態と変わらない。また、剛性体23
は、チップ間のダイシングライン上に位置するので、チ
ップにダメージが加わることはない。このように剛性体
をコンタクト基板とウエハの間に位置させることによ
り、過剰な圧力が被試験ウエハに加わるのを防げる作用
が得られる。
例である。図に示されるように、剛性体23aと23b
の2つがコンタクト基板22の両面に設けられている。
この構成により、コンタクト基板と被試験ウエハとの間
のスペーサとしての機能を剛性体23bで確保し、コン
タクト基板の剛性と熱膨張係数の差を補正する機能を剛
性体23aで確保するので、それぞれの機能をコンタク
ト基板の上下に設ける剛性体で最適に設定できるという
作用が得られる。
剛性体23の接続について説明する。
2,剛性体23が接続される時の分解斜視図を示し、図
18は三者が接続された状態の断面図を示している。
た領域の周囲には孔33aが設けられ、ウエハ21を固
定しているウエハホルダ35と、剛性体の周囲に形成さ
れた孔33bをネジ34によりウエハ21,コンタクト
基板22,剛性体23を締め付けてそれぞれを密着させ
る。
応した領域の周囲で剛性体23を固定することにより、
コンタクト基板の周縁部に設けた外部接続端子32をフ
レキシブルな状態にしておくことができる。この構成に
より、次の作用が得られる。
る。図19は、コンタクト基板の周縁部の外部接続端子
32をバーンインボード等のテストボード36の端子3
7に表面実装した状態の斜視図であり、図20は、この
状態の断面図である。
ストでは、試験に必要な信号を供給するための試験ボー
ドが必要である。この試験ボードには複数のウエハが搭
載されて試験されることになる。この時、コンタクト基
板22と試験ボードとをコネクタ等を介して接続したの
では、その分コストが高くなってしまう。
基板の周縁部に設けた外部接続端子32がフレキシブル
な状態なので、コンタクト基板22の周縁部の外部接続
端子32をそのまま試験ボード36の端子に半田等によ
り表面実装でき、コネクタを用いない分コストを安くで
きる作用が得られる。 (第2実施例)図21、22は本発明の第2実施例を説
明する図である。
前述の第1実施例と変わりがないので、剛性体以外の説
明は省略する。
るように複数の層で形成されている。各層は、被試験ウ
エハがベアウエハの場合、シリコン,ガラス(熱膨張
率:0.5〜9.0)等で形成される。被試験ウエハが
ウエハレベルCSPの場合、半田ボール8(図1参照)
のピッチは、再配線層5によりチップ上の電極ピッチよ
り拡大されているので、コンタクト基板の熱膨張に対す
る許容度が大きく、コンタクト基板の材質として、ガラ
スエポキシ製プリント板,圧延鋼板等を用いることがで
きる。剛性体23の各層の表面には銅の配線パターンが
施され、必要に応じて各層間を接続するためのビアが設
けられている。銅配線パターンやビアは、通常のプリン
ト基板製造技術により形成される。
れ、これと対応する位置のコンタクト基板22上で配線
31と接続されている。電極40と反対側の最下層23
aの表面には配線層が設けられ、これとビア41が接続
されている。ビア41は中間層23b,23cを貫通
し、最上層23dに達している。最上層23dの表面に
は電極42が設けられ、ビア41と接続されている。電
極42は、剛性体23の上面に設けられ、第1実施例の
コンタクト基板周縁部の外部接続端子32に相当し、試
験ボードと接続される。
線を引き出すには限界があったが、剛性体23の表面で
十分に間隔の広がった電極42において、コンタクト基
板22のコンタクト電極24からの信号を取り出すこと
ができる作用が得られる。
信号を剛性体の上面で取り出せるので、被試験ウエハの
表面に形成されたチップの電極と、コンタクト電極から
の信号を取り出す配線とがショートする危険を避けれる
という作用も得られる。
号を取り出すので、コンタクト基板の端部に配線を引き
回す必要がなくなり、コンタクト基板を被試験ウエハと
同等か僅かに大きい程度に小型化できる作用も得られ
る。
層やグランド層を設けることにより、広い配線層でこれ
らを供給でき、高速試験に対応できる作用も得られる。
し、半導体ウエハ製造プロセスにより加工すれば、上述
したプリント板と同様な機能を有する配線層やビアを容
易に精度高く形成することができる。
る例を示したが、層数はこれに限らず、単層であっても
よい。配線の引回しがそれほど多くない場合には、剛性
体が単層でも十分対応でき、剛性体の上部に電極を配置
することにより、上述した複数の層の場合と同様な作用
も得られる。
性体を複数の層で形成するとともに、コンタクト基板2
2の周縁部にも外部接続端子32を設けたものである。
の層で構成され、最上層にコンタクト電極24からの信
号が電極42に導かれている。さらに、コンタクト基板
22の端部に向かって、コンタクト電極24の信号が配
線31を介して外部接続端子32に導かれている。
でも、ウエハからの信号を剛性体23の表面の電極42
と、コンタクト基板22の周縁部の外部接続端子32と
に導くことにより、十分な間隔をもって電極42や外部
接続端子32を形成できる作用が得られる。 (第3実施例)図23〜25は本発明の第3実施例を説
明する図である。
を除いて前述の第1実施例と変わりがないので、それ以
外の説明は省略する。
は、図に示されるように試験するチップに対応した大き
さに設定されており、チップより僅かに大きいなものと
なっている。各コンタクト基板22a〜22cは、それ
ぞれその表面にコンタクト電極43が形成され、各コン
タクト電極43に配線44が接続されてコンタクト基板
22aの周囲に導かれ電極45に接続されている。
に対応した位置と大きさであり、コンタクト電極43の
形成されている領域のコンタクト基板を露出するように
設けられている。
に設けられることにより、コンタクト電極43や配線4
4、電極45に一部不良が生じたとしても、その部分の
コンタクト基板のみを交換するだけで容易にプローブカ
ードのリペアが行える作用が得られる。
クト基板22eを被試験ウエハの一列のチップに対応し
た一列の開口部26ごとに短冊状に設けたものである。
この構成により、上述したリペア性を有するとともに、
短冊状のコンタクト基板の端部にコンタクト電極からの
配線を引き出すことができる作用が得られる。 (第4実施例)図26、27は本発明の第4実施例を説
明する図である。
ズや抵抗等の過剰電流制限素子、試験回路を設ける点を
除いて前述の第1〜第3実施例と変わりがないので、そ
れ以外の説明は省略する。
を設けた状態を示している。剛性体は、第2実施例で説
明したように複数の層(不図示)で形成され、ウエハか
らの信号は、最下層の電極50でコンタクト基板と接続
され、ビア51を介して最上層の電極52に導かれてい
る。剛性体23の最上層は、比較的その面積にゆとりが
あり、ヒューズを設けることで電極54の配置に問題を
生じるようなことはない。
れ、他端は電極54に接続されている。電極54は試験
ボードに接続されてウエハが試験される。ヒューズは、
不良のチップがあった場合に、他の良品のチップに悪影
響が及ばないように、ヒューズが溶解することで電源供
給をストップし、良品のチップを保護している。
があった場合に良品のチップに過剰な電流が流れるのを
制限する点でヒューズと同様の効果が得られる。
形成された場合、ウエハ上にヒューズや抵抗といった素
子を周知のウエハプロセスで形成することができる。
形成された例で説明したが、単層で構成してもよい。
プ55を搭載した状態を示している。剛性体23は、図
26と同様に複数の層(不図示)で形成され、ウエハか
らの信号が最下層の電極50でコンタクト基板と接続さ
れ、ビア51を介して剛性体25の上面の電極52に導
かれている。
ビア51,電極52を介して試験対象のチップの電極と
接続され、他端は、図に示されるように別の経路でやは
り試験対象のチップの別の電極と接続されている。
回路を内蔵し、自らを試験するものがある。しかしこの
場合、その試験回路の分だけチップ面積が犠牲となる問
題がある。そこで、図27に示されるように、試験回路
チップを剛性体23の表面に設けることにより、試験対
象のチップ、つまり製品となるチップ内に試験回路を設
ける必要がなくなり、試験回路の面積分だけチップのサ
イズを小さくできる。
形成した場合、ウエハ上に試験回路チップを周知のウエ
ハプロセスで形成することができる。
説明したプローブカードとウエハとの固定方法のうち、
負圧を用いて固定する方法について説明する。
(22,23)とを位置合わせして固定する位置合わせ
装置70の側面図であり、71はウエハのX,Y,θの
位置を調整するためのステージであり、72はこれらの
ステージを上下させる昇降機構である。
工程は、まずX,Y,θテーブル上にウエハ21を保持
したウエハホルダ60を搭載する。
4にて位置合わせ装置70に固定し、ウエハ21の位置
を昇降機構72により適宜その高さを調整するととも
に、X,Y,θテーブルによりさらに微調整し、ウエハ
21の各チップの電極の位置とコンタクト電極24とを
位置合わせする。この際、画像認識装置75により両者
の位置合わせを精密に行う。
1をコンタクト基板22に密着させる。この状態で負圧
をかけてウエハ21とコンタクト基板とを強固に密着さ
せる。負圧は、真空発生部73により供給され、ウエハ
ホルダ60の側面に設けられたバルブ63を介してウエ
ハホルダに導入される。バルブは真空路62を介してウ
エハホルダ内のウエハを搭載しているキャビティ64に
通じており、真空発生部73から供給される負圧は、こ
のキャビティ64を負圧にする。
なった状態を示す拡大図である。キャビティ64内が負
圧になると、コンタクト基板22がウエハ21側に吸い
よせられ、ウエハ21上の各チップの電極25とコンタ
クト電極24とが強固に密着し、電気的導通が取られ
る。バルブ63を閉じても、キャビティ64内の負圧は
シール部61により保たれ、ウエハとコンタクト基板と
の密着は維持される。この後、仮止め部にて固定したコ
ンタクト基板22を離しても、コンタクト基板とウエハ
との密着は保たれる。
ンタクト圧力が足りない場合は、真空による負圧の他に
機械的な圧力を付加してコンタクト圧力を補えばよい。
具体的には、図17に示した方法を用いて、ウエハ,コ
ンタクト基板,剛性体を機械的にネジ34で固定して圧
力を補えばよい。
0は、画像認識装置75がコンタクト基板22と被試験
ウエハ21との間に位置しているが、画像認識装置をコ
ンタクト基板の上部に位置させ、コンタクト基板を透過
してコンタクト電極24とウエハ21上の電極との位置
合わせを行ってもよい。これにより、一台のカメラで両
者の位置合わせ行うことができる作用が得られる。
ウエハと位置合わせされるが、図19,20に示したよ
うに、コンタクト基板を試験ボードに表面実装したもの
とウエハとの位置合わせを行い、ウエハを試験してもよ
い。
カードを用いれば、チップやCSPをウエハ状態で試験
する際に、各チップやCSPの電極パッドと常に良好な
コンタクトが得られ、信頼性の高い半導体装置の試験方
法を提供することができる。
である。
を説明する断面図である。
を説明する平面図である。
用した場合の問題点を説明する図である。
る。
の断面図である。
る。
る。
る。
る。
る。
る。
る。
固定方法を説明する図である。
状態を示す図である。
る。
る。
る。
位置合わせする機構を示す図である。
Claims (16)
- 【請求項1】フレキシブル性を有するコンタクト基板
と、 該コンタクト基板上に所定の配置で設けられた複数のコ
ンタクト電極群と、 該コンタクト電極群の間の該コンタクト基板上に設けら
れ、コンタクト電極の形成された領域の該コンタクト基
板を露出する開口部を有する剛性体と、 該コンタクト基板上に設けられ、該コンタクト電極に接
続される配線とを有することを特徴とするプローブカー
ド。 - 【請求項2】前記剛性体の熱膨張係数が前記コンタクト
基板よりもシリコンに近いかシリコンと同一であること
を特徴とする請求項1記載のプローブカード。 - 【請求項3】前記コンタクト基板がポリイミドまたはゴ
ムシートからなることを特徴とする請求項1記載のプロ
ーブカード。 - 【請求項4】前記配線が前記コンタクト基板の端部に引
き出されるとともに、該配線より幅広な外部接続端子に
接続されていることを特徴とする請求項1記載のプロー
ブカード。 - 【請求項5】コンタクト電極上に突起電極を設けること
を特徴とする請求項1記載のプローブカード。 - 【請求項6】前記剛性体が、前記コンタクト電極と同じ
側の前記コンタクト基板上に設けられていることを特徴
とする請求項1記載のプローブカード。 - 【請求項7】前記剛性体が単数または複数の層で構成さ
れ、該剛性体の底面に前記コンタクト基板上の前記配線
と接続される第1の電極を有し、該剛性体の上面に該第
1の電極と接続された第2の電極を有することを特徴と
する請求項1記載のプローブカード。 - 【請求項8】前記剛性体がプリント基板またはシリコン
ウエハにより形成されることを特徴とする請求項7記載
のプローブカード。 - 【請求項9】前記剛性体の表面に過剰電流制限素子もし
くは試験回路チップを搭載し、前記第2の電極と接続す
ることを特徴とする請求項7記載のプローブカード。 - 【請求項10】被試験チップの領域に対応した大きさを
有し、フレキシブル性を有するコンタクト基板と、 該コンタクト基板上に所定の配置で設けられた複数のコ
ンタクト電極群と、 該コンタクト電極群の間の領域に設けられ、コンタクト
電極の形成された領域の該コンタクト基板を露出する開
口部を有する剛性体と、 該コンタクト基板上に設けられ、該コンタクト電極に接
続される配線とを有することを特徴とするプローブカー
ド。 - 【請求項11】コンタクト基板と、該コンタクト基板上
に所定の配置で設けられた複数のコンタクト電極群と、
該コンタクト電極群の間の該コンタクト基板上に設けら
れ、コンタクト電極の形成された領域の該コンタクト基
板を露出する開口部を有する剛性体と、該コンタクト基
板上に設けられ、該コンタクト電極に接続される配線を
有するプローブカードを準備する工程と、 該プローブカードのコンタクト電極をチップの形成され
たウエハに密着させ、該コンタクト電極とチップの外部
電極とをコンタクトさせる工程と、 該配線を介してウエハ上の各チップを試験する工程とを
有することを特徴とする半導体装置の試験方法。 - 【請求項12】前記プローブカードのコンタクト電極を
チップの形成されたウエハに密着させる時に、真空吸引
による負圧により両者を密着させる工程を有することを
特徴とする請求項11記載の半導体装置の試験方法。 - 【請求項13】 前記剛性体の熱膨張係数が前記コンタ
クト基板よりもシリコンに近いことを特徴とする請求項
11記載の半導体装置の試験方法。 - 【請求項14】前記剛性体を第1の固定部材により固定
し、前記ウエハを第2の固定部材により固定し、前記コ
ンタクト基板を該第1及び第2の固定手段の間に置いて
固定する工程を有し、前記コンタクト基板周縁部の外部
接続端子を試験ボードに表面実装する工程を有すること
を特徴とする請求項11記載の半導体装置の試験方法。 - 【請求項15】前記コンタクト基板が、該ウエハの各チ
ップに対応した大きさであることを特徴とする請求項1
1記載の半導体装置の試験方法。 - 【請求項16】ウエハの各チップ上に突起電極が設けら
れ、少なくとも該突起電極の側面がウエハ状態で樹脂封
止されているウエハを試験の対象とすることを特徴とす
る請求項11〜15記載の半導体装置の試験方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11006199A JP3565086B2 (ja) | 1999-04-16 | 1999-04-16 | プローブカード及び半導体装置の試験方法 |
US09/417,706 US6433563B1 (en) | 1999-04-16 | 1999-10-13 | Probe card with rigid base having apertures for testing semiconductor device, and semiconductor device test method using probe card |
TW088117966A TW425649B (en) | 1999-04-16 | 1999-10-18 | Probe card for testing semiconductor device, and semiconductor device test method |
KR1019990047472A KR100564046B1 (ko) | 1999-04-16 | 1999-10-29 | 프로브 카드 및 반도체 장치의 시험방법 |
CNB991243439A CN1192422C (zh) | 1999-04-16 | 1999-11-24 | 测试半导体器件的探针卡及半导体器件测试方法 |
EP00107939A EP1045438B8 (en) | 1999-04-16 | 2000-04-14 | Probe card for testing semiconductor device, and semiconductor device test method |
DE60041299T DE60041299D1 (de) | 1999-04-16 | 2000-04-14 | Testsondenkarte und Testverfahren für eine Halbleitervorrichtung |
EP08167742.9A EP2023386A3 (en) | 1999-04-16 | 2000-04-14 | Probe card for testing semiconductor device, and semiconductor device test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11006199A JP3565086B2 (ja) | 1999-04-16 | 1999-04-16 | プローブカード及び半導体装置の試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000306961A true JP2000306961A (ja) | 2000-11-02 |
JP3565086B2 JP3565086B2 (ja) | 2004-09-15 |
Family
ID=14526093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11006199A Expired - Fee Related JP3565086B2 (ja) | 1999-04-16 | 1999-04-16 | プローブカード及び半導体装置の試験方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6433563B1 (ja) |
EP (2) | EP2023386A3 (ja) |
JP (1) | JP3565086B2 (ja) |
KR (1) | KR100564046B1 (ja) |
CN (1) | CN1192422C (ja) |
DE (1) | DE60041299D1 (ja) |
TW (1) | TW425649B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005114228A1 (ja) * | 2004-05-24 | 2005-12-01 | Tokyo Electron Limited | 積層基板及びプローブカード |
WO2006051878A1 (ja) * | 2004-11-11 | 2006-05-18 | Jsr Corporation | シート状プローブおよびプローブカードならびにウエハの検査方法 |
WO2006051880A1 (ja) * | 2004-11-11 | 2006-05-18 | Jsr Corporation | シート状プローブおよびプローブカードならびにウエハの検査方法 |
JP2006184136A (ja) * | 2004-12-28 | 2006-07-13 | Aitesu:Kk | 半導体解析装置およびその方法 |
JP2011107152A (ja) * | 2011-01-05 | 2011-06-02 | Tokyo Electron Ltd | 積層基板及びプローブカード |
KR101407871B1 (ko) | 2012-11-16 | 2014-06-17 | 주식회사 오킨스전자 | 탄성체 테스트 소켓 구조 |
CN110010511A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种射频芯片系统级封装模组的测试方式 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000258495A (ja) * | 1999-03-12 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体デバイス試験装置 |
US7143500B2 (en) | 2001-06-25 | 2006-12-05 | Micron Technology, Inc. | Method to prevent damage to probe card |
CN1316253C (zh) * | 2003-07-15 | 2007-05-16 | 旺宏电子股份有限公司 | 可掀式探针卡反面调针治具及其调针方法 |
US7332921B2 (en) * | 2004-03-26 | 2008-02-19 | Cypress Semiconductor Corporation | Probe card and method for constructing same |
JP2006284384A (ja) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | 半導体装置の試験装置及び試験方法 |
US7535021B2 (en) * | 2005-11-01 | 2009-05-19 | Alpha & Omega Semiconductor, Ltd. | Calibration technique for measuring gate resistance of power MOS gate device at water level |
WO2007146291A2 (en) * | 2006-06-09 | 2007-12-21 | Octavian Scientific, Inc. | Method and apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate |
TWI445109B (zh) * | 2006-07-07 | 2014-07-11 | Advanced Inquiry Systems Inc | 平面延伸電導體超越基材邊緣的方法和設備 |
US7489148B2 (en) * | 2006-07-28 | 2009-02-10 | Advanced Inquiry Systems, Inc. | Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator |
US20090189299A1 (en) * | 2008-01-30 | 2009-07-30 | Texas Instruments Incorporated | Method of forming a probe pad layout/design, and related device |
US9176186B2 (en) | 2009-08-25 | 2015-11-03 | Translarity, Inc. | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed |
US8362797B2 (en) * | 2009-08-25 | 2013-01-29 | Advanced Inquiry Systems, Inc. | Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween |
JP5372706B2 (ja) * | 2009-11-04 | 2013-12-18 | 株式会社日本マイクロニクス | プローブ針ガイド部材及びこれを備えたプローブカード並びにそれを用いる半導体装置の試験方法 |
JP5379065B2 (ja) | 2010-04-21 | 2013-12-25 | 新光電気工業株式会社 | プローブカード及びその製造方法 |
SG189154A1 (en) | 2010-09-28 | 2013-05-31 | Advanced Inquiry Systems Inc | Wafer testing systems and associated methods of use and manufacture |
JP5752002B2 (ja) * | 2011-10-04 | 2015-07-22 | 株式会社アドバンテスト | 試験用キャリア |
TWI490500B (zh) * | 2012-05-23 | 2015-07-01 | Advantest Corp | Test vehicle |
CN102707100A (zh) * | 2012-05-25 | 2012-10-03 | 工业和信息化部电子第五研究所 | 倒扣电气互连衬底的裸芯片测试装置 |
TWI454710B (zh) * | 2012-09-19 | 2014-10-01 | Mpi Corp | Probe card and its manufacturing method |
CN104520981B (zh) * | 2013-04-03 | 2017-11-17 | 山东晶泰星光电科技有限公司 | 一种测试倒装led芯片的吸嘴、方法及测试机构 |
CN104569777B (zh) * | 2014-12-25 | 2018-01-05 | 深圳市摩西尔电子有限公司 | 一种图像数据采集设备的设备运行机台 |
JP6496142B2 (ja) * | 2014-12-26 | 2019-04-03 | 株式会社ヨコオ | 交換用コンタクトユニット及び検査治具 |
US10535572B2 (en) * | 2016-04-15 | 2020-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device arrangement structure assembly and test method |
US10261123B2 (en) * | 2017-08-24 | 2019-04-16 | Micron Technology, Inc. | Semiconductor device structures for burn-in testing and methods thereof |
CN210223952U (zh) * | 2019-03-26 | 2020-03-31 | Pep创新私人有限公司 | 面板组件、晶圆封装体以及芯片封装体 |
CN113161251A (zh) * | 2020-01-22 | 2021-07-23 | 复格企业股份有限公司 | 芯片封装的工艺内测试方法及装置 |
CN111693738A (zh) * | 2020-05-13 | 2020-09-22 | 中国科学院上海微系统与信息技术研究所 | 一种多通道高频芯片的低温测试结构 |
CN111965474B (zh) * | 2020-08-18 | 2022-09-16 | 安徽美拓照明有限公司 | 一种节能灯泡生产用成品老化测试设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US29608A (en) | 1860-08-14 | towne | ||
US5148103A (en) * | 1990-10-31 | 1992-09-15 | Hughes Aircraft Company | Apparatus for testing integrated circuits |
US5225037A (en) * | 1991-06-04 | 1993-07-06 | Texas Instruments Incorporated | Method for fabrication of probe card for testing of semiconductor devices |
US5239260A (en) * | 1991-06-28 | 1993-08-24 | Digital Equipment Corporation | Semiconductor probe and alignment system |
US5177439A (en) * | 1991-08-30 | 1993-01-05 | U.S. Philips Corporation | Probe card for testing unencapsulated semiconductor devices |
US5203725A (en) * | 1992-03-16 | 1993-04-20 | Molex Incorporated | Biased edge card connector |
EP0615131A1 (en) * | 1993-03-10 | 1994-09-14 | Co-Operative Facility For Aging Tester Development | Prober for semiconductor integrated circuit element wafer |
US5559446A (en) * | 1993-07-19 | 1996-09-24 | Tokyo Electron Kabushiki Kaisha | Probing method and device |
KR0140034B1 (ko) * | 1993-12-16 | 1998-07-15 | 모리시다 요이치 | 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법 |
JP3491700B2 (ja) | 1994-03-18 | 2004-01-26 | 富士通株式会社 | 半導体集積回路装置の試験用キャリア |
EP0707214A3 (en) * | 1994-10-14 | 1997-04-16 | Hughes Aircraft Co | Multiport membrane probe to test complete semiconductor plates |
JP3137322B2 (ja) | 1996-07-12 | 2001-02-19 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置 |
JPH11110061A (ja) | 1997-10-07 | 1999-04-23 | Kiyoaki Kobayashi | 自己回帰モデルの光学的スペクトル計算方法と装置。 |
-
1999
- 1999-04-16 JP JP11006199A patent/JP3565086B2/ja not_active Expired - Fee Related
- 1999-10-13 US US09/417,706 patent/US6433563B1/en not_active Expired - Lifetime
- 1999-10-18 TW TW088117966A patent/TW425649B/zh not_active IP Right Cessation
- 1999-10-29 KR KR1019990047472A patent/KR100564046B1/ko active IP Right Grant
- 1999-11-24 CN CNB991243439A patent/CN1192422C/zh not_active Expired - Fee Related
-
2000
- 2000-04-14 EP EP08167742.9A patent/EP2023386A3/en not_active Withdrawn
- 2000-04-14 EP EP00107939A patent/EP1045438B8/en not_active Expired - Lifetime
- 2000-04-14 DE DE60041299T patent/DE60041299D1/de not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005114228A1 (ja) * | 2004-05-24 | 2005-12-01 | Tokyo Electron Limited | 積層基板及びプローブカード |
JP2005337737A (ja) * | 2004-05-24 | 2005-12-08 | Tokyo Electron Ltd | 積層基板及びプローブカード |
US7750655B2 (en) | 2004-05-24 | 2010-07-06 | Tokyo Electron Limited | Multilayer substrate and probe card |
JP4727948B2 (ja) * | 2004-05-24 | 2011-07-20 | 東京エレクトロン株式会社 | プローブカードに用いられる積層基板 |
WO2006051878A1 (ja) * | 2004-11-11 | 2006-05-18 | Jsr Corporation | シート状プローブおよびプローブカードならびにウエハの検査方法 |
WO2006051880A1 (ja) * | 2004-11-11 | 2006-05-18 | Jsr Corporation | シート状プローブおよびプローブカードならびにウエハの検査方法 |
JP2006184136A (ja) * | 2004-12-28 | 2006-07-13 | Aitesu:Kk | 半導体解析装置およびその方法 |
JP2011107152A (ja) * | 2011-01-05 | 2011-06-02 | Tokyo Electron Ltd | 積層基板及びプローブカード |
KR101407871B1 (ko) | 2012-11-16 | 2014-06-17 | 주식회사 오킨스전자 | 탄성체 테스트 소켓 구조 |
CN110010511A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种射频芯片系统级封装模组的测试方式 |
CN110010511B (zh) * | 2018-10-10 | 2023-11-17 | 浙江集迈科微电子有限公司 | 一种射频芯片系统级封装模组的测试方式 |
Also Published As
Publication number | Publication date |
---|---|
EP1045438A2 (en) | 2000-10-18 |
KR100564046B1 (ko) | 2006-03-29 |
DE60041299D1 (de) | 2009-02-26 |
EP2023386A2 (en) | 2009-02-11 |
TW425649B (en) | 2001-03-11 |
EP1045438B1 (en) | 2009-01-07 |
EP1045438B8 (en) | 2009-03-25 |
US6433563B1 (en) | 2002-08-13 |
JP3565086B2 (ja) | 2004-09-15 |
EP2023386A3 (en) | 2014-05-14 |
CN1271178A (zh) | 2000-10-25 |
KR20000067796A (ko) | 2000-11-25 |
EP1045438A3 (en) | 2004-10-06 |
CN1192422C (zh) | 2005-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3565086B2 (ja) | プローブカード及び半導体装置の試験方法 | |
US6563330B1 (en) | Probe card and method of testing wafer having a plurality of semiconductor devices | |
US6897090B2 (en) | Method of making a compliant integrated circuit package | |
US6215321B1 (en) | Probe card for wafer-level measurement, multilayer ceramic wiring board, and fabricating methods therefor | |
US5367763A (en) | TAB testing of area array interconnected chips | |
US4647959A (en) | Integrated circuit package, and method of forming an integrated circuit package | |
US8945953B2 (en) | Method of manufacturing semiconductor device | |
US7565737B2 (en) | Manufacturing method of package substrate | |
JP2002110751A (ja) | 半導体集積回路装置の検査装置および製造方法 | |
WO2002007218A1 (en) | Multi-metal layer circuit | |
US20040012405A1 (en) | Probe card with full wafer contact configuration | |
KR20090009164A (ko) | 반도체 장치, 및 반도체 장치를 제조하는 방법 | |
JPH09274055A (ja) | 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法 | |
US20090079461A1 (en) | Test socket and test board for wafer level semiconductor testing | |
US20040135594A1 (en) | Compliant interposer assembly for wafer test and "burn-in" operations | |
JP2004296464A (ja) | 半導体装置 | |
JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
JP2002313854A (ja) | ウェハ一括型測定検査用プローブカード及びその製造方法 | |
JPH0786467A (ja) | バーンインソケット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |