CN1192422C - 测试半导体器件的探针卡及半导体器件测试方法 - Google Patents

Abstract

本发明涉及测试形成有多个芯片和CSP(芯片尺寸封装)的晶片级的每个芯片上的半导体器件的探针卡和测试方法。探针卡的特征在于，包括：柔性接触板，按预定布局设置于接触板上的多个接触电极，设置于接触板上各电极组之间的刚性基片，其上具有暴露接触电极形成区的接触板的小孔，设置于接触板上与接触电极连接的布线。该探针卡的优点是，在测试晶片级芯片和CSP时，总是可以实现每个芯片和CSP电极焊盘的良好接触。

Description

测试半导体器件的探针卡及半导体器件测试方法

本申请以日本专利申请11-110061为基础，要求其优先权，这里引入其内容作参考。

技术领域

本发明一般涉及晶片条件下同时测试形成于晶片上且由半导体器件构成的多个芯片和芯片尺寸封装(此后称为CSP)例如形成有芯片的晶片或晶片级CSP等的探针卡和测试方法。

背景技术

人们已提出了一种新型半导体封装(日本公开未审查专利申请平10-79362，美国专利申请09/029608)。这种半导体封装的结构是这样的，为了使半导体器件的形状尽可能与半导体元件(此后称为芯片)一样，提供芯片上由凸点电极构成的外部输出端子，其中至少凸点电极那一侧表面在晶片条件下被树脂密封，然后这种晶片被切割成各个芯片。

在测试这种半导体器件时，在晶片条件下进行这种测试，代替切割后对每个CSP进行测试，可以实现更有效的测试。另外，对于其上形成有多个普通芯片的晶片来说也是如此。本发明涉及将在形成有多个芯片和CSP的晶片条件下对每个芯片进行测试用的探针卡和测试方法。

图1-3展示了现有技术的CSP的实例。图1是其剖面图，图2展示了将其切割成CSP之前图1的CSP的情况，图3是图2的平面图。

除芯片1的铝焊盘4外，图1所示的CSP上覆盖着氮化硅膜2，另外，其上还形成有聚酰亚胺层3。形成于芯片上的铝电极焊盘4太窄，使得这种设置下测试期间探针不足以产生接触，还有一个问题是，在安装工艺期间不可安装于安装基片上。因此，在聚酰亚胺层3上形成再布线层5，延伸到芯片上合适的位置，然后连接到铜凸点电极6，扩宽了铝焊盘4的间隔。为了安装于安装基片上，应通过阻挡金属层7在铜凸点电极6上形成焊料球8。

在制造图1的CSP时，铜凸点电极6形成于晶片上后，形成树脂层9至少密封铜凸点电极6那一侧表面。然后，形成焊料球8，然后沿划片线12将晶片切割成分立小片，如图2所示。

然而，晶片切割成分立小片后，测试CSP时，测试效率变低。因此，需要在切割工艺前在图3所示的条件下进行测试。

图3展示了晶片条件下形成CSP的情况，晶片11由载带10支撑。如果试图把由现有触针构成的探针加于每个芯片的电极焊盘(未示出)上，由于焊盘间隔太窄，很难加上触针。

日本已公开未审查专利申请平7-263504中介绍了一种测试具有窄焊盘间隔的方法作为实例。按该方法，在柔性片形成对应于芯片焊盘位置的触点，然后用负压将其推到芯片的焊盘上，建立接触。

然而，上述文献平7-263504存在一个图4所示的问题，该问题到目前为止仍未认清。

在尝试把上述文献中介绍的方法应用于晶片条件下的测试时，要利用在接触板13上在对应于晶片11上每个芯片的位置处形成有接触电极的探针卡进行晶片测试。在测试期间施加负压使接触板13与晶片11紧密接触时，产生这样的问题，即端部的焊料球8a与接触板接触，而在中心区焊料球8b的区域接触板浮置，没有实现接触。

另外，还产生了一个问题，在端部的焊料球受压时，焊料球容易变形。

此外，还有一个问题是，由于接触板被不等的力推动，所以柔性片在局部区域被拉长。

另外，由于晶片和柔性片热膨胀系数不同，两电极的位置在到达端部时偏移很大，因而问题是会在柔性片的中心和端部间发生接触失效。

此外，信号引线必须从接触板的电极延伸到外侧，而由于柔性片变弯曲，恐怕信号引线会断开。

上述问题一般不仅发生在晶片条件下测试CSP期间，而且发生在晶片条件下测试其上形成有多个芯片的晶片期间。

发明内容

因此，本发明的一个目的是提供一种用于半导体器件的测试探针卡，总是可以确保在晶片条件下测试芯片或CSP时每个芯片的各电极或CSP的各电极焊盘间能很好接触。

本发明另一目的是解决这样一个问题，即，在其到达端部时，由于晶片和柔性片的热膨胀系数差，两电极位置偏移严重，此时，柔性片的中心和端部间可能产生接触失效。

本发明再一目的是解决这样一个问题，即，由于在信号引线从接触板电极延伸到外侧的地方，柔性片变弯曲，恐怕信号引线会断开。

本发明又一目的是提供一种半导体器件的测试方法，在晶片条件下测试芯片或CSP时，每个芯片的各电极或每个CSP的各电极焊盘间能够很好接触。

利用测试晶片上的多个半导体器件的探针卡可以实现本发明的目的，该探针卡包括：柔性接触板；在该接触板上提供的多组接触电极；具有露出接触板上所述多组接触电极的多个小孔的刚性基片，所述刚性基片被提供在接触板的与具有接触电极的一侧相对的一侧上，其中该刚性基片由单层或多层形成，具有连接到刚性基片下表面上的布线的第一电极和连接到刚性基片上表面上的第一电极的第二电极；和连接到预定接触电极的布线。

根据本发明的另一方面，提供一种测试晶片上的多个半导体器件的探针卡，包括：柔性接触板，其尺寸对应于半导体器件的尺寸；在接触板上提供的多组接触电极；具有露出接触板上所述多组接触电极的多个小孔的刚性基片，其中该刚性基片由单层或多层形成，具有连接到刚性基片下表面上的布线的第一电极和连接到刚性基片上表面上的第一电极的第二电极；和连接到预定接触电极的布线。

根据本发明的另一方面，提供一种测试晶片上的多个半导体器件的探针卡，包括：柔性接触板；在该接触板上提供的多个接触电极；在该接触板的至少一侧上提供的至少一个刚性基片，所述至少一个刚性基片具有对应于所述多个接触电极的位置的多个小孔，其中该刚性基片由单层或多层形成，具有连接到刚性基片下表面上的布线的第一电极和连接到刚性基片上表面上的第一电极的第二电极；和连接接触电极和各自的外部连接端子的布线。

在上述本发明中，探针卡工作，作为一个整体的探针卡的刚性由刚性基片支持，柔性赋予对应于所述小孔的区域中接触板上的电极。

另外，由于所说小孔内的接触板是柔性的，如果晶片上凸点的高度稍有波动，柔性接触板会吸收凸点的波动，因而决不会发生接触失效。此外，由于刚性基片形成象格栅一样的形状，所以其在晶片的厚度方向比具有所述小孔的板型基片更容易移动，从这一点看，很难发生由于不均匀凸点高度造成的接触失效。

另外，由于对应于每个芯片的接触板上的各接触电极因刚性基片的存在而隔离，所以由于晶片和接触板的热膨胀系数失配造成的形变，决不会累积于晶片的外围作为相邻区域中接触电极的位置位移，所以在晶片的任何位置上都可以得到同样的接触。

本发明的再一目的由晶片上多个半导体器件的测试方法实现，包括以下步骤：制备探针卡，该探针卡包括柔性接触板，在该接触板上提供的多组接触电极，具有露出接触板上的多组接触电极的多个小孔的刚性基片，和连接到预定接触电极的布线；通过将接触电极粘结到晶片上，使接触电极和半导体器件上的电极接触，并经由布线测试半导体器件；利用第一部件固定刚性基片，利用第二部件固定晶片，然后在第一和第二部件之间固定接触板；将在接触板外围部分上提供的外部连接端子表面安装到测试板上。

在上述本发明中，半导体器件测试方法提供一种操作，由于所用探针卡具有一个小孔，小孔中的接触板是柔性，即使晶片上凸点的高度稍有波动，柔性接触板便会吸收凸点的这种波动，可以在不产生接触失效的情况下测试晶片。此外，由于刚性基片形成为格栅形，所以其在晶片的厚度方向比没有小孔的板型基片更容易移动，从这一点看，很难发生由于不均匀凸点高度造成的接触失效。

另外，由于对应于每个芯片的接触板上的各接触电极因刚性基片的存在被隔离，所以由于晶片和接触板的热膨胀系数失配造成的形变决不会累积于晶片的外围作为相邻区域中接触电极的位置位移，所以在晶片的任何位置上都可以得到同样的接触。

附图说明

在以下结合各附图对优选实施例介绍中，本发明的这些和其它目的及优点将变得更清楚，且更容易理解，其中：

图1是展示作为测试对象的CSP结构的示图。

图2是展示用于介绍晶片条件下作为测试对象的CSP的剖面图。

图3是展示用于介绍晶片条件下作为测试对象的CSP的平面图。

图4是展示文献平7-263504的方法应用于晶片条件下的测试时的问题的示图。

图5是展示本发明第一实施例的分解透视图的示图。

图6是展示本发明的探针卡的侧视图和平面图的示图。

图7是展示接触板与晶片接触情况的剖面图的示图。

图8是展示本发明第一实施例的效果的示图。

图9是展示本发明第一实施例的效果的示图。

图10是展示本发明第一实施例的改进实例的示图。

图11是展示本发明第一实施例的改进实例的示图。

图12是展示本发明第一实施例的改进实例的示图。

图13是展示本发明第一实施例的改进实例的示图。

图14是展示本发明第一实施例的改进实例的示图。

图15是展示本发明第一实施例的改进实例的示图。

图16是展示本发明第一实施例的改进实例的示图。

图17是用于介绍本发明刚性基片、接触板和晶片的固定方法的示图。

图18是展示图17的剖面图的示图。

图19是展示接触板安装于测试板表面上的情况的示图。

图20是展示图19的剖面图的示图。

图21是展示本发明第二实施例的示图。

图22是展示本发明第二实施例的示图。

图23是展示本发明第三实施例的示图。

图24是展示图23的剖面图的示图。

图25是展示本发明第三实施例的改进实例的示图。

图26是展示本发明第四实施例的示图。

图27是展示本发明第四实施例的改进实例的示图。

图28是展示定位本发明的探针卡和接触板的机构的示图。

图29是展示图28的主要部分的放大剖面图的示图。

具体实施方式

下面详细介绍本发明的优选实施例，这些实施例的实例示于各附图中，各附图中相同的参考数字表示相同的部件。

下面结合图5-29介绍本发明的探针卡和半导体器件测试方法的优选实施例。

(第一实施例)

图5-20展示了本发明的第一实施例。图5是作为第一实施例的探针卡的分解透视图。图6(a)是图5的侧视图，图6(b)是从电极形成表面看以后将介绍的接触板22的平面图。

图中，参考数字21表示其上形成有多个CSP或普通芯片的半导体晶片。形成于晶片21上的CSP或芯片(此后称为芯片)有电极25，凸点25a(参见图7)形成于其上，由于晶片切割成分立小片后安装于基片上，该凸点用作外部端子。

数字22表示其上形成有用于与每个芯片的电极25电连接的接触电极24的接触板，该接触板由聚酰亚胺和硅橡胶等构成。接触板厚25-50微米，热膨胀系数约为10-1000，对于施加的应力来说需要一定程度的柔韧性。接触板的尺寸根据要测试晶片的尺寸而不同，但在晶片为8英寸时，其大小设定为约400-500×400-500mm。

如图6(b)所示，对应于晶片21上每个芯片电极25的布局形成接触电极24，从而构成电极组。每个接触电极24由布线31引到接触板22的端部，与在外围部分形成得很宽的外部连接端子32连接。布线31向着对应于链线所示区域的晶片外侧延伸，布线31的间隔在接触板的端部足够宽。利用形成得很宽的外部连接端子32，可以实现以后将介绍的到测试板的连接。

数字23表示由设置于接触板22上的陶瓷形成的刚性基片，其厚3-5mm，热膨胀系数为3.5ppm。直径在200mm(8英寸)到300mm范围内变化，取决于要测试的晶片，在晶片为8英寸时，使之与晶片相等或比晶片大。

在要测试的晶片是裸晶片时，根据热膨胀系数的要求，合适的刚性基片可以是硅、玻璃等。在要测试的晶片是晶片级CSP时，刚性基片优选玻璃环氧印刷电路板和滚压钢板。刚性基片23在对应于形成在接触板22上的接触电极24的电极组之间区域的划片线的位置设置有小孔26，用于露出接触板22中形成接触电极24的区域。在图6(a)中，刚性基片23形成于与接触电极形成于其上的表面相反的接触板表面上。这种情况也对应于刚性基片设置于接触电极组和用于暴露形成有接触电极区域中的接触板的小孔之间的接触板上。

刚性基片23由环氧系热固性粘合剂或销钉固定于接触板22上。如图所示，刚性基片23覆盖对应于芯片形成区外的划片线的位置，因此刚性基片23形成为格栅形状。小孔26位于对应于晶片上每个芯片的位置处。另外，小孔26的尺寸比芯片面积稍大一点。

半导体晶片21允许在其表面上在多个芯片上利用已知晶片工艺形成电子电路，并在芯片送出之前，进行老化试验和功能测试。为了在将晶片切割成分立芯片小片前，对其进行这些测试，需要连接形成于晶片上的每个芯片电极的装置。该实施例中，这种装置由探针卡实现，探针卡由具有刚性基片23的接触板22构成。

由于这种结构，作为一个整体的探针卡的刚性可由刚性基片23保持，并赋予在对应于小孔26的区域形成接触电极的接触板22柔韧性。接触板由刚性基片在对应于晶片划片区的区域中固定，由于热膨胀系数的影响不会传递到相邻芯片区，所以接触板材料的选择范围很宽，可以是热膨胀系数为10-1000的材料。

本发明中，其上形成有裸晶片或CSP的晶片级晶片或其上形成有裸晶片和CSP的晶片可以作为要测试的晶片对象。这些晶片被当作晶片。

下面介绍对形成于晶片上的每个芯片(晶片级CSP情况下为每个CSP)进行测试的工艺。

首先，通过对准芯片上电极25与接触电极24，在晶片工艺结束后，接触板布设并固定到要测试的晶片21上。固定方法以后介绍。

接着，给接触板22上的布线31提供测试信号，测试晶片21上的每个芯片。在老化试验的情况下，在高温和高湿条件下测试晶片。

图7示出了在晶片21设置成与接触板22接触时进行测试的状态。每个芯片上的凸点25a与设于接触板22上的接触电极24接触，接触电极24位于接触板上刚性基片23的小孔26中。利用这种结构，由于小孔26中的接触板是柔性的，所以即使晶片21上的凸点25a的高度有一点波动，凸点高度的波动(h)也会被柔性接触板吸收，如图8所示，因而决不会产生接触失效。

本发明中接触板的柔韧性意味着，在如上所述要测试晶片上的电极和凸点与接触板电极接触时，接触板可以在垂直方面和横向进行一定程度地移动，以吸收凸点位置的位移。

另外，由于刚性基片23按格栅形状形成，所以晶片厚度方向的移动比没有小孔的板型更容易实现。因此，由此看来几乎不会发生由于不均匀凸点高度造成的接触失效。在刚性基片的厚度小时，厚度方向的移动变大，在刚性基片厚度大时，这种移动相反变小，因此可以按需要设定厚度。

此外，对应于每个芯片的接触板上的各接触电极24由刚性基片23隔离。由于这种结构，由于晶片21和接触板22热膨胀系数失配造成的形变27决不会累积成晶片21外围相邻区域接触电极的位置位移，如图9所示，因而可以在晶片上任何地方实现相同的接触。如果位置位移只发生在一个芯片区，则由于在芯片尺寸为100mm见方时，位置位移仅约5mm×10ppm×100℃＝约5微米(在25℃-125℃的老化试验情况下)，所以不会产生任何问题。

另外，由于刚性基片23对于每个芯片区固定接触板，所以接触板与晶片接触，接触板决不会在局部区域延伸，或不会变弯曲，因而不必担心布线断开。

在象老化试验等高温下进行的测试中，希望晶片21和接触板22的热膨胀系数匹配，但由于要需要的功能各不相同，很难形成具有相同热膨胀系数的晶片21、接触板22和刚性基片23。因此，在刚性基片23的热膨胀系数设为比接触板22更接近晶片21的值时，由于接触板22因其柔韧性可以发生一定程度的偏转，所以刚性基片23膨胀或压缩与晶片21相同的程度，因而可以使晶片21中心区和外围每个芯片电极25及接触电极24间的位置位移最小。

另外，在刚性基片23由硅形成时，可以得到热膨胀系数与要测试晶片相同的刚性基片。这种刚性基片可由与半导体器件制造工艺类似的工艺技术形成。

象晶片级CSP一样，在要测试晶片具有尺寸比裸晶片的芯片电极大很多的外部端子时，由于热膨胀系数造成的位置位移不很严重，所以刚性基片可由例如钢、不锈钢等金属材料形成。

图10示出了本实施例的改进实例。如图所示，刚性基片23的小孔与由例如硅橡胶等弹性材料形成的块体27啮合。在要测试晶片有大量管脚时，允许接触时总压力变大，问题是接触板自身的张力不能支持这种压力，接触板变形。这种情况下，尽管利用块体27来加强接触板的强度，但接触板仍保持其柔韧性，要测试晶片的所有电极可以牢固地与接触板电极接触。

另外，在块体27从刚性基片23突出一点时，通过将压力加于突出的部分，聚集的接触压力会加于要测试的晶片电极上。

图11展示了本实施例的另一改进实例。该实施例中，用橡胶片28作接触板。由于这种结构，与由聚酰亚胺等构成的片式接触板相比，可以实现形成于晶片上的凸点25a与接触电极间的更软接触。

图12展示了本实施例的另一改进实例。该变化例中，作为刚性基片的小孔，在对应于每个芯片的位置，给刚性基片29提供空间30。由于接触板22的接触电极24设置于对应于该空间的位置，所以可由该空间30得到由如上所述小孔26产生的接触板柔韧性，并且由于刚性基片29成一体，所以可以保证作为探针卡具有很高的刚性。

图13和14示出了本实施例接触电极和设于接触板上的布线的改进实例。图13中，例如凸点等凸点电极24a形成于接触电极上，然后与晶片21上的电极接触。这种结构具有可以对例如凸点等凸点电极不形成于晶片上的裸晶片进行晶片级测试的效果。

图14中，布线31和外部连接端子32设于接触板22的刚性基片23一侧。这种结构产生了可以防止形成于要测试晶片上的芯片电极和接触板布线间短路的效果。

图15示出了设置刚性基片23的位置的改进实例。如图所示，刚性基片26设于各接触电极组之间的接触板上，在接触电极同一侧贴在接触板22上，位于接触板22和晶片21之间。刚性基片23的厚度必须比晶片21上的凸点电极25a薄。小孔26形成于接触板22和晶片21之间，但小孔处接触板的柔韧性与上述图7的情况类似。刚性基片23位于芯片间的划片线上，因此不会对芯片造成任何损伤。由于刚性基片位于接触板和晶片之间，所以可以防止过大的压力加于要测试晶片上。

图16示出了设置刚性基片23的位置的改进实例。如图所示，一对刚性基片对23a和23b设置于接触板的两个表面上。这种结构产生了这样的效果，由于刚性基片23b起接触板和要测试晶片间衬垫的作用，刚性基片23a起补偿接触板的刚性和其热膨胀系数间差异的作用，所以由于设置于接触板上下侧的刚性基片，可以最佳方式设计各功能。

下面介绍晶片21、接触板22和刚性基片23的连接情况。

图17是晶片21、接触板22和刚性基片23连接时的分解透视图。图18是这三部分连接时的剖面图。

在接触板22的对应于晶片21的区域周围设置孔33a，并通过用螺钉34固定晶片21、接触板22和刚性基片23，使固定晶片21的晶片基座35与形成于刚性基片周围的孔33b紧密接触。

如图17所示，通过将刚性基片23固定于对应于晶片21的区域的外围，使设置于接触板外围部分的外部连接端子32保持柔韧。这种结构产生了以下效果。

图19和20示出了这些效果。图19的透视图示出了接触板外围的外部连接端子32安装于象老化板一样的测试板36的端子37表面上的情况。图20是这种情况的剖面图。

通常情况下，需要测试板提供老化试验和功能测试用的信号。在这种测试板上，安装多个晶片进行测试。这种情况下，在接触板22和测试板通过连接器连接时，成本大幅度提高。

根据图19和20的结构，由于设于接触板外围的外部端子32是柔韧的，所以接触板22外围部分的外部端子32可利用焊料直接安装于测试板36端子的表面上，所以与采用连接器不同，可以大幅度降低成本。

(第二实施例)

图21和22展示了本发明的第二实施例。

除刚性基片的结构以外，本实施例的结构与以上介绍的第一实施例类似，因此，除刚性基片外，这里不再对其它部件进行介绍。

本实施例的刚性基片23由如图21所示的多层构成。在要测试的晶片是裸晶片时，由硅、玻璃(热膨胀系数：0.5-9.0)等形成每一层，在要测试晶片是晶片级CSP时，由于焊料球8(参见图1)的间距比由布线层5构成的芯片上的电极间距大，所以接触板的允许热膨胀率大，因此，可以用玻璃环氧印刷电路板和滚压钢板等作接触板的材料。铜布线图形形成于刚性基片23的每一层的表面上，并根据需要提供通路连接每一层。铜布线图形和通路可由普通的印刷电路板制造技术形成。

最下层23a的底表面上有电极40，用于与相应位置处接触板22上的布线31连接。电极40的对面一侧上最下层23a的表面处，设有布线层，与通路41连接。通路41穿过中间层23b、23c，到达最上层23d。在最上层23d的表面上，设有电极42，用于与通路41连接。电极42设在刚性基片23的上表面上，对应于第一实施例的接触板外围的外部连接端子32，由此与测试板连接。

该结构产生了这样的效果，限制了仅仅是用接触板实现的布线延伸，信号可以用在刚性基片23的表面上充分加宽的电极42从接触板22的接触电极24引出。

另外，不象第一实施例，由于来自晶片的信号可以在刚性基片的上表面引出，所以可以防止形成于要测试晶片表面的芯片电极与从接触电极引出信号的布线间短路的危险。

此外，由于来自晶片的信号在刚性基片23的上表面引出，所以不再需要将布线延伸到接触板的端部，接触板的尺寸可以形成得等于或稍大于要测试晶片那样小。

另外，由于电源层和接地层设置于刚性基片23的多层中，这些层可由宽布线层提供，显著提供了测试速度。

此外，刚性基片由硅晶片构成，并由半导体晶片制造工艺进行处理，所以可以高精度制造具有与以上介绍的印刷电路板类似功能的布线层和通路。

图21展示了刚性层23由四层构成的实例，但层数不限于四层，还可以用单层。在布线延伸不很大时，刚性基片可由单层构成，也可以通过在刚性基片的上部设置电极，实现与采用多层时类似的效果。

图22展示了第二实施例的改进实例。该实例中，刚性基片由多层构成，外部连接端子32也设置于接触板22的外围部分。

刚性基片23与图21所示类似由多层构成，来自接触电极24的信号引到设于最高层的电极42。另外，接触电极24的信号向着接触板22的端部，通过布线31引到外部连接端子。

甚至在接触电极24的数量增大时，也可以把来自晶片的信号引到刚性基片23上的电极42和接触板22外围的外部连接端子32，从而形成具有足够间隔的电极42和外部连接端子32。

(第三实施例)

图23-25展示了本发明的第三实施例。

除接触板的结构外，本实施例的结构与第一实施例类似。因此，不再介绍其它部件。

本实施例的接触板22a-22c设成其尺寸与要测试的芯片相应，如图所示，稍大于芯片。每个接触板22a-22c可以在其表面上形成接触电极43，每个接触电极43与布线44连接，然后引到接触板22a的外围，还与电极45连接。

定位刚性基片23的小孔26，使之尺寸对应于芯片面积，从而暴露接触电极43形成区的接触板。

由于如上所述对每个小孔提供接触板，如果在接触电极43、布线44和电极45的一部分发生失效，则通过更换冗余区的接触板，可以容易修复探针卡。

图25是本实施例的改进实例。接触板22d形成为窄的细长矩形，每行小孔26对应于要测试晶片的一行芯片。这种结构产生了这样的效果，如上所述，可以容易修复，如上所述，来自接触电极的布线可以延伸到接触板的端部。

(第四实施例)

图26和27展示了本发明的第四实施例。

除在刚性基片的表面上设置如熔丝和电阻器等过流限制元件和测试电路外，本实施例结构与第一至第三实施例类似。所以不再介绍其它部件。

图26展示了熔丝53设置于刚性基片23上的情况。刚性基片由多层构成(未示出)，如第二实施例所述，来自晶片的信号在最下层的电极50处连接到接触板，还通过通孔51引到最上层的电极52。刚性基片23的最上层的面积有容裕，甚至在设置熔丝的情况下，电极54布局也不会产生任何问题。

熔丝53的一端连接到电极52，另一端连接到电极54。电极54连接到测试板，用于晶片的测试。从保护好芯片的角度出发，在芯片发生故障时，熔丝53熔断，中断电源的供应，以此方式，不对合格芯片造成任何影响。

甚至在设置电阻器代替熔丝时，即使芯片发生故障，也可以通过限制流到合格芯片的过电流，实现类似的效果。

另外，在通过处理硅晶片形成刚性基片时，例如熔丝或电阻器等元件可利用已知工艺形成于晶片上。

这里，本实施例中，刚性基片由多层构成，但也可由单层构成。

图27展示了刚性基片23表面上安装有测试电路芯片55的情况。刚性基片23与图26一样由多层构成(未示出)，来自晶片的信号连接到带有最下层电极50的接触板，然后通过通孔51引到刚性基片23上表面的电极52。

测试电路芯片55的一端通过电极50、通路51和电极52连接作为测试对象的芯片的电极，而另一端利用图中所示的其它路径连接到作为测试对象的芯片的其它电极。

某些芯片自身包括测试用的测试电路。然而，这种情况下，问题是要牺牲测试电路那么大的芯片面积。因此，如图27所示，通过在刚性基片23的表面上提供测试电路，不再需要在作为测试对象的芯片中即作为产品的芯片中提供测试电路，因而可以减小测试电路表面积那么大的芯片尺寸。

另外，在通过处理硅晶片形成刚性基片时，测试电路可利用已知晶片工艺形成于晶片上。

下面结合图28和29介绍利用负压固定每个实施例中所述的探针卡和晶片的方法。

图28是通过定位固定晶片21和探针卡(22，23)的定位装置79的侧视图。该图中，71表示调节晶片的X、Y位置的工作台，72表示垂直移动这些工作台的升降机构。

固定晶片21和探针卡过程首先在X、Y工作台上安装夹持晶片21的第一晶片基座60。

接着，将接触板的端部固定到具有暂时固定装置74的定位装置70上，利用升降机构72，根据需要，按其高度调节晶片21的位置，并为了定位晶片21的每个芯片的电极和接触电极24，利用X、Y工作台进行细调。这种情况下，晶片和接触电极的细定位通过图像识别装置75进行。

接着，升降机构72向上移动，使晶片21与接触板22紧密接触。这种条件下，通过加负压，晶片21和接触板紧密接触在一起。负压由真空发生器73产生，然后通过设置在晶片基座60侧面上的阀63引到晶片基座。阀与在晶片基座上放置晶片的空腔64通过真空路径62连接，由真空发生器73提供的负压加于空腔64。

图29是展示空腔64中充有负压的情况的放大视图。在空腔64处于负压状态时，接触板22被引到晶片21侧，从而晶片21上的每个芯片电极52与接触电极24紧密接触，实现电连接。甚至在阀63关闭时，也可以利用密封装置61保持空腔64中的负压，从而保持晶片与接触板间的紧密接触。此后，即使由暂时固定装置固定的接触板22被隔离，也可以保持接触板与晶片间的接触。

如果接触板和要测试晶片间的接触压力不足，则在由抽空得到的负压上再加机械压力，以补偿接触压力。具体说，利用图17所示的方法，用螺钉34机械固定晶片、接触板和刚性基片，实现压力补偿。

另外，参照图28介绍的定位装置70在接触板22和要测试晶片21间设置图像识别装置75，但也可以在接触板的上部设置图像识别装置，来通过接触板实现接触电极24和晶片21的电极的定位。因而，只用一个摄像机便可以实现两种元件的定位。

图28和29展示了接触板和晶片间的定位，然而，如图19和20所示，通过在测试板的表面上安装的接触板与晶片间的定位，可以测试晶片。

如上所述，本发明的探针卡可提供高可靠性的半导体器件测试方法，在测试晶片级芯片和CSP时，总能确保每个芯片和CSP电极焊盘的良好接触状态。

以上结合优选实施例介绍了本发明，但本发明不限于以上介绍的实施例，在权利要求书的范围内可以有各种改形和替换。

尽管已展示和介绍了本发明的几个优选实施例，但所属领域的技术人员应理解，在不背离本发明原理和精神，不脱离权利要求书及其等同物限定的范围的情况下，这些实施例可以变化。

Claims (14)

1.一种测试晶片上的多个半导体器件的探针卡，包括：

柔性接触板；

在该接触板上提供的多组接触电极；

具有露出接触板上所述多组接触电极的多个小孔的刚性基片，所述刚性基片被提供在接触板的与具有接触电极的一侧相对的一侧上，其中该刚性基片由单层或多层形成，具有连接到刚性基片下表面上的布线的第一电极和连接到刚性基片上表面上的第一电极的第二电极；和

连接到预定接触电极的布线。

2.权利要求1的探针卡，其中所述刚性基片的热膨胀系数与硅相同，或比接触板更接近硅。

3.权利要求1的探针卡，其中所述接触板由聚酰亚胺或橡胶片制成。

4.权利要求1的探针卡，其中所述布线引到所述接触板的外围部分，与比所述布线宽的外部连接端子连接。

5.权利要求1的探针卡，其中在所述接触电极上提供凸点电极。

6.权利要求1的探针卡，其中所述刚性基片由印刷电路板或硅晶片制成。

7.权利要求1的探针卡，其中在所述刚性基片的上表面提供过电流限制元件或测试电路芯片，与所述第二电极连接。

8.一种测试晶片上的多个半导体器件的探针卡，包括：

柔性接触板，其尺寸对应于半导体器件的尺寸；

在接触板上提供的多组接触电极；

具有露出接触板上所述多组接触电极的多个小孔的刚性基片，其中该刚性基片由单层或多层形成，具有连接到刚性基片下表面上的布线的第一电极和连接到刚性基片上表面上的第一电极的第二电极；和

连接到预定接触电极的布线。

9.一种测试晶片上多个半导体器件的方法，包括以下步骤：

制备探针卡，该探针卡包括

柔性接触板，在该接触板上提供的多组接触电极，具有露出接触板上的多组接触电极的多个小孔的刚性基片，和连接到预定接触电极的布线；

通过将接触电极粘结到晶片上，使接触电极和半导体器件上的电极接触，并经由布线测试半导体器件；

利用第一部件固定刚性基片，利用第二部件固定晶片，然后在第一和第二部件之间固定接触板；

将在接触板外围部分上提供的外部连接端子表面安装到测试板上。

10.权利要求9所述的测试多个半导体器件的方法，其中在使所述接触电极和所述半导体器件上的电极接触时，利用负压粘附所述接触电极和所述晶片。

11.权利要求9所述的测试多个半导体器件的方法，其中所述刚性基片的热膨胀系数与硅相同，或比接触板更接近硅。

12.权利要求9所述的测试多个半导体器件的方法，其中所述接触板的尺寸对应于所述半导体器件的尺寸。

13.权利要求9所述的测试多个半导体器件的方法，其中在所述半导体器件上提供凸点电极，该凸点电极的至少侧表面被树脂密封，还包括以下步骤：

测试其上提供具有凸点电极的半导体器件的晶片。

14.一种测试晶片上的多个半导体器件的探针卡，包括：

柔性接触板；

在该接触板上提供的多个接触电极；

在该接触板的至少一侧上提供的至少一个刚性基片，所述至少一个刚性基片具有对应于所述多个接触电极的位置的多个小孔，其中该刚性基片由单层或多层形成，具有连接到刚性基片下表面上的布线的第一电极和连接到刚性基片上表面上的第一电极的第二电极；和

连接接触电极和各自的外部连接端子的布线。

Images