JP3565086B2 - プローブカード及び半導体装置の試験方法 - Google Patents

プローブカード及び半導体装置の試験方法 Download PDF

Info

Publication number
JP3565086B2
JP3565086B2 JP11006199A JP11006199A JP3565086B2 JP 3565086 B2 JP3565086 B2 JP 3565086B2 JP 11006199 A JP11006199 A JP 11006199A JP 11006199 A JP11006199 A JP 11006199A JP 3565086 B2 JP3565086 B2 JP 3565086B2
Authority
JP
Japan
Prior art keywords
contact
wafer
electrode
contact substrate
rigid body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11006199A
Other languages
English (en)
Other versions
JP2000306961A (ja
Inventor
茂幸 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11006199A priority Critical patent/JP3565086B2/ja
Priority to US09/417,706 priority patent/US6433563B1/en
Priority to TW088117966A priority patent/TW425649B/zh
Priority to KR1019990047472A priority patent/KR100564046B1/ko
Priority to CNB991243439A priority patent/CN1192422C/zh
Priority to DE60041299T priority patent/DE60041299D1/de
Priority to EP00107939A priority patent/EP1045438B8/en
Priority to EP08167742.9A priority patent/EP2023386A3/en
Publication of JP2000306961A publication Critical patent/JP2000306961A/ja
Application granted granted Critical
Publication of JP3565086B2 publication Critical patent/JP3565086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ウエハ上に形成された複数のチップやチップサイズパッケージ(以下CSP)をウエハ状態で同時に試験するプローブカード及びチップの形成されたウエハまたはウエハーレベルCSP等の半導体装置の試験方法に関する。
【0002】
樹脂等で封止された半導体装置の形状を半導体素子(以下チップ)に極力近づけるために、チップ上に突起電極により形成された外部出力端子を設け、ウエハ状態で少なくとも突起電極の側面を樹脂封止し、その後各チップに切断した構造の半導体パッケージが提案されている。(特開平10−79362参照 ;米国出願番号:09/029,608)
この半導体装置を試験する時に、切断されたCSP後で個々に試験するよりも、ウエハ状態で一括して試験すれば効率的に試験ができる。これは通常のチップが複数形成されたウエハでも同じことが言える。本発明は、チップやCSPが複数形成されているウエハ状態で各チップを試験するためのプローブカード及び半導体装置の試験方法に関するものである。
【0003】
【従来の技術】
図1〜図3は、従来のCSPの一例を示す図であり、図1はその断面図であり、図2は、図1のCSPが個片に切断される前の状態を示し、図3は、図2の平面図である。
【0004】
図1に示されるCSPは、チップ1上のアルミニウムパッド4以外の領域が窒化シリコン膜2で覆われ、さらにその上にポリイミド層3が形成されている。チップ上に形成されているアルミニウム電極パッド4は、そのままの配置では間隔が狭過ぎて試験時にプローバーがコンタクトできなかったり、実装時に実装基板に実装できない問題がある。そこで、ポリイミド層3上には再配線層5が形成され、チップ上の適当な位置に引き回されて銅突起電極6に接続され、アルミニウムパッド4の間隔が広げられている。実装基板に実装するために、銅突起電極6上にバリアメタル層7を介して半田ボール8が形成されている。
【0005】
図1のCSPを製造する際に、ウエハ上に銅突起電極6を形成した後で、少なくとも銅突起電極6の側面が封止されるように樹脂層9を形成する。その後、半田ボール8を形成し、図2に示されるように、ダイシングライン12に沿って個片に切断する。
【0006】
しかし、CSPを試験するにあたり、個片に切断した後では試験の効率が悪くなってしまうので、切断される前の図3に示される状態で試験を行いたいという要望が強い。
【0007】
図3は、CSPがウエハ状態で形成されている状態を示し、ウエハ11はテープ10で保持されている。この状態で各チップの電極パッド(不図示)に従来の針で構成されたプローバーを当てようとしても、パッドの間隔が狭過ぎて針を当てることが非常に難しい。
狭い間隔のパッドを有するチップを試験する一例として特開平7−263504号に示されるような手法ある。これは、フレキシブルなシート上にチップのパッド位置に対応したコンタクトを形成し、これを負圧によりチップのパッドに押し当ててコンタクトをとるものである。
【0008】
【発明が解決しようとする課題】
しかしながら、特開平7−263504には、従来認識されていなかった問題として図4に示されるような問題がある。
【0009】
特開平7−263504に紹介されている手法をウエハ状態の試験に応用しようとすると、プローブカードとしてコンタクト基板13上にウエハ11上の各チップに対応する位置にコンタクト電極が形成されているものを用いてウエハの試験を行うことになる。そして、試験時に負圧をかけてコンタクト基板13とウエハ11とを密着させると、端部の半田ボール8aとコンタクト基板はコンタクトするものの、中央部の半田ボール8b部分ではコンタクト基板が浮いてしまい、コンタクトがとれない問題がある。
また、端部の半田ボールが押されることにより、端部のボールほど変形しやすいという問題もある。
また、不均一にコンタクト基板が引っ張られるので、局部的にシートが延びてしまう問題もある。
【0010】
また、シートの中央部と端部とでは、ウエハとシートの熱膨張率の違いから端部にいくほど双方の電極位置がずれ、コンタクト不良を起こす問題もある。
【0011】
さらに、コンタクト基板の電極から信号線を外部に引き出さねばならないが、シートが波打つことで断線する恐れもある。
【0012】
以上の問題点は、CSPをウエハ状態で試験する時に限らず、通常のチップが複数形成されたウエハをウエハ状態で試験する際にも同様の問題が生じている。
【0013】
従って本発明は、チップやCSPをウエハ状態で試験する際に、各チップやCSPの電極パッドと常に良好なコンタクトの得られるプローブカード及び半導体装置の試験方法を提供することを目的とする。
【0014】
【課題を解決するために手段】
上記の課題は、以下の各独立項に対応した手段を講じることにより解決することができる。
【0015】
請求項1記載の発明では、フレキシブル性を有するコンタクト基板と、該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、該コンタクト電極群の間の該コンタクト基板上に設けられ、コンタクト電極の形成された領域の該コンタクト基板を露出する開口部を有する剛性体と、該コンタクト基板上に設けられ、該コンタクト電極に接続される配線とを有することを特徴とするプローブカードにより上記課題を解決できる。
【0016】
また、請求項10記載の発明は、チップの領域に対応した大きさを有し、フレキシブル性を有するコンタクト基板と、該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、該コンタクト電極群の間の領域に設けられ、コンタクト電極の形成された領域の該コンタクト基板を露出する開口部を有する剛性体と、該コンタクト基板上に設けられ、該コンタクト電極に接続される配線とを有することを特徴とするプローブカードにより上記課題を解決できる。
【0017】
また、請求項11記載の発明は、コンタクト基板と、該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、該コンタクト電極群の間の該コンタクト基板上に設けられ、コンタクト電極の形成された領域の該コンタクト基板を露出する開口部を有する剛性体と、該コンタクト基板上に設けられ、該コンタクト電極に接続される配線を有するプローブカードを準備する工程と、該プローブカードのコンタクト電極をチップの形成されたウエハに密着させ、該コンタクト電極とチップの外部電極とをコンタクトさせる工程と、該配線を介してウエハ上の各チップを試験する工程とを有することを特徴とする半導体装置の試験方法により上記課題を解決できる。
【0018】
上述の各手段は次のような作用を有する。
【0019】
請求項1記載のプローブカードは、プローブカード全体としての剛性は、剛性体により保ちつつ、開口部に対応した領域のコンタクト基板上のコンタクト電極にフレキシビリティを付与することができる作用を有する。
【0020】
さらに、開口部内のコンタクト基板はフレキシビリティを有しているので、ウエハ上のバンプの高さが多少ばらついていても、コンタクト基板のフレキシビリティによりバンプの高さのばらつきを吸収することができ、コンタクト不良を起こすことがない。また、剛性体は格子状に形成されているので、開口部を持たない板状のものよりウエハの厚さ方向の動きが可能となり、バンプ高さ不均一によるコンタクト不良は、この点でも起きにくくなっている。
【0021】
さらに、剛性体の存在により、各チップに対応したコンタクト基板上のそれぞれのコンタクト電極は隔てられているので、ウエハの周囲において、ウエハとコンタクト基板との熱膨張係数の不一致からくる歪が、隣の領域のコンタクト電極に及び位置ずれとなって累積していくことがなく、ウエハのどの位置でも同じ条件でコンタクトすることができる作用が得られる。
【0022】
また、請求項10記載のプローブカードは、コンタクト基板が各開口部ごとに設けられることにより、コンタクト電極や配線に一部不良が生じたとしても、その部分のコンタクト基板のみを交換するだけで容易にプローブカードのリペアが行える作用が得られる。
【0023】
また、請求項11記載の半導体装置の試験方法は、使用するプローブカードが開口部を有し、開口部内のコンタクト基板がフレキシビリティを有しているので、ウエハ上のバンプの高さが多少ばらついていても、コンタクト基板のフレキシビレティによりバンプの高さのばらつきを吸収することができ、コンタクト不良を起こすことなくウエハを試験することができる作用が得られる。また、剛性体は格子状に形成されているので、開口部を持たない板状のものよりウエハの厚さ方向の動きが可能となり、バンプ高さ不均一によるコンタクト不良は、この点でも起きにくくなっている。
【0024】
さらに、剛性体の存在により、各チップに対応したコンタクト基板上のそれぞれのコンタクト電極は隔てられているので、ウエハの周囲において、ウエハとコンタクト基板との熱膨張係数の不一致からくる歪が、隣の領域のコンタクト電極に及び位置ずれとなって累積していくことがなく、ウエハのどの位置でも同じ条件でコンタクトしてウエハを試験することができる作用が得られる。
【0025】
【発明の実施の形態】
次に本発明のプローブカード及び半導体装置の試験方法の実施の形態について図5〜29を用いて説明する。
(第1実施例)
図5〜20は、本発明の第1実施例を説明する図であり、図5は第1実施例のプローブカードの分解斜視図を示し、図6(a)は、図5の側面図を示す図であり、図6(b)は、後述するコンタクト基板22の電極形成面からみた平面図である。
【0026】
図中、21は、複数のCSPもしくは通常のチップが形成された半導体ウエハを示ている。このウエハ21上に形成されたCSPもしくはチップ(以下単にチップと言う。)は電極25を有しており、この上にはバンプ25a(図7参照)が形成されており、これは個片に切断された後で実装基板に搭載されるための外部端子となる。
【0027】
22は、各チップの電極25と電気的な接続をとるためのコンタクト電極24が形成されたコンタクト基板を示し、ポリイミド,シリコンゴム等から形成されている。このコンタクト基板は、厚さ25〜50μm,熱膨張率が10〜1,000程度であり、応力が加わった際にある程度のフレキシブル性を有していることが必要である。コンタクト基板の大きさは、被試験ウエハの大きさによるがウエハが8インチの場合、400〜500×400〜500mm程度である。
【0028】
図6(b)に示されるように、コンタクト電極24は、ウエハ21上の各チップの電極25の配置に対応して形成され、電極群を構成している。各コンタクト電極24は、配線31によりコンタクト基板22の端部に導かれ、周縁部において幅広に形成された外部接続端子32に接続されている。配線31は、二点鎖線で示されたウエハ対応領域の外に向かって延びており、コンタクト基板の端部において、配線31の間隔は十分に広げられている。幅広に形成された外部接続端子32により、後述する試験ボードと接続することができる。
【0029】
23は、コンタクト基板22上に設けられたセラミックで形成された厚さ3〜5mm,熱膨張率3.5ppmの剛性体23を示している。その直径は被試験ウエハにるが、ウエハが8インチの場合、それと同一かそれより大きいものであり、直径200mm(8インチ)〜300mmである。
【0030】
剛性体は、熱膨張率の要求から、被試験ウエハがベアウエハの場合、シリコン,ガラス等が適しており、被試験ウエハがウエハレベルCSPの場合、ガラスエポキシ製プリント板,圧延鋼板等が適している。この剛性体23は、コンタクト基板22に形成されたコンタクト電極24の電極群の間の領域であるダイシングラインに対応した位置に設けられ、コンタクト電極24の形成された領域のコンタクト基板22を露出する開口部26を有している。図6(a)では、剛性体23はコンタクト電極24が形成されている面とは反対側の面のコンタクト基板に形成されているが、この状態も、剛性体がコンタクト電極群の間のコンタクト基板上に設けられ、コンタクト電極の形成された領域のコンタクト基板を露出する開口部を有する状態を指している。
【0031】
剛性体23は、エポキシ系の熱硬化型接着剤によりコンタクト基板22に固定されるか、ピンにより固定されている。図に示されるように、剛性体23は、チップ形成領域以外の領域であるダイシングラインに対応した位置を覆うことになるので、剛性体26は格子状の形状となる。そして、各開口部26は、ウエハ上の各チップの領域に対応した位置になる。また、開口部26の大きさは、チップの領域より僅かに大きいものとなる。
【0032】
半導体ウエハ21は、その表面の複数のチップに周知のウエハプロセスにより電子回路が形成されているが、それらのチップを出荷する前に、バーンイン試験(Burn−in Test)や機能試験(Function Test)が必要となる。これらの試験を各チップそれぞれ個片に切断する前に行うには、ウエハ上に形成された各チップそれぞれの電極に接続する何らかの手段が必要となる。本実施例ではその手段として、剛性体23を伴ったコンタクト基板22により構成されるプローブカードにより実現している。
【0033】
この構成により、プローブカード全体としての剛性は、剛性体23により保たれ、かつ開口部26に対応した領域のコンタクト電極の形成されたコンタクト基板22にフレキシビリティを付与することができる作用が得られる。コンタクト基板は、ウエハのダイシングエリアに対応した領域で剛性体により固定され、熱膨張の影響が隣のチップ領域におよぶことがないので、コンタクト基板の材質として熱膨張率が10〜1,000とかなり広い幅で選ぶことができる。
【0034】
なお、本発明では、被試験ウエハとして、ベアウエハとCSPがウエハレベルで形成されているものと両方を対象としており、以下単にそれらをウエハとして扱う。
【0035】
以下にウエハ上に形成された各チップ(ウエハレベルCSPの場合は各CSP)の試験を行う工程を説明する。
【0036】
まず、チップ上の電極25とコンタクト電極24との位置合わせをして、ウエハプロセス終了後の被試験ウエハ21の上にコンタクト基板22を重ねて固定する。固定方法は後述する。
【0037】
次に、コンタクト基板22上の配線31を介してテスト信号を供給し、ウエハ21上の各チップを試験する。この時、バーンーイン試験であれば、ウエハを高温、多湿の環境において試験を行う。
【0038】
図7にウエハ21とコンタクト基板22とが接触し、試験を行っている状態を示す。各チップ上のバンプ25aは、コンタクト基板22上に設けられたコンタクト電極24と接触するが、このコンタクト電極24は、剛性体23の開口部26内のコンタクト基板上に位置している。この構成により、開口部26内のコンタクト基板はフレキシビリティを有しているので、ウエハ21上のバンプ25aの高さが多少ばらついていても、図8に示されるようにコンタクト基板のフレキシビレティによりバンプ高さのばらつき(Δh)を吸収することができ、コンタクト不良を起こすことがない。
【0039】
本発明でいうコンタクト基板のフレキシブル性とは、上述のように被試験ウエハの電極やバンプとコンタクト基板の電極とが接触した時に、コンタクト基板がバンプの位置のばらつきを吸収するように、縦,横方向にある程度動き得る状態を指している。
【0040】
また、剛性体23は格子状に形成されているので、開口部を持たない板状のものよりウエハの厚さ方向の動きが可能となり、バンプ高さ不均一によるコンタクト不良は、この点でも起きにくくなっている。剛性体の厚さは、薄ければ厚さ方向の動きが大きくなり、厚ければ逆に小さくなるので、必要に応じた厚さに設定すればよい。
【0041】
また、剛性体23の存在により、各チップに対応したコンタクト基板上のそれぞれのコンタクト電極24が隔てられている。この構成により、図9に示されるようにウエハ21の周囲において、ウエハ21とコンタクト基板22との熱膨張係数の不一致からくる歪27が、隣の領域のコンタクト電極におよび位置ずれとなって累積していくことがなく、ウエハのどの位置でも同じ条件でコンタクトすることができる作用が得られる。仮に位置ずれが一つのチップ領域内で起こったとしても、チップサイズが10mm角の場合、5mm×10ppm×100°C=5μm程度のずれであり、問題は生じない。(25°C〜125°Cでのバーンイン試験の場合)
さらに、剛性体23がコンタクト基板をチップ領域ごとに固定しているので、ウエハとコンタクトさせた時に、コンタクト基板が局部的に延びたり、波うつことがなくなり、配線が断線する恐れもなくなる。
【0042】
バーンイン試験のように高温の下で行われる試験では、ウエハ21とコンタクト基板22の熱膨張係数は一致していることが望ましいが、ウエハ21,コンタクト基板22,剛性体23のそれぞれを同じ熱膨張係数の材質で形成するのは、それぞれに求められる機能が異なるので困難である。そこで、剛性体23の熱膨張係数をコンタクト基板22よりもウエハ21に近くしておけば、コンタクト基板22は前述したようにそのフレキシビリティによりある程度撓むことができるので、剛性体23がウエハ21と同程度の伸縮をすることにより、ウエハの中央部と周囲の各チップの電極25とコンタクト電極24とが、位置づれを起こすことを最小限に抑えられる作用が得られる。
【0043】
また、剛性体23をシリコンで形成すれば、被試験ウエハと全く同一の熱膨張係数の剛性体が得られる。剛性体の加工は、半導体製造プロセスと同様の加工技術により形成できる。
【0044】
なお、被試験ウエハが、ウエハレベルCSPのように外部端子のサイズがベアウエハのチップ電極よりかなり大きい場合には、熱膨張による位置ずれがシビアではないので、剛性体を鋼やスレンレス等の金属で形成してもよい。
【0045】
図10は、本実施例の変形例を示す図である。図に示されるように、剛性体23の開口部にシリコンゴム等の弾性体により構成されたブロック体27が嵌め込まれている。被試験ウエハのピン数が多く、コンタクトする全体の圧力が大きくなる場合、コンタクト基板自身の張力だけでは耐えきれず、コンタクト基板が変形する問題がある。このような場合に、ブロック体27を用いることにより、コンタクト基板の強度を補いつつ、コンタクト基板のフレキシビリティを保つことができ、確実に被試験ウエハの全ての電極とコンタクト基板の電極とをコンタクトすることができるという作用が得られる。
【0046】
また、ブロック体27を剛性体23より僅かに突出させれば、その突出部分を加圧することにより、被試験ウエハの電極へのコンタクト圧力を集中的に印加することができる。
【0047】
図11は本実施例の別の変形例を示す図である。この変形例では、コンタクト基板としてゴムシート28を用いている。この構成により、ウエハ21上に形成されたバンプ25aとコンタクト電極との接触が、ポリイミド等のシート状のコンタクト基板に比べよりソフトなものとなる作用が得られる。
【0048】
図12は、本実施例のさらに別の変形例を示す図である。この変形例では、剛性体の開口部として、各チップの対応する位置に空間部30を剛性体29に設けている。コンタクト基板22のコンタクト電極24は、この空間部に対応した位置に設けられるので、前述した開口部26によるコンタクト基板のフレキシビリティが同様に空間部30で得られるとともに、剛性体29は全体として一体なのでプローブカードとして高い剛性が得られる作用がある。
【0049】
図13、14はコンタクト基板に設けるコンタクト電極及び配線についての本実施例の変形例である。図13では、コンタクト電極上にバンプ等の突起電極24aを形成し、ウエハ21上の電極と接触させるものである。この構成により、ウエハ上にバンプ等の突起電極が形成されていないベアウエハに対しても、ウエハレベルの試験を行うことができる作用が得られる。
【0050】
図14は、コンタクト基板22の剛性体23側に、配線31及び外部接続端子32を設けたものである。この構成により被試験ウエハに形成されているチップの電極とコンタクト基板の配線とがショートするのを避けられるという作用が得られる。
【0051】
図15は、剛性体23を設ける位置の変形例である。図に示されるように、剛性体26が、コンタクト電極群の間のコンタクト基板上に設けられ、コンタクト電極と同じ側のコンタクト基板22上に貼り付けられ、コンタクト基板22とウエハ21との間に位置している。剛性体23の厚さは、当然ウエハ21上のバンプ25aより薄い必要がある。開口部26は、コンタクト基板22とウエハ21との間に形成されることになるが、開口部におけるコンタクト基板のフレキシビリティは、前述の図7の状態と変わらない。また、剛性体23は、チップ間のダイシングライン上に位置するので、チップにダメージが加わることはない。このように剛性体をコンタクト基板とウエハの間に位置させることにより、過剰な圧力が被試験ウエハに加わるのを防げる作用が得られる。
【0052】
図16も、剛性体23を設ける位置の変形例である。図に示されるように、剛性体23aと23bの2つがコンタクト基板22の両面に設けられている。この構成により、コンタクト基板と被試験ウエハとの間のスペーサとしての機能を剛性体23bで確保し、コンタクト基板の剛性と熱膨張係数の差を補正する機能を剛性体23aで確保するので、それぞれの機能をコンタクト基板の上下に設ける剛性体で最適に設定できるという作用が得られる。
【0053】
次に、ウエハ21,コンタクト基板22,剛性体23の接続について説明する。
【0054】
図17は、ウエハ21,コンタクト基板22,剛性体23が接続される時の分解斜視図を示し、図18は三者が接続された状態の断面図を示している。
【0055】
コンタクト基板22のウエハ21に対応した領域の周囲には孔33aが設けられ、ウエハ21を固定しているウエハホルダ35と、剛性体の周囲に形成された孔33bをネジ34によりウエハ21,コンタクト基板22,剛性体23を締め付けてそれぞれを密着させる。
【0056】
図17に示されるように、ウエハ21に対応した領域の周囲で剛性体23を固定することにより、コンタクト基板の周縁部に設けた外部接続端子32をフレキシブルな状態にしておくことができる。この構成により、次の作用が得られる。
【0057】
図19,20はこの作用を説明する図である。図19は、コンタクト基板の周縁部の外部接続端子32をバーンインボード等のテストボード36の端子37に表面実装した状態の斜視図であり、図20は、この状態の断面図である。
【0058】
通常、バーンイン試験やファンクションテストでは、試験に必要な信号を供給するための試験ボードが必要である。この試験ボードには複数のウエハが搭載されて試験されることになる。この時、コンタクト基板22と試験ボードとをコネクタ等を介して接続したのでは、その分コストが高くなってしまう。
【0059】
図19,20の構成によれば、コンタクト基板の周縁部に設けた外部接続端子32がフレキシブルな状態なので、コンタクト基板22の周縁部の外部接続端子32をそのまま試験ボード36の端子に半田等により表面実装でき、コネクタを用いない分コストを安くできる作用が得られる。
(第2実施例)
図21、22は本発明の第2実施例を説明する図である。
【0060】
本実施例の構成は、剛性体の構成を除いて前述の第1実施例と変わりがないので、剛性体以外の説明は省略する。
【0061】
本実施例の剛性体23は、図21に示されるように複数の層で形成されている。各層は、被試験ウエハがベアウエハの場合、シリコン,ガラス(熱膨張率:0.5〜9.0)等で形成される。被試験ウエハがウエハレベルCSPの場合、半田ボール8(図1参照)のピッチは、再配線層5によりチップ上の電極ピッチより拡大されているので、コンタクト基板の熱膨張に対する許容度が大きく、コンタクト基板の材質として、ガラスエポキシ製プリント板,圧延鋼板等を用いることができる。剛性体23の各層の表面には銅の配線パターンが施され、必要に応じて各層間を接続するためのビアが設けられている。銅配線パターンやビアは、通常のプリント基板製造技術により形成される。
【0062】
最下層23aは、底面に電極40が設けられ、これと対応する位置のコンタクト基板22上で配線31と接続されている。電極40と反対側の最下層23aの表面には配線層が設けられ、これとビア41が接続されている。ビア41は中間層23b,23cを貫通し、最上層23dに達している。最上層23dの表面には電極42が設けられ、ビア41と接続されている。電極42は、剛性体23の上面に設けられ、第1実施例のコンタクト基板周縁部の外部接続端子32に相当し、試験ボードと接続される。
【0063】
この構成により、コンタクト基板のみで配線を引き出すには限界があったが、剛性体23の表面で十分に間隔の広がった電極42において、コンタクト基板22のコンタクト電極24からの信号を取り出すことができる作用が得られる。
【0064】
また、第1実施例と異なり、ウエハからの信号を剛性体の上面で取り出せるので、被試験ウエハの表面に形成されたチップの電極と、コンタクト電極からの信号を取り出す配線とがショートする危険を避けれるという作用も得られる。
【0065】
また、剛性体23の上面でウエハからの信号を取り出すので、コンタクト基板の端部に配線を引き回す必要がなくなり、コンタクト基板を被試験ウエハと同等か僅かに大きい程度に小型化できる作用も得られる。
【0066】
また、剛性体23の複数の層のなかに電源層やグランド層を設けることにより、広い配線層でこれらを供給でき、高速試験に対応できる作用も得られる。
【0067】
さらに、剛性体をシリコンウエハで構成し、半導体ウエハ製造プロセスにより加工すれば、上述したプリント板と同様な機能を有する配線層やビアを容易に精度高く形成することができる。
【0068】
なお、図21では剛性体23が4層からなる例を示したが、層数はこれに限らず、単層であってもよい。配線の引回しがそれほど多くない場合には、剛性体が単層でも十分対応でき、剛性体の上部に電極を配置することにより、上述した複数の層の場合と同様な作用も得られる。
【0069】
図22は、第2実施例の変形例を示し、剛性体を複数の層で形成するとともに、コンタクト基板22の周縁部にも外部接続端子32を設けたものである。
【0070】
剛性体23は、図21のものと同様に複数の層で構成され、最上層にコンタクト電極24からの信号が電極42に導かれている。さらに、コンタクト基板22の端部に向かって、コンタクト電極24の信号が配線31を介して外部接続端子32に導かれている。
【0071】
コンタクト電極24の数が多くなった場合でも、ウエハからの信号を剛性体23の表面の電極42と、コンタクト基板22の周縁部の外部接続端子32とに導くことにより、十分な間隔をもって電極42や外部接続端子32を形成できる作用が得られる。
(第3実施例)
図23〜25は本発明の第3実施例を説明する図である。
【0072】
本実施例の構成は、コンタクト基板の構成を除いて前述の第1実施例と変わりがないので、それ以外の説明は省略する。
【0073】
本実施例のコンタクト基板22a〜22cは、図に示されるように試験するチップに対応した大きさに設定されており、チップより僅かに大きいなものとなっている。各コンタクト基板22a〜22cは、それぞれその表面にコンタクト電極43が形成され、各コンタクト電極43に配線44が接続されてコンタクト基板22aの周囲に導かれ電極45に接続されている。
【0074】
剛性体23の開口部26は、チップの領域に対応した位置と大きさであり、コンタクト電極43の形成されている領域のコンタクト基板を露出するように設けられている。
【0075】
このようにコンタクト基板が各開口部ごとに設けられることにより、コンタクト電極43や配線44、電極45に一部不良が生じたとしても、その部分のコンタクト基板のみを交換するだけで容易にプローブカードのリペアが行える作用が得られる。
【0076】
図25は本実施例の変形例であり、コンタクト基板22eを被試験ウエハの一列のチップに対応した一列の開口部26ごとに短冊状に設けたものである。この構成により、上述したリペア性を有するとともに、短冊状のコンタクト基板の端部にコンタクト電極からの配線を引き出すことができる作用が得られる。
(第4実施例)
図26、27は本発明の第4実施例を説明する図である。
【0077】
本実施例の構成は、剛性体の表面にヒューズや抵抗等の過剰電流制限素子、試験回路を設ける点を除いて前述の第1〜第3実施例と変わりがないので、それ以外の説明は省略する。
【0078】
図26は、剛性体23表面にヒューズ53を設けた状態を示している。剛性体は、第2実施例で説明したように複数の層(不図示)で形成され、ウエハからの信号は、最下層の電極50でコンタクト基板と接続され、ビア51を介して最上層の電極52に導かれている。剛性体23の最上層は、比較的その面積にゆとりがあり、ヒューズを設けることで電極54の配置に問題を生じるようなことはない。
【0079】
ヒューズ53の一端は電極52に接続され、他端は電極54に接続されている。電極54は試験ボードに接続されてウエハが試験される。ヒューズは、不良のチップがあった場合に、他の良品のチップに悪影響が及ばないように、ヒューズが溶解することで電源供給をストップし、良品のチップを保護している。
【0080】
ヒューズの代わりに抵抗を設けても、異常があった場合に良品のチップに過剰な電流が流れるのを制限する点でヒューズと同様の効果が得られる。
【0081】
また、剛性体がシリコンウエハを加工して形成された場合、ウエハ上にヒューズや抵抗といった素子を周知のウエハプロセスで形成することができる。
【0082】
なお、剛性体は、本実施例では複数の層で形成された例で説明したが、単層で構成してもよい。
【0083】
図27は、剛性体23表面に試験回路チップ55を搭載した状態を示している。剛性体23は、図26と同様に複数の層(不図示)で形成され、ウエハからの信号が最下層の電極50でコンタクト基板と接続され、ビア51を介して剛性体25の上面の電極52に導かれている。
【0084】
試験回路チップ55の一端は、電極50,ビア51,電極52を介して試験対象のチップの電極と接続され、他端は、図に示されるように別の経路でやはり試験対象のチップの別の電極と接続されている。
【0085】
チップのなかには、チップ自身の中に試験回路を内蔵し、自らを試験するものがある。しかしこの場合、その試験回路の分だけチップ面積が犠牲となる問題がある。そこで、図27に示されるように、試験回路チップを剛性体23の表面に設けることにより、試験対象のチップ、つまり製品となるチップ内に試験回路を設ける必要がなくなり、試験回路の面積分だけチップのサイズを小さくできる。
【0086】
また、剛性体をシリコンウエハを加工して形成した場合、ウエハ上に試験回路チップを周知のウエハプロセスで形成することができる。
【0087】
以下に図28,29を用いて、各実施例で説明したプローブカードとウエハとの固定方法のうち、負圧を用いて固定する方法について説明する。
【0088】
図28は、ウエハ21とプローブカード(22,23)とを位置合わせして固定する位置合わせ装置70の側面図であり、71はウエハのX,Y,θの位置を調整するためのステージであり、72はこれらのステージを上下させる昇降機構である。
【0089】
ウエハ21とプローブカードとを固定する工程は、まずX,Y,θテーブル上にウエハ21を保持したウエハホルダ60を搭載する。
【0090】
次に、コンタクト基板の端部を仮止め部74にて位置合わせ装置70に固定し、ウエハ21の位置を昇降機構72により適宜その高さを調整するとともに、X,Y,θテーブルによりさらに微調整し、ウエハ21の各チップの電極の位置とコンタクト電極24とを位置合わせする。この際、画像認識装置75により両者の位置合わせを精密に行う。
【0091】
次に、昇降機構72を上昇させてウエハ21をコンタクト基板22に密着させる。この状態で負圧をかけてウエハ21とコンタクト基板とを強固に密着させる。負圧は、真空発生部73により供給され、ウエハホルダ60の側面に設けられたバルブ63を介してウエハホルダに導入される。バルブは真空路62を介してウエハホルダ内のウエハを搭載しているキャビティ64に通じており、真空発生部73から供給される負圧は、このキャビティ64を負圧にする。
【0092】
図29は、このキャビティ64内が負圧になった状態を示す拡大図である。キャビティ64内が負圧になると、コンタクト基板22がウエハ21側に吸いよせられ、ウエハ21上の各チップの電極25とコンタクト電極24とが強固に密着し、電気的導通が取られる。バルブ63を閉じても、キャビティ64内の負圧はシール部61により保たれ、ウエハとコンタクト基板との密着は維持される。この後、仮止め部にて固定したコンタクト基板22を離しても、コンタクト基板とウエハとの密着は保たれる。
【0093】
もし、コンタクト基板と被試験ウエハのコンタクト圧力が足りない場合は、真空による負圧の他に機械的な圧力を付加してコンタクト圧力を補えばよい。具体的には、図17に示した方法を用いて、ウエハ,コンタクト基板,剛性体を機械的にネジ34で固定して圧力を補えばよい。
【0094】
また、図28で説明した位置合わせ装置70は、画像認識装置75がコンタクト基板22と被試験ウエハ21との間に位置しているが、画像認識装置をコンタクト基板の上部に位置させ、コンタクト基板を透過してコンタクト電極24とウエハ21上の電極との位置合わせを行ってもよい。これにより、一台のカメラで両者の位置合わせ行うことができる作用が得られる。
【0095】
なお、図28,29は、コンタクト基板がウエハと位置合わせされるが、図19,20に示したように、コンタクト基板を試験ボードに表面実装したものとウエハとの位置合わせを行い、ウエハを試験してもよい。
【0096】
【発明の効果】
以上説明したように、本発明のプローブカードを用いれば、チップやCSPをウエハ状態で試験する際に、各チップやCSPの電極パッドと常に良好なコンタクトが得られ、信頼性の高い半導体装置の試験方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の試験の対象となるCSPを説明する図である。
【図2】本発明の試験の対象となるウエハ状態のCSPを説明する断面図である。
【図3】本発明の試験の対象となるウエハ状態のCSPを説明する平面図である。
【図4】特開平7−263504の手法をウエハ状態の試験に応用した場合の問題点を説明する図である。
【図5】本発明の第1実施例の分解斜視図である。
【図6】本発明のプローブカードの側面図と平面図である。
【図7】コンタクト基板とウエハがコンタクトした状態の断面図である。
【図8】本発明の第1実施例の作用を示す図である。
【図9】本発明の第1実施例の作用を示す図である。
【図10】本発明の第1実施例の変形例を示す図である。
【図11】本発明の第1実施例の変形例を示す図である。
【図12】本発明の第1実施例の変形例を示す図である。
【図13】本発明の第1実施例の変形例を示す図である。
【図14】本発明の第1実施例の変形例を示す図である。
【図15】本発明の第1実施例の変形例を示す図である。
【図16】本発明の第1実施例の変形例を示す図である。
【図17】本発明の剛性体,コンタクト基板,ウエハの固定方法を説明する図である。
【図18】図17の断面図を示す図である。
【図19】コンタクト基板を試験ボードに表面実装した状態を示す図である。
【図20】図19の断面図を示す図である。
【図21】本発明の第2実施例を示す図である。
【図22】本発明の第2実施例の変形例を示す図である。
【図23】本発明の第3実施例を示す図である。
【図24】図23の断面図を示す図である。
【図25】本発明の第3実施例の変形例を示す図である。
【図26】本発明の第4実施例を示す図である。
【図27】本発明の第4実施例の変形例を示す図である。
【図28】本発明のプローブカードとコンタクト基板を位置合わせする機構を示す図である。
【図29】図28の要部拡大断面図である。
【符合の説明】
21………ウエハ 22………コンタクト基板
23………剛性体 24………コンタクト電極
25………電極 26………開口部
27………歪 28………ゴムシート
29………剛性体 30………空間部
31………配線 32………外部接続端子
33………孔 34………ネジ
35………ウエハホルダ 36………テストボード
37………端子 40………電極
41………ビア 42………電極
43………電極 44………配線
45………外部接続端子 50………電極
51………ビア 52………電極
53………ヒューズ 54………電極
55………試験回路チップ 60………ウエハホルダ
61………シール部 62………真空路
63………バルブ 64………キャビティ
70………位置合わせ装置 71………ステージ
72………昇降機構 73………真空発生部
74………仮止め部 75………画像認識装置

Claims (16)

  1. ウェハ上に形成された複数のチップを同時に試験するプロープカードであって、
    フレキシブル性を有するコンタクト基板と、
    該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、
    該コンタクト電極群の間の該コンタクト基板上に設けられ、該ウェハ上の該複数のチップ領域毎に該コンタクト基板を露出する開口部を有する剛性体と、
    該コンタクト基板上に設けられ、該コンタクト電極に接続される配線とを有することを特徴とするプローブカード。
  2. 前記剛性体の熱膨張係数が前記コンタクト基板よりもシリコンに近いかシリコンと同一であることを特徴とする請求項1記載のプローブカード。
  3. 前記コンタクト基板がポリイミドまたはゴムシートからなることを特徴とする請求項1記載のプローブカード。
  4. 前記配線が前記コンタクト基板の端部に引き出されるとともに、該配線より幅広な外部接続端子に接続されていることを特徴とする請求項1記載のプローブカード。
  5. コンタクト電極上に突起電極を設けることを特徴とする請求項1記載のプローブカード。
  6. 前記剛性体が、前記コンタクト電極と同じ側の前記コンタクト基板上に設けられていることを特徴とする請求項1記載のプローブカード。
  7. 前記剛性体が単数または複数の層で構成され、該剛性体の底面に前記コンタクト基板上の前記配線と接続される第1の電極を有し、該剛性体の上面に該第1の電極と接続された第2の電極を有することを特徴とする請求項1記載のプローブカード。
  8. 前記剛性体がプリント基板またはシリコンウエハにより形成されることを特徴とする請求項7記載のプローブカード。
  9. 前記剛性体の表面に過剰電流制限素子もしくは試験回路チップを搭載し、前記第2の電極と接続することを特徴とする請求項7記載のプローブカード。
  10. 被試験チップの領域に対応した大きさを有し、フレキシブル性を有する複数のコンタクト基板と、
    該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、
    複数のコンタクト基板の複数のコンタクト電極群毎に開口部を有する剛性体と、
    該コンタクト基板上に設けられ、該コンタクト電極に接続される配線とを有することを特徴とするプローブカード。
  11. ウェハ上に形成された複数のチップを同時に試験する半導体装置の試験方法であって、
    コンタクト基板と、該コンタクト基板上に所定の配置で設けられた複数のコンタクト電極群と、該コンタクト電極群の間の該コンタクト基板上に設けられ、該ウェハ上の該複数のチップ領域毎に該コンタクト基板を露出する開口部を有する剛性体と、該コンタクト基板上に設けられ、該コンタクト電極に接続される配線を有するプローブカードを準備する工程と、
    該プローブカードのコンタクト電極をチップの形成されたウエハに密着させ、該コンタクト電極とチップの外部電極とをコンタクトさせる工程と、
    該配線を介してウエハ上の各チップを試験する工程と
    を有することを特徴とする半導体装置の試験方法。
  12. 前記プローブカードのコンタクト電極をチップの形成されたウエハに密着させる時に、真空吸引による負圧により両者を密着させる工程を有することを特徴とする請求項11記載の半導体装置の試験方法。
  13. 前記剛性体の熱膨張係数が前記コンタクト基板よりもシリコンに近いことを特徴とする請求項11記載の半導体装置の試験方法。
  14. 前記剛性体を第1の固定部材により固定し、前記ウエハを第2の固定部材により固定し、前記コンタクト基板を該第1及び第2の固定手
    段の間に置いて固定する工程を有し、前記コンタクト基板周縁部の外部接続端子を試験ボードに表面実装する工程
    を有することを特徴とする請求項11記載の半導体装置の試験方法。
  15. 前記コンタクト基板が、該ウエハの各チップに対応した大きさであることを特徴とする請求項11記載の半導体装置の試験方法。
  16. ウエハの各チップ上に突起電極が設けられ、少なくとも該突起電極の側面がウエハ状態で樹脂封止されているウエハを試験の対象とすることを特徴とする請求項11〜15記載の半導体装置の試験方法。
JP11006199A 1999-04-16 1999-04-16 プローブカード及び半導体装置の試験方法 Expired - Fee Related JP3565086B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP11006199A JP3565086B2 (ja) 1999-04-16 1999-04-16 プローブカード及び半導体装置の試験方法
US09/417,706 US6433563B1 (en) 1999-04-16 1999-10-13 Probe card with rigid base having apertures for testing semiconductor device, and semiconductor device test method using probe card
TW088117966A TW425649B (en) 1999-04-16 1999-10-18 Probe card for testing semiconductor device, and semiconductor device test method
KR1019990047472A KR100564046B1 (ko) 1999-04-16 1999-10-29 프로브 카드 및 반도체 장치의 시험방법
CNB991243439A CN1192422C (zh) 1999-04-16 1999-11-24 测试半导体器件的探针卡及半导体器件测试方法
DE60041299T DE60041299D1 (de) 1999-04-16 2000-04-14 Testsondenkarte und Testverfahren für eine Halbleitervorrichtung
EP00107939A EP1045438B8 (en) 1999-04-16 2000-04-14 Probe card for testing semiconductor device, and semiconductor device test method
EP08167742.9A EP2023386A3 (en) 1999-04-16 2000-04-14 Probe card for testing semiconductor device, and semiconductor device test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11006199A JP3565086B2 (ja) 1999-04-16 1999-04-16 プローブカード及び半導体装置の試験方法

Publications (2)

Publication Number Publication Date
JP2000306961A JP2000306961A (ja) 2000-11-02
JP3565086B2 true JP3565086B2 (ja) 2004-09-15

Family

ID=14526093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11006199A Expired - Fee Related JP3565086B2 (ja) 1999-04-16 1999-04-16 プローブカード及び半導体装置の試験方法

Country Status (7)

Country Link
US (1) US6433563B1 (ja)
EP (2) EP1045438B8 (ja)
JP (1) JP3565086B2 (ja)
KR (1) KR100564046B1 (ja)
CN (1) CN1192422C (ja)
DE (1) DE60041299D1 (ja)
TW (1) TW425649B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258495A (ja) * 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
US7143500B2 (en) * 2001-06-25 2006-12-05 Micron Technology, Inc. Method to prevent damage to probe card
CN1316253C (zh) * 2003-07-15 2007-05-16 旺宏电子股份有限公司 可掀式探针卡反面调针治具及其调针方法
US7332921B2 (en) * 2004-03-26 2008-02-19 Cypress Semiconductor Corporation Probe card and method for constructing same
JP4727948B2 (ja) * 2004-05-24 2011-07-20 東京エレクトロン株式会社 プローブカードに用いられる積層基板
WO2006051880A1 (ja) * 2004-11-11 2006-05-18 Jsr Corporation シート状プローブおよびプローブカードならびにウエハの検査方法
TW200619635A (en) * 2004-11-11 2006-06-16 Jsr Corp Sheet-like probe, its manufacturing method, and its application
JP2006184136A (ja) * 2004-12-28 2006-07-13 Aitesu:Kk 半導体解析装置およびその方法
JP2006284384A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置の試験装置及び試験方法
US7535021B2 (en) * 2005-11-01 2009-05-19 Alpha & Omega Semiconductor, Ltd. Calibration technique for measuring gate resistance of power MOS gate device at water level
WO2007146291A2 (en) * 2006-06-09 2007-12-21 Octavian Scientific, Inc. Method and apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate
TWI600099B (zh) * 2006-07-07 2017-09-21 川斯拉利特公司 平面延伸電導體超越基材邊緣的方法和設備
US7489148B2 (en) * 2006-07-28 2009-02-10 Advanced Inquiry Systems, Inc. Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator
US20090189299A1 (en) * 2008-01-30 2009-07-30 Texas Instruments Incorporated Method of forming a probe pad layout/design, and related device
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
US9176186B2 (en) 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
JP5372706B2 (ja) * 2009-11-04 2013-12-18 株式会社日本マイクロニクス プローブ針ガイド部材及びこれを備えたプローブカード並びにそれを用いる半導体装置の試験方法
JP5379065B2 (ja) 2010-04-21 2013-12-25 新光電気工業株式会社 プローブカード及びその製造方法
WO2012054201A1 (en) 2010-09-28 2012-04-26 Advanced Inquiry Systems, Inc. Wafer testing systems and associated methods of use and manufacture
JP5079890B2 (ja) * 2011-01-05 2012-11-21 東京エレクトロン株式会社 積層基板及びプローブカード
JP5752002B2 (ja) * 2011-10-04 2015-07-22 株式会社アドバンテスト 試験用キャリア
TWI490500B (zh) * 2012-05-23 2015-07-01 Advantest Corp Test vehicle
CN102707100A (zh) * 2012-05-25 2012-10-03 工业和信息化部电子第五研究所 倒扣电气互连衬底的裸芯片测试装置
TWI454710B (zh) * 2012-09-19 2014-10-01 Mpi Corp Probe card and its manufacturing method
KR101407871B1 (ko) 2012-11-16 2014-06-17 주식회사 오킨스전자 탄성체 테스트 소켓 구조
CN104520981B (zh) * 2013-04-03 2017-11-17 山东晶泰星光电科技有限公司 一种测试倒装led芯片的吸嘴、方法及测试机构
CN104569777B (zh) * 2014-12-25 2018-01-05 深圳市摩西尔电子有限公司 一种图像数据采集设备的设备运行机台
JP6496142B2 (ja) * 2014-12-26 2019-04-03 株式会社ヨコオ 交換用コンタクトユニット及び検査治具
US10535572B2 (en) * 2016-04-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device arrangement structure assembly and test method
US10261123B2 (en) * 2017-08-24 2019-04-16 Micron Technology, Inc. Semiconductor device structures for burn-in testing and methods thereof
CN110010511B (zh) * 2018-10-10 2023-11-17 浙江集迈科微电子有限公司 一种射频芯片系统级封装模组的测试方式
TWI753304B (zh) * 2019-03-26 2022-01-21 新加坡商Pep創新私人有限公司 封裝方法及面板組件
CN113161251A (zh) * 2020-01-22 2021-07-23 复格企业股份有限公司 芯片封装的工艺内测试方法及装置
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构
CN111965474B (zh) * 2020-08-18 2022-09-16 安徽美拓照明有限公司 一种节能灯泡生产用成品老化测试设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US29608A (en) 1860-08-14 towne
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
US5225037A (en) * 1991-06-04 1993-07-06 Texas Instruments Incorporated Method for fabrication of probe card for testing of semiconductor devices
US5239260A (en) * 1991-06-28 1993-08-24 Digital Equipment Corporation Semiconductor probe and alignment system
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5203725A (en) * 1992-03-16 1993-04-20 Molex Incorporated Biased edge card connector
EP0615131A1 (en) * 1993-03-10 1994-09-14 Co-Operative Facility For Aging Tester Development Prober for semiconductor integrated circuit element wafer
US5559446A (en) * 1993-07-19 1996-09-24 Tokyo Electron Kabushiki Kaisha Probing method and device
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP3491700B2 (ja) 1994-03-18 2004-01-26 富士通株式会社 半導体集積回路装置の試験用キャリア
EP0707214A3 (en) * 1994-10-14 1997-04-16 Hughes Aircraft Co Multiport membrane probe to test complete semiconductor plates
JP3137322B2 (ja) 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JPH11110061A (ja) 1997-10-07 1999-04-23 Kiyoaki Kobayashi 自己回帰モデルの光学的スペクトル計算方法と装置。

Also Published As

Publication number Publication date
US6433563B1 (en) 2002-08-13
TW425649B (en) 2001-03-11
EP1045438B8 (en) 2009-03-25
EP2023386A3 (en) 2014-05-14
CN1192422C (zh) 2005-03-09
EP1045438A3 (en) 2004-10-06
KR100564046B1 (ko) 2006-03-29
EP1045438A2 (en) 2000-10-18
KR20000067796A (ko) 2000-11-25
CN1271178A (zh) 2000-10-25
JP2000306961A (ja) 2000-11-02
DE60041299D1 (de) 2009-02-26
EP1045438B1 (en) 2009-01-07
EP2023386A2 (en) 2009-02-11

Similar Documents

Publication Publication Date Title
JP3565086B2 (ja) プローブカード及び半導体装置の試験方法
US6774650B2 (en) Probe card and method of testing wafer having a plurality of semiconductor devices
US6603209B1 (en) Compliant integrated circuit package
US4647959A (en) Integrated circuit package, and method of forming an integrated circuit package
US6215321B1 (en) Probe card for wafer-level measurement, multilayer ceramic wiring board, and fabricating methods therefor
US5367763A (en) TAB testing of area array interconnected chips
KR100249537B1 (ko) 반도체 장치 및 그 제조 방법
US9230938B2 (en) Method of manufacturing semiconductor device
US7565737B2 (en) Manufacturing method of package substrate
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP4379102B2 (ja) 半導体装置の製造方法
US6507118B1 (en) Multi-metal layer circuit
KR20090009164A (ko) 반도체 장치, 및 반도체 장치를 제조하는 방법
US6953991B2 (en) Semiconductor device
US20020013014A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
JPH09274055A (ja) 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法
JPH04234141A (ja) Tabフレームおよびその基板への接続方法
US7576551B2 (en) Test socket and test board for wafer level semiconductor testing
JP2001223325A (ja) 半導体装置
JP2002313854A (ja) ウェハ一括型測定検査用プローブカード及びその製造方法
KR20030010256A (ko) 프로브 카드
JP2001223328A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140618

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees