JP2006184136A - 半導体解析装置およびその方法 - Google Patents

半導体解析装置およびその方法 Download PDF

Info

Publication number
JP2006184136A
JP2006184136A JP2004378489A JP2004378489A JP2006184136A JP 2006184136 A JP2006184136 A JP 2006184136A JP 2004378489 A JP2004378489 A JP 2004378489A JP 2004378489 A JP2004378489 A JP 2004378489A JP 2006184136 A JP2006184136 A JP 2006184136A
Authority
JP
Japan
Prior art keywords
insulator
semiconductor
film
forming
extraction electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004378489A
Other languages
English (en)
Inventor
Kenji Tsuboi
健二 坪井
Keitaro Takagi
啓太郎 高木
Miyuki Kitagawa
みゆき 北川
Tsutomu Morimoto
勉 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AITESU KK
Ites Co Ltd
Original Assignee
AITESU KK
Ites Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AITESU KK, Ites Co Ltd filed Critical AITESU KK
Priority to JP2004378489A priority Critical patent/JP2006184136A/ja
Publication of JP2006184136A publication Critical patent/JP2006184136A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 本発明の目的は、低価格で簡単に半導体回路の故障解析をおこなうことができる半導体解析装置およびその方法を提供することにある。
【解決手段】 半導体解析装置は、絶縁層24および取り出し電極26の上に液体状の絶縁物12を塗布する手段と、塗布された絶縁物12を膜状にする手段と、膜状にされた絶縁物12を硬化させる手段と、を含む。また半導体解析装置は、絶縁物12にビアホールを形成する手段と、絶縁物12の上に導電性のパッドを形成し、かつ、取り出し電極26とパッドとを接続する手段と、を含む。
【選択図】 図1

Description

本発明は、半導体デバイスの故障解析をおこなう半導体解析装置およびその方法に関するものである。
IC(Integrated Circuit)などを製造するにあたって、半導体デバイスの故障解析がおこなわれるのが一般的である。故障解析をおこなうことによって、半導体デバイスの製造歩留まりの悪化を防いだりすることができる。
図5に解析される半導体デバイス18の一例を示す。基板20上にFET(Field Effect Transistor)などの半導体回路22が形成されている。FETと他の回路は必要に応じて分離酸化膜28で分離されている。基板20上には絶縁層24が設けられており、FETなどの端子から絶縁層24の表面までビアホールが形成されている。ビアホール内には、半導体回路22の表面から絶縁層24の表面までタングステンなどの金属が埋め込まれ、その金属が取り出し電極26となっている。
解析方法の一例として周知のIR−OBIRCH(Infrared Optical Beam Induced Resistance Change)法を説明する。取り出し電極26に解析装置のプローブを接触させる。プローブから半導体回路22に定電圧を印加する。このとき絶縁層24上から半導体回路22にレーザー(波長1.3μm、最大出力500mW)を照射し、半導体回路22に流れる電流値を測定する。半導体回路22で異常抵抗となっている箇所にレーザーが照射されたときに電流値が変化する。これは、配線材料が固有の抵抗温度依存性をもっており、レーザー照射の熱によって配線抵抗が変化し、それによって電流値が変化するのを利用している。電流値が変化した箇所を不良箇所と解析することができる。マイクロスコープとスキャナーを用いて電流値の変化量を明暗として検出し、二次元コントラスト像としてモニターに表示することができる。例えば、配線にショートが発生していると、そのショート箇所が明反応、他の部分が暗反応で検出され、二次元コントラスト像として表示される。
近年、半導体回路22の微細化により取り出し電極26の直径が小さくなってきている。例えば、その直径は、1μm以下となっている。一方、微細なプローブの先端の直径は10μm程である。したがって、プローブが取り出し電極26からはみ出してしまい、解析ができない。
そこで図6(a),(b)に示すように、(i)FIB(Focused Ion Beam)を用いたCVD(Chemical Vapor Deposition)により、取り出し電極26やその周辺上にTEOS(Tetraethylorthosilicate)薄膜50を成膜する。(ii)FIBによるエッチングにより、TEOS薄膜50の表面から取り出し電極26までビアホールを形成する。(iii)FIBを用いたCVDにより、TEOS薄膜50の表面にタングステンのパッド52を形成し、かつ、そのパッド52から取り出し電極26までタングステンのラインを形成する。パッド52の大きさをプローブの先端の直径以上にすることにより、上述したような解析が可能となる。TEOSを使用するのは、凹凸の少ない平坦な絶縁膜であるからである。なお、FIBについては例えば特許文献1に記載がある。
上記の作業は図7に示すような一つのチャンバー30内で行うのが通常である。したがって、CVDをおこなうために複数の材料を取りそろえることが必要となる。上述したTEOSやタングステン以外にもPt,C,Cl,I,XeFなどがある。これらの材料の原料ガスを取りそろえたシステムはガスシステム54と呼ばれている。半導体デバイス18が配置されるチャンバー30にガスシステム54から所望のガスが流入され、CVDがおこなわれる。ガスを流入させるとき、バルブ56でガス源58を選択し、ガス銃40で所望の位置にガスを流入させる。イオン銃32でFIBを出射すると、ガスが反応してCVDが可能となる。
ガスシステム54は、いろいろな作業をおこなうために原料ガスを増やす場合があるが、原料ガスの数が増えるほど高額になる。例えば、TEOSはガスシステム54を高額にする要因となっており、1000万円以上のシステムになる場合がある。一方、ガスシステム54を低額にするためにタングステンのみにしてしまうと、上記の作業を行うことができなくなる。
TEOSの成膜は、真空下での成膜となるため、成膜時間が長くなる場合がある。例えば、100×100μmの面積に1μmの膜厚であれば、20時間程度が必要となる。できるだけ短時間に半導体回路の故障解析をおこない、製造ラインに反映することができない。
TEOSの成膜時にFIBの電荷が半導体デバイス18に蓄積し、半導体デバイス18の性能劣化が生じるおそれがある。
特開2004−343131号公報
本発明の目的は、低価格で簡単に半導体回路の故障解析をおこなうことができる半導体解析装置およびその方法を提供することにある。
本発明の半導体解析装置の要旨は、半導体デバイスの絶縁層および取り出し電極の上に液体状の絶縁物を塗布する手段と、塗布された絶縁物を膜状にする手段と、膜状にされた絶縁物を硬化させる手段と、を含むことである。
前記膜状にする手段は、エアースプレーまたはスピンコータを含む。
前記硬化させる手段は、恒温槽またはホットプレートを含む。
前記絶縁物は金属酸化物ガラス膜である。
前記絶縁物にビアホールを形成する手段と、前記絶縁物上に導電性のパッドを形成し、かつ、取り出し電極とパッドとを接続する手段と、を含む。
本発明の半導体解析方法の要旨は、半導体デバイスの絶縁層および取り出し電極の上に液体状の絶縁物を塗布するステップと、塗布された絶縁物を膜状にするステップと、膜状にされた絶縁物を硬化させるステップと、を含むことにある。
前記膜状にするステップは、エアーの吹き付けまたは回転による遠心力によって絶縁物を膜状にすることを含む。
前記硬化させるステップは、加熱によって絶縁物を硬化させることを含む。
前記絶縁物にビアホールを形成するステップと、前記絶縁物上に導電性のパッドを形成するステップと、前記取り出し電極とパッドとを接続するステップと、を含む。
本発明によれば、簡易に無機絶縁膜である金属酸化物ガラス膜(ガラスコート)を成膜することができる。TEOSを使用する従来のガスシステムを用いるよりも成膜コスト、タクトタイム、設備コストなど種々の面で有利である。
本発明に係る半導体解析装置およびその方法について図面を用いて説明する。
図1(a)に示す解析される半導体デバイス18は、基板20と、基板20に形成された半導体回路22と、基板20および半導体回路22の上に形成された絶縁層24と、絶縁層24の表面から半導体回路22に形成されたビアホールと、ビアホールの底から絶縁層24の上面まで満たされ、金属で形成された取り出し電極26と、を含む。
半導体回路22は、FETなどの電子回路やそれらの周辺のAlなどで形成される配線も含む。半導体回路22は、必要に応じて分離酸化膜28によって分離される。
半導体解析装置は、絶縁層24および取り出し電極26の上に液体状の絶縁物12を塗布する手段と、塗布された絶縁物12を膜状にする手段と、膜状にされた絶縁物12を硬化させる手段と、を含む。
塗布する手段は、スポイド、刷毛、スプレー、ローラーなどである。これらの手段は、自動または手動のどちらでも良い。
膜状にする手段は、エアースプレーまたはスピンコータを含む。エアーの吹き付けなどによって絶縁物12を薄膜にする。
硬化させる手段は、恒温槽またはホットプレートを含む。これらの手段によって、膜状にされた絶縁物12を熱で硬化させる。恒温槽など以外であっても種々のヒーターを使用しても良い。
絶縁物12は金属酸化物ガラス膜である。金属酸化物ガラス膜は、金属アルコキシド組成物の加水分解反応によるゾルゲル反応により三次元架橋が形成された有機/無機ハイブリッド材料による光透過性の膜である。金属酸化物ガラス膜は、TEOSと比較して安価であり、真空下での成膜を必要としない。TEOSと比較して、材料コストや設備コストなどの面で有利である。金属酸化物ガラス膜は、表面の凹凸が少なく平坦であり、表面にCVDで金属膜を形成することもできる。
半導体解析装置は、図1(c)のように絶縁物12にビアホール14を形成する手段と、図1(d)のように絶縁物12の上に導電性のパッド16を形成し、かつ、取り出し電極26とパッド16とを接続する手段と、を含む。
ビアホール14を形成する手段は、FIBを使用する。FIBの出力を調節し、FIBを所望の箇所に照射する。FIBの照射された箇所がエッチングされ、ビアホール14が形成される。
接続する手段は、FIBを用いたCVDをおこなう装置である。パッド16および取り出し電極26とパッド16とを接続するラインは、例えばタングステンを用いる。
上述したビアホール14を形成する手段と接続する手段は、図2に示すように、一つの装置にまとめることができる。その装置は、半導体デバイス18が配置されるチャンバー30と、FIBを出射するイオン銃32と、チャンバー30に所望のガスを供給するガスシステム34と、を含む。ガスシステム34には、ガス供給源36と、ガスの流量を調整するバルブ38と、ガスを局所的に放出するガス銃40とを含む。本発明であればガスシステム34のガスはタングステンだけであり、ガス供給源36は1つとなる。TEOSなどの高価な複数のガスを必要としないため、構成が簡易で、安価となる。
IR−OBIRCH法で半導体回路22の解析をおこなうのであれば、パッドに接触させるプローブと、半導体回路22に定電圧を印加する電源と、半導体回路22に近赤外レーザー(波長1.3μm、最大出力500mW)を照射するためのレーザーダイオードで励起する固体レーザーを含む。
以上、従来と異なり絶縁物12に金属酸化物ガラス膜を使用している。金属酸化物ガラス膜の成膜は、大気圧下でおこなうので容易である。また、TEOSと比較して金属酸化物ガラス膜の材料コストは安くなる。
本発明の半導体解析方法について説明する。解析方法は、(1)図1(a)のように、絶縁層24および取り出し電極26の上に液体状の絶縁物12を塗布する。(2)図1(b)のように、塗布された絶縁物12を膜状にする。(3)膜状にされた絶縁物12を硬化させる。
上記(1)は、スポイドなどによって液体状の絶縁物12を半導体デバイス18上に滴下することを含む。滴下以外に刷毛塗り、スプレー塗り、ローラー塗りなどであっても良い。
液体状の絶縁物12は、金属アルコキシド組成物を適当な溶剤に希釈して溶液に調製されたものである。金属アルコキシド組成物は、(a)メチル基又はフェニル基を有する有機ポリシロキサンと(b)ヒドロキシル基又は加水分解性官能基を有する有機シロキサンと(c)硬化剤とを含有することが好ましい。
上記(a)メチル基又はフェニル基を有する有機ポリシロキサンとしては、例えば、メチル基又はフェニル基及び炭素数1〜4のアルコキシ基を有する液状有機ポリシロキサンが挙げられる。炭素数1〜4のアルコキシ基としては、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基等が挙げられる。
上記(b)ヒドロキシル基または加水分解性官能基を有する有機シロキサンにおける加水分解性基としては、例えば、アルコキシ基、アシロキシ基、ケトオキシム基、アミド基、アルケニルオキシ基、およびハロゲン原子などが例示される。また、(b)成分の有機シロキサンは、1価の有機基もしくは水素原子を有することがあり、1価の有機基としては、例えば、メチル、エチル、プロピル、ブチル、ヘキシル等のアルキル基;ビニル、アリル等のアルケニル基;フェニル、トリル、キシリル等のアリール基;フェネチル、β−フェニルプロピル等のアラルキル基;N−(β−アミノエチル)−γ−アミノプロピル等のアミノアルキル基;γ−グリシドキシプロピル、3,4−エポキシシクロヘキシル等のエポキシ基含有基;γ−メタクリロキシプロピル等の(メタ)アクリル基含有基;γ−メルカプトプロピル等のメルカプトアルキル基;シアノエチル等のシアノアルキル基;β−クロロエチル、γ−クロロエチル等のクロロアルキル基;3,3,3−トリフルオロプロピル等のフルオロアルキル基等が例示される。なお、(b)成分には、必要に応じてアルコキシの部分加水分解物(液状シリコーンレジン)が含まれる場合がある。
上記(c)硬化剤は、通常、縮合硬化型シリコーン組成物に使用される硬化触媒が使用される。硬化剤の具体例としては、トリエタノールアミン等の有機アミン;オクチル酸スズ、オクチル酸亜鉛等のカルボン酸金属塩;ジブチルスズジラウレート、ジブチルスズジオクトエート等の有機錫化合物;テトラブチルチタネート、テトラプロピルチタネート等のチタン酸エステル;第四級アンモニウムカルボキシレート等の第四級アンモニウム化合物;γ−アミノプロピルトリエトキシシラン、N−(β−アミノエチル)−γ−アミノプロピルトリメトキシシラン等のアミン系シランカップリング剤が挙げられる。また、有機アルミニウム化合物、又はホウ素ハライドを使用することもできる。これらの中でも、有機錫化合物又はホウ素ハライドが好ましい。これらの硬化剤は、2種以上を併用することができる。
溶液に調製する際に使用する溶媒としては、(a)成分、(b)成分及び(c)成分を溶解、分散するものであれば特に限定されない。例えば、メタノール、エタノール、イソプロパノール等のアルコール類;エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、テトラヒドロフラン、ジオキサン等のエーテルアルコールおよびエーテル類;アセトン、メチルエチルケトン、ジエチルケトン等のケトン類;酢酸メチル、酢酸エチル、酢酸n−ブチル等のエステル類;n−ヘキサン、ガソリン、ゴム揮発油、ミネラルスピリット、灯油等の脂肪族炭化水素等が挙げられる。
上述のような金属アルコキシド組成物が基板に塗布され、比較的低温における金属アルコキシドの加水分解反応による脱水縮合反応を行うことにより、三次元架橋が形成された光透過性の被膜が形成される。
上記(2)は、エアースプレーまたはスピンコータによって絶縁物12を膜状にすることを含む。塗布された絶縁物12にエアーを吹き付けたり、回転の遠心力で広げたりすることにより薄膜にする。したがって、上記(1)で塗布される絶縁物12の量は、吹き飛ばされる量を考慮して膜状にされる絶縁物12の量よりも多くする。膜厚は約1μm以下である。
従来であればFIBを用いたCVDにより、半導体デバイス18の表面の一部分にTEOSを成膜したが、本発明は半導体デバイス18の全体に絶縁物12の薄膜を成膜することになる。従来のようにFIBを出射するイオン銃やガスを局所的に放出するガス銃の難しい操作が必要なく、簡単に成膜をすることができる。
上記(3)は、恒温槽またはホットプレートで硬化させることを含む。硬化は、上述した金属アルコキシド組成物の加水分解反応による脱水縮合反応である。絶縁物12を加水分解反応させる条件は、温度が約240℃であり、反応時間が約3時間である。比較的低温で硬化させることができるため、半導体回路22に熱履歴が発生しにくく、半導体回路22の劣化が発生しにくい。また、従来のTEOSの成膜と比較して短時間に成膜が終了する。
溶液濃度10重量%の上記液体状の絶縁物12を用いたところ約1μmの膜厚となることが確認できた。また、溶液濃度30重量%の場合は約2μmの膜厚となることが確認できた。
さらに、溶液濃度10〜30重量%の場合、形成された金属酸化物ガラス膜12をアルミナ粉末で研磨することも可能であることが確認できた。上記(2)で膜の平坦性が確保されなくても、膜形成後に膜を研磨する工程をおこなうことにより、膜を平坦にすることができる。
従来は真空下の成膜であったが、本発明は大気圧下の簡単な成膜となっている。TEOSと比較して安価な金属酸化物ガラス膜を用いており、低価格で成膜がおこなえる。
上記(3)の後、以下の工程を含む。(4)図1(c)のように、絶縁物12にビアホール14を形成する。(5)図1(d)のように絶縁物12上に導電性のパッド16を形成する。(6)取り出し電極26とパッド16とを接続する。
上記(4)のビアホール14の形成は、FIBを用いたエッチングによりおこなう。例えば、FIBのビーム電流は約100〜6000pAである。
上記(5)および(6)の工程は、FIBを用いたCVDによりおこなう。パッド16をプローブの先端よりも広く形成する。(6)の工程においては、ビアホール14内にタングステンを堆積させ、ビアホール14内をタングステンで満たすようにする。(5)と(6)の工程はどちらが先であっても良い。例えば、FIBのビーム電流は約100〜2000pAである。
上記(6)の工程後、IR−OBIRCH法であれば、パッド16にプローブを接触させ、半導体回路22に定電圧を印加し、半導体回路22にレーザーを照射しながら電流の変化を解析する。
なお、半導体回路22の解析はIR−OBIRCH法に限定されず、半導体回路22のリーク電流などによる発光を検出する周知の発光解析であってもよい。
以上のように、従来であればTEOSを成膜していたが、本発明であれば簡単に金属酸化物ガラス膜を成膜している。TEOSよりも金属酸化物ガラス膜の方が安価であり、低価格で解析をおこなうことができる。
従来のようにTEOSを成膜することがないので、成膜時にFIBの電荷が半導体回路22に蓄積することがない。金属酸化物ガラス膜12の成膜によって半導体回路22の性能劣化が発生しない。
実施例として金属酸化物ガラス膜の絶縁特性を測定した結果を説明する。図3のように、Al配線42上に金属酸化物ガラス膜12を形成する。金属酸化物ガラス膜12の膜厚は0.3μmである。金属酸化物ガラス膜12上にパッドAをFIBのCVDによって形成する。また、金属酸化物ガラス膜12にFIBでエッチングし、金属酸化物ガラス膜12の表面からAl配線42までのビアホールを設け、ビアホールを通してAl配線42と接続されるパッドBをFIBによるCVDで形成する。パッドAおよびパッドBはタングステンである。Al配線42は1μm配線ルールで形成されたものである。
図4にパッドA−B間の絶縁抵抗の測定結果を示す。電圧と電流の関係が比例関係を有しているのがわかる。オームの法則より、一定の絶縁抵抗があるのがわかる。したがって、金属酸化物ガラス膜12が良好な絶縁膜となっているのがわかる。したがって、TEOSの代わりに金属酸化物ガラス膜12を使用できることが確認できた。金属酸化物ガラス膜12の上にパッドA,Bを形成することができたことより、金属酸化物ガラス膜12が凹凸の少ない平坦な絶縁膜であることも確認できた。
本発明について上述したが、その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
本発明の解析方法を示す図であり、(a)は半導体デバイスの上に絶縁物を滴下した図であり、(b)は絶縁物を膜状に広げた図であり、(c)は絶縁物にビアホールを開けた図であり、(d)は絶縁物の上にパッドを形成した図である。 イオン銃やガスシステムを示す図である。 金属酸化物ガラス膜の絶縁特性を測定するための構成を示す図である。 図3の測定結果を示すグラフである。 半導体デバイスの構成を示す図である。 従来の解析方法を示す図であり、(a)は半導体デバイスの上にTEOSとパッドを形成した図であり、(b)はTEOSおよびパッドの上面図である。 従来の解析装置の構成を示す図である。
符号の説明
12:絶縁物(金属酸化物ガラス膜)
14:ビアホール
16,52:パッド
18:半導体デバイス
20:基板
22:半導体回路
24:絶縁層
26:取り出し電極
28:分離酸化膜
30:チャンバー
32:イオン銃
34,54:ガスシステム
36,58:ガス源
38,56:バルブ
40:ガス銃
42:Al配線
50:TEOS

Claims (9)

  1. 基板と
    前記基板に形成された半導体回路と、
    前記基板および半導体回路の上に形成された絶縁層と、
    前記絶縁層の表面から半導体回路に形成されたビアホールと、
    前記ビアホールに埋め込まれ、金属で形成された取り出し電極と、
    を含む半導体デバイスの故障解析をおこなうための半導体解析装置であって、
    前記絶縁層および取り出し電極の上に液体状の絶縁物を塗布する手段と、
    塗布された前記絶縁物を膜状にする手段と、
    膜状にされた前記絶縁物を硬化させる手段と、
    を含む半導体解析装置。
  2. 前記膜状にする手段は、エアースプレーまたはスピンコータを含む請求項1に記載の半導体解析装置。
  3. 前記硬化させる手段は、恒温槽またはホットプレートを含む請求項1または2に記載の半導体解析装置。
  4. 前記絶縁物が金属酸化物ガラス膜である請求項1乃至3に記載の半導体解析装置。
  5. 前記絶縁物にビアホールを形成する手段と、
    前記絶縁物上に導電性のパッドを形成し、かつ、取り出し電極とパッドとを接続する手段と、
    を含む請求項1乃至4に記載の半導体解析装置。
  6. 基板と
    前記基板に形成された半導体回路と、
    前記基板および半導体回路の上に形成された絶縁層と、
    前記絶縁層の表面から半導体回路に形成されたビアホールと、
    前記ビアホールに埋め込まれ、金属で形成された取り出し電極と、
    を含む半導体デバイスの故障解析をおこなう方法であって、
    前記絶縁層および取り出し電極の上に液体状の絶縁物を塗布するステップと、
    塗布された前記絶縁物を膜状にするステップと、
    膜状にされた前記絶縁物を硬化させるステップと、
    を含む半導体解析方法。
  7. 前記膜状にするステップが、エアーの吹き付けまたは回転による遠心力によって絶縁物を膜状にすることを含む請求項6に記載の半導体解析方法。
  8. 前記硬化させるステップが、加熱によって絶縁物を硬化させることを含む請求項6または7に記載の半導体解析装置。
  9. 前記絶縁物にビアホールを形成するステップと、
    前記絶縁物上に導電性のパッドを形成するステップと、
    前記取り出し電極とパッドとを接続するステップと、
    を含む請求項6乃至8に記載の半導体解析装置。
JP2004378489A 2004-12-28 2004-12-28 半導体解析装置およびその方法 Pending JP2006184136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004378489A JP2006184136A (ja) 2004-12-28 2004-12-28 半導体解析装置およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004378489A JP2006184136A (ja) 2004-12-28 2004-12-28 半導体解析装置およびその方法

Publications (1)

Publication Number Publication Date
JP2006184136A true JP2006184136A (ja) 2006-07-13

Family

ID=36737365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004378489A Pending JP2006184136A (ja) 2004-12-28 2004-12-28 半導体解析装置およびその方法

Country Status (1)

Country Link
JP (1) JP2006184136A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160868A1 (ja) * 2011-05-24 2012-11-29 住友電気工業株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207956A (ja) * 1988-02-15 1989-08-21 Nec Corp 半導体装置の製造方法
JPH0675007A (ja) * 1992-06-25 1994-03-18 Hitachi Ltd Lsi検査用回路配線基板とこの基板を用いた検査装置並びに検査済みlsiを多層回路配線基板へ搭載する方法
JPH07245401A (ja) * 1994-03-02 1995-09-19 Nippondenso Co Ltd 縦型半導体装置の特性測定方法
JPH1187605A (ja) * 1997-09-08 1999-03-30 Sony Corp 半導体装置及びその製造方法
JP2000150505A (ja) * 1998-11-06 2000-05-30 Sony Corp 多孔質絶縁膜の形成方法および形成装置、ならびに電子装置およびその製造方法
JP2000306961A (ja) * 1999-04-16 2000-11-02 Fujitsu Ltd プローブカード及び半導体装置の試験方法
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01207956A (ja) * 1988-02-15 1989-08-21 Nec Corp 半導体装置の製造方法
JPH0675007A (ja) * 1992-06-25 1994-03-18 Hitachi Ltd Lsi検査用回路配線基板とこの基板を用いた検査装置並びに検査済みlsiを多層回路配線基板へ搭載する方法
JPH07245401A (ja) * 1994-03-02 1995-09-19 Nippondenso Co Ltd 縦型半導体装置の特性測定方法
JPH1187605A (ja) * 1997-09-08 1999-03-30 Sony Corp 半導体装置及びその製造方法
JP2000150505A (ja) * 1998-11-06 2000-05-30 Sony Corp 多孔質絶縁膜の形成方法および形成装置、ならびに電子装置およびその製造方法
JP2000306961A (ja) * 1999-04-16 2000-11-02 Fujitsu Ltd プローブカード及び半導体装置の試験方法
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160868A1 (ja) * 2011-05-24 2012-11-29 住友電気工業株式会社 半導体装置
JP2012244102A (ja) * 2011-05-24 2012-12-10 Sumitomo Electric Ind Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP4960330B2 (ja) ポジ型感光性組成物及び永久レジスト
JP6322068B2 (ja) オプトエレクトロニクスデバイス用の組成物、層、及びフィルム、並びにこれらの使用
KR100996324B1 (ko) 피막, 실리카계 피막 및 그 형성방법, 실리카계 피막 형성용 조성물, 및 전자부품
JP5136777B2 (ja) ポリオルガノシロキサン化合物、これを含む樹脂組成物及びこれらのパターン形成方法
US20110077364A1 (en) Composition containing silicon-containing polymer, cured product of the composition, silicon-containing polymer, and method of producing the silicon-containing polymer
KR980012212A (ko) 개선된 다이 시험에 적합한 반도체 칩
KR20160075495A (ko) 형광체 조성물, 형광체 시트, 형광체 시트 적층체와 그들을 사용한 led 칩, led 패키지 및 그 제조 방법
US6930393B2 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
JP4349390B2 (ja) シリコーン系材料組成物、シリカ系被膜及び半導体装置
TWI705582B (zh) 縮合反應型晶粒接合劑、led發光裝置及其製造方法
KR20190007439A (ko) 디스플레이 디바이스 기판 가공을 위한 실세스퀴옥산 중합체 및 실란 중 적어도 하나를 포함하는 접착성 탈층화 층
JP2006184136A (ja) 半導体解析装置およびその方法
CN102194764A (zh) 半导体装置、半导体元件用基板以及它们的制造方法
EP3194502A1 (en) Polysiloxane formulations and coatings for optoelectronic applications
JP2009292855A (ja) 光半導体封止用重合体およびその製造方法、ならびに光半導体封止用組成物
JP2006213908A (ja) シリカ系被膜形成用組成物、シリカ系被膜の形成方法、シリカ系被膜、及び、電子部品
CN104049464A (zh) 栅极绝缘膜、感放射线性组合物、硬化膜、半导体元件、半导体元件的制造方法及显示装置
JP2010090292A (ja) ポリオルガノシロキサン硬化物及び発光装置の製造方法
US11294284B2 (en) Photosensitive resin composition and pattern forming process
JP2018047676A (ja) 硬化性樹脂組成物及び加工フィルムの製造方法
JP3864464B2 (ja) シリカ系被膜の製造方法及び塗膜の平坦化方法
US10793680B2 (en) Bridged silicone resin, film, electronic device and related methods
JP2012113160A (ja) ポジ型感光性樹脂組成物及び永久レジスト
JP2019529643A (ja) 架橋シリコーン樹脂、フィルム、電子機器、及び関連する方法
JP2010135470A (ja) 誘電体層形成用塗布液及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100428