KR100249537B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100249537B1
KR100249537B1 KR1019960029162A KR19960029162A KR100249537B1 KR 100249537 B1 KR100249537 B1 KR 100249537B1 KR 1019960029162 A KR1019960029162 A KR 1019960029162A KR 19960029162 A KR19960029162 A KR 19960029162A KR 100249537 B1 KR100249537 B1 KR 100249537B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor
semiconductor substrate
conductive layer
tester
Prior art date
Application number
KR1019960029162A
Other languages
English (en)
Other versions
KR970008536A (ko
Inventor
유조 시마다
나오지 센바
노부아끼 다카하시
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970008536A publication Critical patent/KR970008536A/ko
Application granted granted Critical
Publication of KR100249537B1 publication Critical patent/KR100249537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 하나 이상의 오목부(16)가 형성된 반도체 기판(1) 및 적어도 상기 오목부(16)의 표면을 피복하는 도전층(4)을 특징으로 하는 하나 이상의 볼범프를 구비하는 반도체장치를 제공하는데, 상기 볼범프는 상기 오목부(16)내의 상기 도전층(4)상에 형성된다. 본 반도체장치는 반도체 기판(1)에 형성되며 반도체장치의 전기적 성능을 테스트하는 기능이 제공된 테스터를 추가적으로 구비함으로써 프로브 카드로 동작할 수 있다. 오목부(16)는 리소그라피 기술에 의해 형성될 수 있기 때문에, 종래의 반도체장치보다 더 높은 정확성으로 볼범프(5)를 적소에 위치시킬 수 있다.

Description

반도체장치 및 그 제조 방법
본 발명은 LSI 칩을 구비하는 반도체장치에 관한 것이며, 특히, LSI 칩의 표면에 대한 볼범프의 향상된 위치설정에 관한 것이다. 본 발명은 또한 이러한 반도체장치를 제조하는 방법에 관한 것이다.
LSI 칩을 내장한 종래의 반도체장치는 회로가 형성되고 알루미늄과 같은 재료로 된 도전성 패드가 형성되는 평면을 가지고 있다. 또한, 볼범프가 형성될 땜납 재료를 설치하기 위해 중간 도전층으로서 패드상에 박막이 형성된다. 이 박막은, 예를 들면 Cr-Cu-Au 로 이루어지고, 증착법 또는 스퍼터링법에 의해 형성된다. 예를 들면, Pb-Sn 족 땜납으로 만들어진 볼범프가 상기 박막상에 장착된다.
금속 산화막 및 폴리이미드막과 같은 유기막이 회로가 형성되는 반도체장치의 표면 보호를 위한 패시베이션(Passivation)막으로 사용된다.
웨이퍼 상에 형성된 IC 칩을 각각의 칩으로 절단하기 전에 예상되는 전기적 성능을 테스트할 때, IC 칩 테스트에 프로브 카드(probe card)가 자주 사용된다. 프로브 카드중의 하나가 일본 특허공개공보 제3-126240호에 제안되어있다. 1a도 내지 1d도 및 2a도와 2b도를 참조하여 이하에서 프로브 카드를 설명한다. 1a도 내지 1d도에는 프로브 카드를 제조하는 개별 단계가 도시된다. 2a도는 완성된 프로브 카드의 평면도이며, 2b도는 그 저면도이다.
먼저, 도1a 에 도시된 것처럼, p형 또는 n형 실리콘 기판(21)이 준비된다. 1b 도에 도시된 것처럼, 웨이퍼 칩상에 형성된 패드와 정렬하여 에칭함으로써 볼범프(22a)그룹이 실리콘 기판(21)의 상부 표면상에 형성된다. 이와 유사하게, 볼범프(22b)는 볼범프(22a)와는 독립적으로 테스터의 단자와 정렬하여 에칭함으로써 실리콘 기판(21)의 하부 표면상에 형성된다. 그 후에, 1C도에 도시된 것처럼, B, A1, In 및 Ga 와 같은 +3 가의 원자가를 가진 어셉터(acceptor)불순물(23)또는 As, Sb 및 P 와 같은 +5 가의 원자가를 가진 도우너(donor)불순물이 볼범프(22a 및 22b)에 주입되어 볼범프(22a) 및(22b)의 저항값을 감소시킨다. 그후에, 1d도, 2a도 및 2b도에 도시된 것처럼, 볼범프(22a 및 22b)를 전기적으로 서로 접속시키기 위해 도전 배선(24)이 배치된다. 또한, 볼범프(22a 및 22b)를 제외한 실리콘 기판(21)의 표면 상부에 산화막이 형성되어 저항값을 증가시킨다. 2a도에 도시된 것처럼, 고주파를 보상하기 위해 실리콘 기판(21)상에 도전 배선(24)과 전기적으로 접속된 보상 회로(25)가 제공된다.
그후에, 테스트될 IC 칩이 설치되는 X-Y 좌표가 적소에 위치된다. IC 칩의 패드상에 볼범프(22a)를 압착시켜 서로 전기적으로 접속시킴으로써, 패드는 도전 배선(24)과 볼범프(22b)를 통해서 테스터의 단자에 전기적으로 접속된다. 그러므로, IC 칩의 전기적 성능이 테스트될 수 있다.
프로브 카드로서 동작하는 전술한 종래의 반도체장치는 볼범프와 IC 칩의 패드 사이에서 접속 결함을 갖는다.
반도체장치의 평평한 표면상에 볼범프를 형성할 때, 패드상에 형성될 도전성 패드와 도전박막은 높은 정확성으로 적소에 위치될 필요가 있다. 이러한 위치 정확성이 얻어질 수 없다면, 볼범프가 소망위치를 벗어난 곳에 형성되어 볼범프의 접속시 고정확성과 고신뢰성을 얻는 것이 상당히 어려워지거나 거의 불가능해진다. 볼범프가 고정확성으로 적소에 위치될 수 있다 하더라도, 볼범프를 고정시키기 위한 지그 및/또는 장비를 준비할 필요가 있으며, 이러한 것들은 비용을 증가시키고 처리량을 저하시킨다.
볼범프와 반도체장치 사이의 접속에 있어서, 볼범프가 도체를 통해서 장치와 평평하게 접촉하기 때문에, 점착력에 문제가 발생한다. 그러므로, 반도체장치가 패키지 또는 모듈 기판에 접속할 때, 장치와 이러한 패키지 또는 모듈 기판 사이의 열 팽창 계수의 차이 때문에 볼범프상에 응력이 발생하여, 장치에 결함이 생길 수 있다. 전술한 종래의 프로브 카드에서는, 에칭에 의해 실리콘 기판에 실리콘 돌출부가 형성되어 웨이퍼 칩의 패드와 접촉하여 전기적으로 접속된다. 그러나, 에칭에 의해 마이크로미터 단위의 돌출부의 높이를 제어하는 것은 매우 어렵다. 그러므로, 에칭 공정으로는 더 작은 높이의 더 많은 수의 핀을 가진 칩을 처리하는 프로브 카드를 제조할 수 없게 된다.
또한, 실리콘 돌출부는 절대적으로 실리콘 기판에 필수적이기 때문에, 하나의 돌출부에만이라도 결함이 생기면, 결함있는 돌출부를 포함하여 하나의 Ic 칩에 사용되는 전체 프로브 카드에 결함이 생기는 것이다. 결함있는 돌출부를 수리하는 것은 불가능하기 때문에, 결함있는 돌출부를 포함한 프로브 카드는 전체가 폐기되어야 한다. 또한, 웨이퍼의 일부가 테스트되지 않으므로, 재테스트를 수행해야할 필요가 있다.
실리콘 기판(21)에 작은 높이의 많은 돌출부가 형성된 경우, 볼범프(22a 및 22b)의 저항값을 감소시키기 위해 실리콘 기판(21)으로 주입되는 불순물(23)은 인접 돌출부 사이에서 PNP 또는 NPN 형 기생 트랜지스터를 형성할 수 있다. 이 기생 트랜지스터는 실리콘 기판(21)에 누설 전류를 발생시킬 수 있어서, 결과적으로 칩의 전기적 성능을 정확하게 테스트하는 것이 불가능해진다.
전술한 종래의 프로브 카드는 두가지 기능을 갖는데, 그중 하나는 웨이퍼칩의 패드와 접촉하여 전기적 접속을 형성하는 것이며, 다른 하나는 테스터와 접속하는 것이다. 그러므로, 웨이퍼 테스트를 위하여는 프로브 카드와 테스터가 둘다 요구되었다. 테스터는 일반적으로 고가이므로, 제조 비용을 증가시킨다.
일반적으로, 결함이 발견된 칩은 칩에 결함이 있다는 것을 명백하게 보여줄수 있도록 마킹(marking)된다. 그러나 종래의 프로브 카드는 이러한 기능을 갖지 못했다.
종래의 반도체장치의 전술한 문제점에 비추어, 본 발명의 목적은 볼범프가 고정확성으로 적소에 위치되고, 볼범프가 고점착력으로 기판에 단단히 고정되며, 테스터없이 반도체장치의 전기적 성능을 테스트할 수 있는 프로브 카드로 사용될수 있는 반도체장치를 제공하는 것이다. 또한, 본 발명의 목적은 이러한 반도체장치를 제조하는 방법을 제공하는 것이다.
도1a 내지 도1d는 도2a와 도2b에 도시된 종래의 프로브 카드를 제조하는 각 공정 단계를 도시하는 종래의 프로브 카드의 횡단면도.
도2a는 웨이퍼 칩을 위한 볼범프를 도시한 종래의 프로브 카드의 평면도.
도2b는 테스터를 위한 볼범퍼를 도시한 도2a의 종래의 프로브 카드의 저면도.
도3은 본 발명의 실시예 1에 따라 제조된 반도체장치의 횡단면도.
도4a 내지 도4h는 도3에 도시된 반도체장치를 제조하는 각 공정 단계를 도시한 반도체장치의 횡단면도.
도5는 본 발명의 실시예 2에 의해 제조된 반도체장치의 횡단면도.
도6는 본 발명의 실시예 1에 의해 제조된 프로브 카드의 횡단면도.
도7는 본 발명의 실시예 2에 의해 제조된 프로브 카드의 횡단면도.
도8는 본 발명의 실시예 3에 의해 제조된 프로브 카드의 횡단면도.
도9는 본 발명의 실시예 4에 의해 제조된 프로브 카드의 횡단면도.
도10은 본 발명의 실시예 5에 의해 제조된 프로브 카드의 횡단면도.
도 11a는 본 발명의 실시예 6에 의해 제조된 프로브 카드의 횡단면도.
도 11b는 도 11a의 a 부분을 확대한 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 테스터 디바이스
4 : 도전층 4a : 회로 패턴
5 : 볼범프 6 : 광 방사 장치
8 : 반도체 칩 10, 19 : 쓰루홀
12 : 금속 산화막 16 : 오목부
18 : 보호막
본 발명은, 하나이상의 오목부가 형성되어 있는 반도체 기판 및 적어도 상기 오목부의 표면을 피복하는 도전층을 가지며, 상기 오목부내의 상기 도전층상에 형성된 볼범프를 갖는 반도체장치를 제공한다.
전술한 반도체장치는 반도체 기판내에 형성된 테스터 디바이스를 더 구비함으로써 프로브 카드로 사용될 수 있다. 테스터 디바이스는 반도체장치의 전기적 성능을 테스트하는 기능을 갖는다.
본 발명은 또한 상부 및 하부 표면중의 하나에 하나이상의 오목부가 형성된 반도체 기판, 적어도 상기 오목부의 표면을 피복하는 도전층, 상기 오목부내의 도전층상에 형성된 볼범프, 상기 반도체 기판의 다른 하나의 표면에 형성된 회로 패턴으로서 상기 반도체 기판에 형성된 쓰루홀(through hole)을 통하여 상기 도전층에 전기적으로 접속된 회로 패턴, 및 상기 회로패턴과 전기적으로 접속하도록 상기 회로패턴 상에 형성되며 반도체장치의 전기적 성능을 테스트하는 기능을 가진 테스터 디바이스를 구성하여 상기 반도체 장치가 프로브 카드로 동작할 수 있게 하는 반도체 칩을 구비하는, 볼범프를 가진 반도체장치를 제공한다.
본 발명은 또한, 상부 또는 하부 표면중의 하나에 하나이상의 오목부가 형성된 반도체 기판, 적어도 상기 오목부의 표면을 피복하는 도전층, 상기 오목부 내의 상기 도전층상에 형성된 볼범프, 상기 반도체 기판의 다른 하나의 표면에 형성되며 상기 반도체 기판에 형성된 쓰루홀을 통하여 상기 도전층에 전기적으로 접속된 회로 패턴, 상기 반도체 기판의 상기 다른 하나의 표면아래에 형성된 테스터 디바이스로서, 반도체장치를 프로브 카드로 사용할 수 있도록 반도체장치의 전기적 성능을 테스트하는 기능을 가진 테스터 디바이스, 상기 테스터 디바이스에 의해 결함이 발견된 반도체장치에 광을 방사하도록 설계된 광 방사 장치, 및 상기 회로 패턴에 전기적으로 접속되도록 상기 회로 패턴상에 형성되며 상기 테스터 디바이스의 사양을 바꾸는 기능을 갖도록 설계된 반도체 칩을 구비하는 것을 특징으로 하는, 볼범프를 가진 반도체장치를 제공한다.
본 발명은 또한,(a)반도체장치의 전기적 성능을 테스트하기 위한 테스터 디바이스를 제조하는 단계,(b)반도체 기판의 표면에 오목부를 형성하는 단계,(c)상기 반도체 기판을 금속 산화층으로 피복하는 단계,(d)상기 금속 산화층에 쓰루홀을 형성하는 단계,(e)상기 쓰루홀을 통하여 상기 테스터 디바이스와 전기적으로 접속되어 있는 도전층을 상기 금속 산화층 상부에 형성하는 단계,(f)상기 오목부를 제외한 상기 반도체 기판의 상부에 보호막을 형성하는 단계(g)상기 오목부내의 상기 도전층 상부에 도전박막을 형성하는 단계, 및(h)상기 오목부를 덮는 볼범프를 형성하는 단계를 구비하는 것을 특징으로 하는, 볼범프를 가진 반도체장치를 제조하는 방법을 제공한다.
상기 오목부의 형성은 볼범프를 정확한 위치에 형성시킬수 있게 한다. 또한, 상기 오목부는, 볼범프에 대하여 평면일때보다 더 넓은 영역에서 기판과 접촉하도록 하기 때문에, 볼범프와 기판 사이의 점착력을 증가시킬 수 있다.
회로가 형성될 반도체장치의 표면을 보호하기 위한 목적으로, 표면상에 산화막 또는 중합 수지막을 형성할 수도 있다. 실리콘 기판이 사용될 때, 밀러 지수가(100)인 표면을 에칭하는 것이 바람직하다. 상기 오목부가 상기 반도체 기판의(100)표면상에 형성되는 경우, 상기 오목부가 상기 반도체 기판의(100)표면성에 형성되는 경우, 상기 오목부를 4변형 피라밋으로 형성할 수 있다. 따라서, 볼범프는 4 변형 피라밋의 정상에 공통으로 중심을 가질 수 있으므로, 볼범프는 매우 정확한 위치에 위치된다.
반도체장치는, 반도체 기판에 테스터 디바이스를 더 형성함으로써 프로브 카드로 사용될 수 있으므로, 테스터로 사용될 수 있다. 예를 들면, 오목부에 형성된 수리가능한 볼범프는 프로브 카드의 접촉부로 사용된다. 그러므로, 프로브 카드와 테스터를 모두 준비할 필요가 없다.
또한, 반도체장치는 테스터 디바이스의 사양을 변경할 수 있다. 이러한 반도체장치는 매우 작은 크기의 프로브 카드를 얻는 것을 가능하게 한다.
도3 및 도 4a 내지 도4h를 참조하여, 이하에서 본 발명에 의한 실시예 1에 대해 설명한다. 반도체 기판(1)은 LSI 칩으로 이루어지며 4.5 mm X 12.0 mm 의 크기이다. 반도체 기판(1)에는 역사다리꼴 형의 오목부(16)가 형성된다. 회로 영역(2)에는, 전술한 바와 같이, 반도체장치의 전기적 성능을 테스트하는 테스터와 같은 회로가 형성된다.
반도체 기판(1)은 회로영역(2)을 서로 절연시켜서 회로영역(2)을 보호하는 금속 산화막(12)으로 피복된다. 본 실시예에서, 반도체 기판(1)은 실리콘 칩으로 이루어지기 때문에, 금속 산화막(12)은 실리콘 이산화물(SiO2)로 만들어진다. 금속 산화막(12)은 도전 배선(4)으로 차례로 피복되어 도전 배선(14)이 오목부(16)를 전체적으로 피복하도록 한다. 도전 배선(4)은 알루미늄으로 만들어진다. 도전 배선(4)은 금속 산화층(12)에 형성된 쓰루홀(19)을 통해 회로영역(2)과 전기적으로 접속된다.
Cr-Cu-Au 로 만들어진 도전박막(14)은 오목부(16)내의 알루미늄 도전 배선(4)을 피복하도록 형성된다. 볼범프(5)는 상기 오목부(16)상에 형성된다. 볼범프(5)바로 아래의 도전박막(14)은 볼범프(5)의 금속화 및 접속 특성을 향상시킨다. 반도체 기판(1)은 또한 표면 보호를 위해 폴리아미드로 만들어진 보호막(18)으로 피복된다. 그러나, 볼범프(5)는 보호막(18)으로 피복되지 않는다.
전술한 반도체장치의 제조를 위해, 다음 공정이 선택된다.
먼저, 도4a에 도시된 바와 같이, 반도체 실리콘 웨이퍼가 준비되고, 회로영역(2)이 반대 확산 공정 기술을 사용하여 반도체 기판(1)에 형성된다.
그후에, 도4b에 도시된 바와 같이, 테스트될 반도체장치의 패드와 정렬하여 반도체 기판(1)에 오목부(16)가 형성된다. 반도체 기판(1)을 이루는 실리콘으 밀러지수가(100)인 표면으로 이루어지고, 오목부(16)는 에칭에 의해 형성된다. 에칭은 리소그라피 기술을 사용하여 마스크로 사용하는 레지스트와 함께 KOH 용액으로 수행된다. 오목부(16)는 역사다리꼴 형태이고 반도체 기판(1)의 표면에서 0.1 X 0.1 mm 의 사각형 영역을 갖는다. 오목부(16)의 횡단면 영역은 반도체 기판(1)의 깊이 방향으로 갈수록 면적이 작아진다. 오목부(16)는 0.08 mm 의 깊이를 갖는다.
그후에, 도4c에 도시된 바와 같이, 반도체 기판(1)의 표면은 회로영역(2)을 서로 절연시켜서 회로영역(2)을 보호하기 위해 실리콘 이산화물로 이루어진 금속 산화막(12)으로 피복된다. 그후에, 금속 산화막(12)을 통과하는 쓰루홀(19)이 형성된다.
그후에, 도4d에 도시된 바와 같이, 스퍼터링 또는 증착법에 의해 금속 산화막(12)상에 알루미늄으로 만들어진 도전 배선(4)이 형성된다. 이렇게 형성된 도전 배선(4)은 금속 산화막(12)을 통과하여 형성된 쓰루홀(19)을 통해서 회로영역(2)과 전기적으로 접속한다. 그후에, 도4e 에 도시된 바와 같이, 오목부를 제외한 알루미늄 도전 배선(4)상에 폴리이미드 수지로 이루어진 보호막(18)이 형성된다. 도4f 에 도시된 바와 같이, 오목부(16)내의 알루미늄 도전 배선(4)상에 스퍼터링, 증측, 전기분해 도금 또는 비전기분해 도금에 의해 Cr-Cu-Au 로 이루어진 박막(14)이 형성된다. 도전박막(14)을 형성하는 목적은 볼-범퍼(5)의 금속화, 습윤성 및 점착성을 향상시키기 위한 것이다. 또한, 박막(14)은 장벽 금속으로도 사용된다.
그후에, 도4g 에 도시된 바와 같이, 볼범프(5)가 오목부(16)상에 형성된다. 볼범프(5)는 다음과 같이 형성된다. 먼저, 주성분으로 Pb-Sn을 구비하는 땜납한 볼(ball)이 오목부(16)상에 배치된다. 그후에, 이 땜납한 볼은 녹는 점까지 가열된다. 땜납한 볼을 녹임으로써, 기반 금속에 단단하게 접속된 볼범프가 형성될 수 있다. 그후에, 도4h에 도시된 바와 같이, 리드(3)가 반포체 기판(1)에 접속되어 반도체 기판(1)에 전력을 공급한다. 이로써, 반도체장치가 완성된다.
본 발명의 전술한 실시예 1은 볼범프가 매우 정확한 위치에서 기반 금속과 높은 점착력으로 설치되어 저가의 고신뢰성 반도체장치를 제공한다.
즉, 오목부의 형성시, 마스크를 사용하여 에칭을 수행하므로, 오목부를 설계 위치에 정확하게 형성시킬 수 있다. 또한, 오목부는 고정확성으로 적소에 위치되기 때문에, 다음 단계에서 형성될 볼범프도 또한 고정확성으로 위치될 수 있다. 볼범프는 납땜 금속을 통하여 오목부에 고정된다. 납땜 금속이 오목부에 접촉하는 더 넓은 영역을 얻을 수 있기 때문에, 볼범프를 오목부에 높은 점착력으로 고정시키는 것이 가능하다. 또한, 볼범프의 형성시 볼과 땜납 재료를 비교적 쉽게 고정시킬 수 있다는 것은 결과적으로 전체 비용을 감소시켜서 생산성을 증가시킨다. 산화막이 오목부와 볼범프를 서로 전기적으로 절연시키기 때문에, 볼범프사이에는 누손이 발생하지 않는다.
그러므로, 본 발명에서는 리소그라피 기술에 의해 오목부가 형성되기 때문에, 종래의 공정에 의해 형성된 볼범프를 가진 반도체장치와 비교하여 높이가 낮고 더 많은 수의 핀들을 배치시키기 쉬우며 균일한 볼범프를 형성하기가 보다 용이해진다. 그러므로, 볼범프가 패키지 모듈에 접속될 때 매우 정확한 접촉부를 기대할 수 있다.
도5 로 돌아가서, 이하에서는 본 발명의 실시예 2 에 의해 제조되는 반도체장치를 설명한다. 반도체 기판(1)은 Ga-As 족으로 이루어진다. 반도체 기판(1)에는 역사다리꼴 형태의 오목부(16)가 형성된다. 인접한 오목부(16)사이의 반도체 기판(1)에는 회로영역(2)이 형성된다. 회로영역(2)에는, 전술한 바와 같이, 반도체장치의 전기적 성능을 테스트하기 위한 테스터와 같은 회로가 형성된다.
반도체 기판(1)은 감광성을 가진 폴리이미드, 에폭시 또는 벤조사이클로 부탄(benzocyclobutene)으로 이루어진 보호막(18)으로 피복된다. 보호막(18)은 도전 배선(4)으로 피복되어 도전배선(4)이 오목부(16)를 전체적으로 피복한다. 도전 배선(4)은 알루미늄으로 만들어진다. 도전 배선 (4)은 보호막(18)을 통하여 형성된 쓰루홀(19)을 통해 회로영역(2)과 전기적으로 접속한다. 보호막(18)은 노출 또는 성장 단계를 포함하는 리소그라피 기술에 의해 형성된다.
Cr-Cu-Au 로 이루어진 도전박막(14)은 오목부(16)내의 알루미늄 도전 배선(4)을 피복하도록 형성된다. 그후에, 볼범프(5)가 오목부(16)상에 형성된다.
볼범프(5)는 다음과 같이 형성된다. 먼저, 스크린 프린팅에 의해, 주 성분으로서 Pb-Sn 을 포함한 일정량의 땜납 금속이 도전박막(14)이 피복된 오목부(16)내에 채워진다. 그후에, 니켈, 구리, 금 또는 땜납과 같은 금속으로 도금된 프라스틱 볼 또는 도전성 수지로 만들어진 볼이 오목부(16)내에 채워진다. 땜납 금속은 녹는점까지 가열되고 녹은 땜납 금속에 의해 볼범프(5)가 형성된다.
전술한 실시예 2 는 또한 가격을 낮출 수 있다. 또한, 열적 팽창 계수가 다른 재료가 모듈과의 접속시에 사용되는 경우에도, 수지 볼을 사용하면 열적 응력에 대해 매우 내성이 있는 접속을 얻을 수 있다. 다른 효과에 대해서는, 실시예 2 는 실시예 1 과 동일한 효과를 갖는다.
이하에서, 본 발명에 의한 프로브 카드를 도6 내지 도11b 를 참조하여 설명한다.
도6은 본 발명의 실시예 3 에 의해 만들어진 프로브 카드를 도시한다. 도6은 반도체 기판(1)의 하부 표면상에 형성되는 도전박막(4)과 보호막(18)을 명백하게 도시하지 않았다는 것에 주목해야 한다. 이 때문에, 도7 내지 도11b 에도 그들을 도시하지 않았다.
도6 에 도시된 프로브 카드는 도 4a 내지 도4h 에 도시된 단계와 동일한 단계로 제조된다. 리드(3)를 통해서 전력이 프로브 카드에 공급된다. 테스터 디바이스와 같은 반도체장치로 구성된 회로영역(2)을 사용함으로써, 테스터 디바이스를 포함하는 프로브 카드가 얻어질 수 있으므로, 프로브 카드는 그 자체로 테스터로 사용된다. 전술한 구조를 가진 프로브 카드는 다음과 같은 효과가 있다.
A. 프로브 카드가 테스터 디바이스를 구비하기 때문에, 고가의 테스터가 불필요하다.
B. 프로브 카드는 테스트될 장치가 만들어지는 재료와 동일한 재료로 만들어지기 때문에, 재료의 차이로 인한 응력이 발생되지 않는다. 결과적으로, 쉬프트 및 접촉 불량이 발생하지 않는다.
C. 오목부가 리소그라피 기술에 의해 적소에 형성되기 때문에, 작은 높이의 핀을 더 많이 형성할 수 있다. 오목부가 고정확성으로 소망위치에 위치될 수 있으며 볼범프가 이러한 오목부에 형성되기 때문에, 볼범프는 테스트될 장치에 매우 정확하게 접촉될 수 있다.
D. 산화막이 오목부를 서로 절연시키고 볼범프들을 서로 절연시키므로, 볼범프들 사이에는 누손이 발생하지 않는다. 결과적으로, 전기적으로 매우 정확한 테스트가 행해질 수 있다.
E 도1b 내지 도1d 에 도시된 종래의 볼범프와는 달리, 본 발명의 볼 범프는 수리가 가능하다. 그러므로, 종래에는 프로브 카드를 새 프로브 카드로 교환해한 반면에, 본 발명에 따라 제조된 프로브 카드는 단지 결함있는 볼범프를 새로운 볼범프로 교환함으로써 수리될 수 있다.
F 본 발명에 따라 제조된 프로브 카드는 테스터를 준비할 필요가 없으므로, 종래의 자동-프로브보다 평방면적당의 장비 배열에 대한 효율이 더 크다.
G. 본 발명에 따라 제조된 프로브 카드는 반도체장치를 제조하는 종래의 방법에 의해 더 쉽게 제조될 수 있다. 즉, 이러한 프로브을 제조하는데 고도의 기술이 필요하지는 않다.
도7 을 참조하여, 본 발명의 실시예 4 에 따라 제조된 프로브 카드를 이하에서 설명한다. 도시된 프로브 카드는 광 방사 장치(6)가 회로영역(2)내에 형성되어 있는 것을 제외하고는 도6 에 도시된 실시예 3 에 따라 제조된 프로브 카드와 동일한 구조를 갖는다. 본 실시예에서, 반도체 기판(1)은 GaAs 로 만들어진다. 광 방사 장치(6)는 확산 공정에 의해 쉽게 제조될 수 있다.
광 방사 장치(6)는 전기 성능에 대한 반도체장치의 테스트 시에 결함있는 반도체장치를 마킹하는 표시기로 사용된다. 반도체장치에 결함이 발견되면, 광 방사 장치(6)는 광(7)을 결함있는 반도체장치에 방사하여, 결함있는 반도체장치를 마킹한다. 특히, 프로브 카드가 반도체장치에 결함이 있는지 여부를 판단할 수 있게 한다.
도8 로 돌아가서, 본 발명의 실시예 5 에 따라 제조된 프로브 카드를 이하에서 설명한다. 먼저, 오목부(16)를 반도체 기판(1)의 하부 표면에 형성한 후, 볼범프(5)를 오목부(16)에 형성한다. 그후에, 도전 배선(4)이 반도체 기판(1)의 상부 표면상의 패턴(4a)에 형성된다. 회로 패턴(4a)은 반도체 기판(1)을 통과하여 형성된 쓰루홀(4b)을 통해서 오목부(16)내에 형성된 도전 배선(4)에 전기적으로 접속된다. 반도체 칩(8)이 도전 배선(4)상에 위치하고, 볼범프(9)를 통해 도전 배선(4)과 전기적으로 접속하여 테스터로 사용되는 전기 회로를 구성한다. 마지막으로, 도전 배선(4)으로 이루어진 회로패턴(4a)에 리드(3)가 접속된다. 반도체 칩(8)은 테스터의 사양을 바꾸는 기능을 가지며, 수리에 의해 사양의 변경을 수행한다.
그러므로, 실시예 5 에 따라 제조된 프로브 카드는 테스터용 전기 회로를 제공한다. 그러므로, 테스터 디바이스가 완성되기 전에 반도체 칩(8)에 의해 테스터용 전기 회로를 갖는 것이 가능하므로, 테스터 디바이스가 긴급하게 필요할 때 편리하다.
도9 로 돌아가서, 본 발명의 실시예 6 에 따라 제조된 프로브 카드를 설명한다. 이러한 프로브 카드는 실시예 6 의 프로브 카드가 반도체 칩(8)대신에 광 방사 장치(6)의 바로 아래에 쓰루홀(10)이 형성되어 있는 것을 제외하면 도8 에 도시된 실시예 5의 프로브 카드의 구조와 동일한 구조를 갖는다. 쓰루홀(10)은 레이저 또는 에칭에 의해 형성된다.
테스트된 반도체장치에 결함이 발견되면, 광 방사 장치(6)는 광(7)을 결함있는 반도체장치에 방사하여, 결함있는 반도체장치를 마킹한다. 즉, 프로브 카드는 결함있는 반도체장치를 마킹하는 표시기로도 사용된다.
도10 으로 돌아가서, 본 발명의 실시예 7 에 따라 제조된 프로브 카드를 이하에서 설명한다. 여기에 도시된 프로브 카드는 레이저와 같은 광(7)이 결함있는 반도체장치를 마킹하기 위해 통과하는 쓰루홀(10)이 반도체 기판(1)의 중심에 형성되는 것을 제외하면, 도3 에 도시된 실시예 1 에 따라 제조된 프로브 카드의 구조와 동일한 구조를 갖는다. 이 프로브 카드도 또한 결함있는 반도체장치를 마킹하는 표시기로사용될 수 있다.
도11a 와 도11b 를 참조하여, 본 발명의 실시예 8 에 따라 제조된 프로브 카드를 설명한다. 실시예 8 은 실시예 4 및 실시예 5 를 함께 결합하여 얻어진 구조를 갖는다. 테스터 디바이스의 사양을 바꾸기 위한 장치(11)는 볼범프(9)를 통하여 반도체 기판(1)의 상부 표면상에 설치되며, 회로영역(2)과 광 방사 장치(6)는 반도체 기판(1)의 하부 표면아래에 형성된다. 프로브 카드는 두가지의 기능을 갖는데, 그중 하나는 테스터 디바이스의 사양을 바꾸는 기능이며, 다른 하나는 테스트에 의해 결함이 발견된 반도체장치를 마킹하는 기능이다.
도11b 는 대문자 "A" 로 표시된 도11a 의 일부의 확대도이며, 반도체 기판(1)의 상부 및 하부 표면상에 형성된 도전 배선(4)과 전기적으로 서로 접속하기 위한 구조를 도시한다. 프로브 카드의 제조 공정은 도4a 내지 도4h 의 단계와 유사하다.
먼저, 회로영역(2)이 형성된 표면 바로 아래의 반도체 기판(1)에 오목부(16)를 형성한다. 그후에, 레이저를 사용하거나 에칭에 의하여 반도체 기판(1)의 상부 표면과 오목부(16)를 통하게 함으로써 쓰루홀(17)을 형성한다. 그후에, 금속 산화막(2)을 형성하여 오모부(16)와 쓰루홀(17)을 반도체 기판(1)과 전기적으로 절연시킨다. 그후에, 알루미늄으로 된 도전 배선(4)이 스퍼터링 또는 증착에 의해 금속 산화막(12)상에 패터닝된다. 그후에, 보호막(18)(도시되지 않음)이 오목부(16)를 제외하여 형성된다.
보호막(18)상에는 전기분해 도금 또는 비전기분해 도금에 의해 도전박막인 Ni 층(14a)과 Au 층(14b)이 형성된다. 마지막으로, 볼범프(5)가 오목부(16)내에 형성된다. 그러므로, 본 실시예의 프로브 카드가 반도체 확산 공정에 의해 기본적으로 쉽게 제조될 수 있다.
전술한 실시예에 따라 제조되는 반도체장치와 프로브 카드에서, 보호막은 폴리이미드 수지로 만들어지지만, 반도체장치 또는 프로브 카드가 제조될 수 있는 재료는 이들에 한정되지 않는다. 예를 들면, 에폭시 수지 및 벤조사이클로부탄과 같은 유기 재료 또는 다양한 금속 산화막과 같은 무기 재료로 만들어질 수 있다.
도전박막(14)은 실시예 1 및 2 의 반도체장치에서 도전박막(14)을 이루는 Cr-Cu-Au 대신에 Ti-Au 또는 Ni-Au 로 만들어질 수 있다.
또한, 볼범프(5)는 전술한 실시예에서 사용된 Pb-Sn 을 포함하는 땜납 재료대신에 주성분으로 Sn-Ag, Sn-Zn, Au-Sn, Au 또는 In 을 포함한 땜납 금속을 사용하여 형성될 수 있다.
전술한 실시예를 고려하면, 본 발명은 다음의 효과를 제공한다.
오목부가 리소그라피 기술을 사용하여 형성되기 때문에, 볼범프는 모듈과 매우 정확하게 접촉하므로 매우 정확한 위치에 위치될 수 있다. 그러므로, 매우 높은 점착성을 갖는 매우 신뢰성있는 볼범프를 구비하는 저가의 반도체장치를 얻을 수 있다. 즉, 마스킹 후에 에칭함으로써 오목부가 형성되기 때문에, 오목부는 소망 위치에 정확하게 위치될 수 있다. 따라서, 그 다음 단계에서 형성되는 볼범프는 매우 정확한 위치에 위치될 수 있다.
볼범프는 땜납 재료를 사용하여 오목부의 표면에 고정된다. 볼범프와 땜납 재료를 접촉하기 위한 넓은 영역이 얻어질 수 있으므로, 볼범프와 땜납 재료 사이의 높은 점착력을 얻을 수 있다. 볼범프의 형성 시에 볼과 땜납 재료를 고정시키는 것이 비교적 쉽기 때문에, 전체 제조 비용을 감소시킬 수 있다.
오목부와 볼범프가 산화막에 의해 각각 전기적으로 서로 절연되어 있기 때문에, 볼범프들 사이에는 누손이 발생하지 않는다.
볼범프가 수지로 만들어진 경우, 볼범프와 모듈사이의 접속은 다른 열 팽창 계수를 가진 재료들 사이에서도 열 응력에 대해 매우 내성이 있는 접속이 이루어진다.
전술한 바와 같이, 본 발명에 따라 제조된 반도체장치는 테스터의 기능을 가진 프로브 카드로 사용될 수 있다. 그러므로, 반도체장치의 전기적 성능을 테스트하기 위한 테스터를 별도로 준비할 필요가 없다. 또한, 프로브 카드로 사용되는 반도체장치는 테스터 사양의 변화에 적응할 수 있다. 또한, 이 반도체장치는 종래의 것보다 더 작은 크기의 프로브 카드를 제공할 수 있다.
프로브 카드의 제조는 반도체 확산 공정에 의해 쉽게 달성될 수 있으므로, 고도의 기술이 필요하지 않다. 따라서, 프로브 카드로 사용하는 반도체장치는 저가로 제조될 수 있다. 전술한 실시예는 원-칩(1-chip)구조에 대하여 설명하고 있지만, 본 발명은 다중-칩 및 웨이퍼-대-웨이퍼 검사에도 적용될 수 있다.
프로브 카드로 사용하는 반도체장치는 볼범프를 통해 테스트되는 장치와 접촉하므로, 접촉 길이를 짧게 할 수 있다. 결과적으로, 고주파를 포함한 전기적 성능의 테스트가 고속으로 수행될 수 있다. 따라서, 프로브 카드로 사용하는 상기 반도체장치는 테스터가 패키지로 조립되지 않으면 수행될 수 없는 종류의 테스트도 수행할 수 있다.

Claims (13)

  1. (2 회 정정)하나 이상의 오목부(16)가 형성된 반도체 기판(1); 적어도 상기 오목부의 표면을 피복하고 있는 도전층(4); 상기 오목부 내의 상기 도전층 상에 형성된 도전박막(14); 끝 부분이 상기 도전박막의 끝 부분과 인접하도록 상기 도전층 상에 형성된 보호막(18); 및 상기 오목부 내의 상기 도전박막 상에 형성된 볼범프(5)를 구비하는 반도체장치로서, 상기 반도체 기판(1)내에 형성되고 상기 반도체장치가 프로브 카드로서 동작하도록 반도체 장치의 전기적 성능을 테스트하는 기능을 가지는 테스터 디바이스(2)를 더 구비하는 것을 특징으로 하는 반도체장치.
  2. (2 회 정정)제1 항에 있어서, 상기 도전박막(14)은 Ti-Cu, Ni-Au 및 Cr-Cc-Au 중의 하나로 이루어지는 것을 특징으로 하는 반도체장치.
  3. (2 회 정정)제1 항에 있어서, 상기 반도체 기판(1)은 실리콘으로 만들어지면, 상기 오목부(16)는 밀러지수가(100)인 표면 상에 형성되는 것을 특징으로 하는 반도체장치.
  4. (정정)제1 항에 있어서, 상기 도전층(4)은 상기 반도체 기판(1)상부에 형성되는 것을 특징으로 하는 반도체장치.
  5. (2 회 정정)제1 항에 있어서, 상기 도전층(14)의 아래에 형성된 금속 산화막(12)을 더 구비하는 것을 특징으로 하는 반도체장치.
  6. (2 회 정정)제1 항에 있어서, 상기 볼범프(5)는 주성분으로 Pb-Sn, Sn-Ag, Sn-Zn, Au-Sn, Au 및 In 중의 하나를 포함하는 납땜 재료를 사용하여 형성되는 것을 특징으로 하는 반도체장치.
  7. (2 회 정정)제1 항에 있어서, 상기 반도체 기판(1)은 GaAs 로 만들어지며, 상기 테스터 디바이스(2)는 그 내부에 상기 테스터 디바이스(2)에 의해 결함이 발견된 반도체 장치에 광(7)을 방사하기 위한 광 방사 장치(6)를 구비하는 것을 특징으로 하는 반도체장치.
  8. (2 회 정정)제1 항에 있어서, 상기 반도체 기판(1)에는 광(7)이 통과하거나 프로브가 삽입되는 하나 이상의 쓰루홀(10)이 형성되어 있는 것을 특징으로 하는 반도체장치.
  9. (2 회 정정)상면 및 하면중 어느 한 면에 하나 이상의 오목부(16)가 형성된 반도체 기판(1); 적어도 상기 오목부의 표면을 피복하는 도전층(4); 상기 오목부 내의 상기 도전층 상에 형성된 볼범프(15); 및 상기 반도체 기판(1)의 다른 한 면에 형성되어 있고 상기 반도체 기판(1)에 형성된 쓰루홀(4b)을 통하여 상기 도전층(40 에 전기적으로 접속된 회로 패턴(4a)을 구비하는 반도체장치로서, 반도체 장치의 전기적 성능을 테스트하는 기능을 갖는 테스터 디바이스를 구성하여 상기 반도체 장치가 프로브 카드로서 작동하도록 하며 상기 회로 패턴에 전기적으로 접속되어 상기 회로 패턴 상에 설치된 반도체 칩(8)을 더 구비하는 것을 특징으로 하는 반도체장치.
  10. (2 회 정정)제9 항에 있어서, 상기 반도체 칩(8)은 상기 테스터 디바이스(2)의 사양을 변화시키는 기능을 갖도록 설계된 것을 특징으로 하는 반도체장치.
  11. (2 회 정정)제9 항에 있어서, 상기 반도체 칩 대신에 광 방사 장치(6)을 더 구비하고, 상기 반도체 기판(1)에 쓰루홀(10)을 더 형성하며, 상기 광 방사 장치(6)는 상기 쓰루홀(10)에 정렬되어 설치되며 결함이 발견된 반도체장치에 상기 쓰루홀(10)을 통하여 광(7)을 방사하는 것을 특징으로 하는 반도체장치.
  12. (2 회 정정)반도체장치에 있어서, 하나 이상의 오목부(16)가 형성된 반도체 기판(1); 상기 반도체 기판 내에 형성된 회로 패턴(4a); 적어도 상기 오목부의 표면을 피복하는 도전층(4); 상기 오목부 내의 상기 도전층 상에 형성된 볼범프(5); 상기 반도체 기판 내에 형성되며 상기 반도체장치가 프로브 카드로서 작동하도록 반도체 장치의 전기적 성능을 테스트하는 기능을 갖는 테스터 디바이스(2); 상기 테스터 디바이스에 의하여 결함이 발견된 반도체장치에 광(7)을 방사하도록 설계된 광 방사 장치(6); 및 상기 회로 패턴과 전기적으로 접속되도록 상기 회로 패턴 상에 설치되고 상기 테스터 디바이스(2)의 사양을 변화시키는 기능을 갖도록 설계된 반도체 칩(8)을 구비하고, 상기 회로 패턴(4a)은 상기 반도체 기판(1)내에 형성된 쓰루홀(4b)을 통하여 상기 도전층(4)에 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  13. (2 회 정정)하나 이상의 볼범프를 갖는 반도체장치를 제조하는 방법에 있어서, 반도체 장치의 전기적 성능을 테스트하는 테스터 디바이스(2)를 제조하는 단계; 반도체 기판(1)의 표면에 오목부(16)를 형성하는 단계; 상기 반도체 기판(1)을 금속 산화층(120 으로 피복하는 단계; 상기 금속 산화층(12)에 쓰루홀(19)을 형성하는 단계; 상기 쓰루홀(19)을 통하여 상기 테스터 디바이스(2)와 전기적으로 접속된 도전층(4)을 상기 금속 산화층(12)상부에 형성하는 단계; 상기 오목부(16)를 제외한 상기 반도체 기판(1)상부에 보호층(18)을 형성하는 단계; 상기 오목부(16)내의 상기 도전층(4)상부에 도전박막(14)을 형성하는 단계; 및 상기 오목부(16)를 덮는 볼범프(5)를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 제조 방법.
KR1019960029162A 1995-07-21 1996-07-19 반도체 장치 및 그 제조 방법 KR100249537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-186022 1995-07-21
JP7186022A JP2830903B2 (ja) 1995-07-21 1995-07-21 半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR970008536A KR970008536A (ko) 1997-02-24
KR100249537B1 true KR100249537B1 (ko) 2000-03-15

Family

ID=16181032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029162A KR100249537B1 (ko) 1995-07-21 1996-07-19 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US5793117A (ko)
EP (2) EP0755071A3 (ko)
JP (1) JP2830903B2 (ko)
KR (1) KR100249537B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376429B1 (ko) 2006-06-15 2014-03-20 소니 주식회사 전자 부품 및 이것을 이용한 반도체 장치 및 전자 부품의제조 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
US6285085B1 (en) * 1997-08-13 2001-09-04 Citizen Watch Co., Ltd. Semiconductor device, method of fabricating the same and structure for mounting the same
US6329829B1 (en) 1997-08-22 2001-12-11 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
JP3068534B2 (ja) * 1997-10-14 2000-07-24 九州日本電気株式会社 半導体装置
GB9800957D0 (en) 1998-01-17 1998-03-11 Process Intelligence Limited Test probe interface unit and method for manufacturing the same
JP3553791B2 (ja) * 1998-04-03 2004-08-11 株式会社ルネサステクノロジ 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6380755B1 (en) * 1998-09-14 2002-04-30 Tokyo Electron Limited Testing apparatus for test piece testing method contactor and method of manufacturing the same
US6433360B1 (en) 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
US6242935B1 (en) * 1999-01-21 2001-06-05 Micron Technology, Inc. Interconnect for testing semiconductor components and method of fabrication
US6429030B1 (en) 1999-02-08 2002-08-06 Motorola, Inc. Method for testing a semiconductor die using wells
TW536794B (en) * 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
US6630735B1 (en) * 1999-04-09 2003-10-07 Digirad Corporation Insulator/metal bonding island for active-area silver epoxy bonding
US6392289B1 (en) * 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
JP3553413B2 (ja) * 1999-04-26 2004-08-11 富士通株式会社 半導体装置の製造方法
US6251694B1 (en) * 1999-05-26 2001-06-26 United Microelectronics Corp. Method of testing and packaging a semiconductor chip
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US6452265B1 (en) * 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
US7003641B2 (en) * 2000-01-31 2006-02-21 Commvault Systems, Inc. Logical view with granular access to exchange data managed by a modular data and storage management system
DE10004647C1 (de) * 2000-02-03 2001-07-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
US6429532B1 (en) * 2000-05-09 2002-08-06 United Microelectronics Corp. Pad design
US6777963B2 (en) 2001-11-08 2004-08-17 Koninklijke Philips Electronics N.V. Chip-mounted contact springs
US6747469B2 (en) 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
US6774482B2 (en) * 2002-12-27 2004-08-10 International Business Machines Corporation Chip cooling
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6994918B2 (en) * 2003-08-12 2006-02-07 Johnson Morgan T Selective application of conductive material to circuit boards by pick and place
DE102004035343A1 (de) * 2004-07-21 2005-09-29 Infineon Technologies Ag Kontaktierungskarte, Kontaktierungsvorrichtung und Verfahren zum Kontaktieren von einer auf einer Substratscheibe angeorndeten integrierten Schaltung zum Testen
US7112882B2 (en) * 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
KR100688514B1 (ko) * 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
KR100630736B1 (ko) * 2005-01-28 2006-10-02 삼성전자주식회사 반도체 소자의 범프 및 제조 방법
US7517787B2 (en) * 2005-03-22 2009-04-14 Intel Corporation C4 joint reliability
FR2894339A1 (fr) 2005-12-05 2007-06-08 St Microelectronics Sa Carte sonde pour tests de puces photosensibles et dispositif d'illumination correspondant.
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP5611682B2 (ja) * 2010-06-21 2014-10-22 京セラ株式会社 弾性波装置
KR20210120732A (ko) * 2020-03-27 2021-10-07 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 헤드 및 이를 포함하는 프로브 카드
KR20210131691A (ko) * 2020-04-24 2021-11-03 (주)포인트엔지니어링 적층형 양극산화막 구조체 및 이를 이용한 프로브 카드의 가이드 플레이트 및 이를 구비하는 프로브 카드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59950A (ja) * 1982-06-25 1984-01-06 Fujitsu Ltd Ｉｃチツプの接続実装方法
EP0540312A1 (en) * 1991-10-30 1993-05-05 Fuji Electric Co., Ltd. Bump electrode structure and semiconductor chip having the same
US5363038A (en) * 1992-08-12 1994-11-08 Fujitsu Limited Method and apparatus for testing an unpopulated chip carrier using a module test card

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882532A (en) * 1972-07-03 1975-05-06 Ibm Externally accessing mechanically difficult to access circuit nodes in integrated circuits
JPS61234542A (ja) * 1985-04-11 1986-10-18 Nec Corp 半導体装置の試験装置
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
JPH0680714B2 (ja) * 1989-10-12 1994-10-12 武田産業株式会社 プローブカード
US5081421A (en) * 1990-05-01 1992-01-14 At&T Bell Laboratories In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection
EP0478321B1 (en) * 1990-09-28 1997-11-12 Kabushiki Kaisha Toshiba Photosenstive resin composition for forming polyimide film pattern and method of forming polyimide film pattern
US5291064A (en) * 1991-04-16 1994-03-01 Nec Corporation Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing
US5232962A (en) * 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
US5337397A (en) * 1993-06-07 1994-08-09 Motorola, Inc. Optical coupling device and method for making
JPH0738150A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体発光装置
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
JP2856647B2 (ja) * 1993-09-20 1999-02-10 株式会社東芝 半導体チップバーンイン用ソケット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59950A (ja) * 1982-06-25 1984-01-06 Fujitsu Ltd Ｉｃチツプの接続実装方法
EP0540312A1 (en) * 1991-10-30 1993-05-05 Fuji Electric Co., Ltd. Bump electrode structure and semiconductor chip having the same
US5363038A (en) * 1992-08-12 1994-11-08 Fujitsu Limited Method and apparatus for testing an unpopulated chip carrier using a module test card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376429B1 (ko) 2006-06-15 2014-03-20 소니 주식회사 전자 부품 및 이것을 이용한 반도체 장치 및 전자 부품의제조 방법

Also Published As

Publication number Publication date
KR970008536A (ko) 1997-02-24
EP0755071A3 (en) 1997-09-10
JPH0936122A (ja) 1997-02-07
EP0755071A2 (en) 1997-01-22
EP1111668A3 (en) 2002-07-24
JP2830903B2 (ja) 1998-12-02
EP1111668A2 (en) 2001-06-27
US5793117A (en) 1998-08-11

Similar Documents

Publication Publication Date Title
KR100249537B1 (ko) 반도체 장치 및 그 제조 방법
US9230938B2 (en) Method of manufacturing semiconductor device
KR100630582B1 (ko) 프로브 카드 및 복수의 반도체 장치가 형성된 웨이퍼의시험 방법
US6433563B1 (en) Probe card with rigid base having apertures for testing semiconductor device, and semiconductor device test method using probe card
US4647959A (en) Integrated circuit package, and method of forming an integrated circuit package
US6790684B2 (en) Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
US5258648A (en) Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US7868469B2 (en) Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
US20020072136A1 (en) Method for manufacturing semiconductor device utilizing semiconductor testing equipment
EP0520841A1 (en) Composite flip chip semi-conductor device and method for making and burning-in the same
EP1030357A1 (en) Semiconductor device and method for manufacturing the same
US5907786A (en) Process for manufacturing a flip-chip integrated circuit
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
KR20020074997A (ko) 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및그 제조방법
US6946860B2 (en) Modularized probe head
US11538775B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP3237613B2 (ja) プローブカードの製造方法
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法
JPH0643219A (ja) 半導体装置およびその検査方法
KR20020034217A (ko) 캐패시터 내장형 칩 스케일 패키지 및 이를 이용한 반도체모듈
JPH08181240A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee