JP2830903B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JP2830903B2 JP2830903B2 JP7186022A JP18602295A JP2830903B2 JP 2830903 B2 JP2830903 B2 JP 2830903B2 JP 7186022 A JP7186022 A JP 7186022A JP 18602295 A JP18602295 A JP 18602295A JP 2830903 B2 JP2830903 B2 JP 2830903B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- ball
- pit
- semiconductor device
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Electrodes Of Semiconductors (AREA)
Description
なる半導体デバイスの製造方法に関するものであり、特
にLSIチップにくぼみ状のピットを設けた接続部の構
造に関するものである。
イスは、回路を形成している面がほぼフラットな形状で
あり、この表面にアルミニウムなどの導体パッドが形成
されており、さらにこのパッドの上にボールバンプとな
るろう材を取り付けるために中間導体層としてCr−C
u−Auなどの薄膜層が蒸着やスパッタ法により形成さ
れ、その上に例えばPb−Sn系のはんだボールバンプ
が取り付けられた構造をとっている。
めにパッシベーション膜として金属酸化膜やポリイミド
などの有機膜が利用されている。
デバイスの接続構造では、以下のような欠点を有する。
半導体デバイスのフラットな表面に形成するボールバン
プでは、導体パッドの形成やその上の薄膜導体の形成に
おける位置精度が極めて重要であり、この導体パターン
の精度が悪いとボールバンプの固定位置が本来の設計位
置からずれることになり、その結果ボールバンプの接続
において、高精度を保証することが困難になり高信頼性
を確保することができなくなる。仮に、位置精度を高め
ることができるとしても、ボールバンプを取り付けるた
めの治工具や装置が必ず必要であり、コスト的にも処理
能力的にも不利である。
おいては、導体を介して平面的に接続した構造になって
いるため密着力に問題があり、パッケージやモジュール
基板に接続した場合、熱膨脹率の違いによるストレスが
かかると不良が発生するという問題があった。
ールバンプ位置精度の極めて良い、ボールバンプの密着
強度の良好で、しかも低コスト、高信頼性のボールバン
プ形成された半導体デバイスの製造方法を提供すること
である。
ウェハにレジストを塗布し、露光現像工程を経てピット
を形成する部分のレジストを取り除き、エッチングによ
り半導体基板上にくぼみ状のピット部を形成する工程
と、回路形成部及びデバイス表面を金属酸化物層で覆い
電気的に接続するためのコンタクトホールを形成する工
程と、前記金属酸化物層上にアルミニウムの導体配線を
形成する工程と、前記ピット部形成領域以外の領域に保
護膜を形成する工程と、前記ピット部へTi−Cu、N
i−Au、又はCr−Cu−Auからなる薄膜導体層を
薄膜形成する工程と、メタライズされた前記ピット部
に、ろう材に熱処理を行って得られるボールバンプを形
成する工程からなることを特徴とする半導体デバイスの
製造方法が得られる。
プの形成において、メタルメッキしたプラスチックボー
ルまたは導電性樹脂ボールを前記ろう材で熱処理により
ピット部に形成することを特徴とする半導体デバイスの
製造方法が得られる。
系、Sn−Zn系、Au−Sn系、Au、Inを主成分
としたろう材からなる接続用ボールバンプが形成された
半導体デバイスであって、半導体デバイスを構成する素
子に、エッチングによりボールバンプ位置に対応した部
分にくぼみをもったピットを形成し、このピット上にア
ルミニウム導体パッドを形成し、パッド上にTi−Cu
またはNi−AuまたはCr−Cu−Auからなる薄膜
導体層を形成し、さらにボールバンプが形成されている
ことを特徴としているので、ピットが形成されることに
より、正確にピット部に対応した位置にボールバンプが
形成でき、さらにピットのへこみにより密着強度が大き
く改善できる。
のため、表面に酸化膜や高分子樹脂等を形成することも
ある。また、シリコンデバイスの場合、ピット位置とピ
ット形状から(100)面をエッチング面とする方がさ
らによい結果が得られる。
の形状になりボールバンプを形成すると、ボールバンプ
の中心位置がピットの四角錐の頂点の位置と同じになる
ため、ボールバンプ位置が極めて良好な精度で形成され
る。
について図面を参照して詳細に説明する。図1は本発明
の半導体デバイスの構造を示した図であり、図2はその
製造工程を示したものである。1はLSIチップからな
る半導体基板であり、その形状は4.5mm×12.0
mmである。2は回路形成部であり、12は回路形成部
を絶縁保護するためにもうけた金属酸化膜である。ここ
では、半導体基板1にシリコンチップを用いたので、金
属酸化膜12は酸化シリコンである。アルミニウムの導
体配線4は回路形成部2とコンタクトホール19を介し
て電気的に接続されている。アルミニウム導体配線4は
半導体基板1に形成されたピット部16の内部にまでつ
ながっている。このピット部16内部のアルミニウムの
導体配線4上にはボールバンプ5のメタライズ性と接続
性を向上させるためCr−Cu−Auの薄膜導体層14
が形成されている。また表面を保護するためにボールバ
ンプ5の形成部を除いた領域にポリイミドによる保護膜
18を形成している。
次のようなプロセスを採用した。まず、図2(a)に示
すように半導体シリコンウェハを用い半導体拡散プロセ
ス技術を利用して、半導体基板1に回路形成部2を形成
する。次に、図2(b)に示すように半導体基板1のパ
ッド部にエッチング方法によってピット部16を形成す
る。ここで用いたシリコンは、(100)面を持ったも
のでピット形成に際してはエッチングで行った。エッチ
ングは、リソグラフィ技術を用いてレジストをマスクに
してKOH溶液で行った。ピット形状はデバイス表面で
0.1mm×0.1mmの正方形で四角錐的に深さ方向
に狭くなり、深さは0.08mmのところでエッチング
を止めた。次に、図2(c)に示すように半導体デバイ
スの回路形成部2を絶縁保護するために酸化シリコンの
金属酸化膜12を形成し、アルミニウムの導体配線4と
電気的に接続させるため金属酸化膜12にコンタクトホ
ール19を形成する。次に、図2(d)に示すように、
金属酸化膜12上にはアルミニウムの導体配線4をスパ
ッタまたは蒸着等の方法により形成する。
ムの導体配線4上であって、ピット部16の形成領域を
除いた領域にポリイミド樹脂により保護膜18を形成す
る。ピット部16の形成領域におけるアルミニウムの導
体配線4上には、図2(f)に示すようにボールバンプ
5のメタライズ性や濡れ性、密着性、さらにはバリアメ
タル的な目的で、スパッタ、蒸着、電解メッキあるいは
無電解メッキ法によりCr−Cu−Auの薄膜導体層1
4を形成する。次に図2(g)に示すように、ピット部
16上にボールバンプ5を形成する。ボールバンプ5は
まずPb−Sn系を主成分としたはんだボールを用意し
ピット部16に配列する。はんだのメルトする温度まで
加熱し、はんだボールを溶融することにより下地の金属
と接続されたボールバンプが形成できる。最後に、図2
(h)に示すように、電源供給用の引き出し線3を取り
付けて終了する。
よりボールバンプ位置精度の極めて良い、ボールバンプ
の密着強度の良好で、しかも低コスト、高信頼性のボー
ルバンプ形成された半導体デバイスが提供できる。
用いてエッチングされるためピット位置は設計寸法と全
く同じ位置になり、しかも精度の高いピットが形成され
るためその後の工程で作製されるボールバンプの精度も
極めて良好なものとなる。また、ピット部のへこみでろ
う材により接続され、しかもろう材と導体部の接触面積
が広くなるため、密着強度が極めて高くなる。ボールバ
ンプを形成する際のボール、ろう材のセッティング方法
が容易であり作業性が極めて良くトータル的にコストが
低くできる。ピット間、ボールバンプ間が酸化膜によっ
て電気的に絶縁されているため、ボールバンプ間のリー
クが発生しない。
された半導体デバイスに比べ、ピットをリソグラフィ技
術を用いて形成しているため狭ピッチ、多ピン化、アレ
イ配置化等も容易となり、均一で正確なボールバンプが
形成できることになり、実装モジュールへの接続におい
て精度の高いコンタクトが期待できる。
の実施の形態について、図3を参照して説明する。この
デバイスはGa−As系からなる半導体を用いている。
図3において、回路形成部2、ピット部16を含む表面
をポリイミドまたはエポキシまたはボンゾシクロブテン
からなる保護膜9でコートし、回路形成部2とアルミニ
ウムの導体配線4とを電気的に接続させるため露光現像
工程からなるリソグラフィ技術を用いた。ここで用いた
保護膜材料は感光性を有するものである。ピット部16
に形成されたアルミニウムの導体配線4上に薄膜導体層
14を形成する。
ては次のように行った。薄膜導体層14が形成されてい
るピット部にPb−Sn系を主成分としたろう材をスク
リーン印刷法により一定の量充填する。次に、ニッケ
ル、銅、金、はんだ等でメタルメッキしたプラスチック
ボールあるいは導電性樹脂ボールをピット部16に配列
させる。ろう材が溶融する温度まで加熱し、ろう材をメ
ルトさせるとともにボールバンプ5を形成する。
ト化が図れる。また、樹脂ボールを使用することにより
モジュールとの接続において熱膨脹係数の異なった材料
でも熱ストレスに強い接続が得られる。その他の効果
は、第1の実施の形態と同様である。
の保護膜はポリイミド樹脂により形成される旨述べた
が、これ以外にも、例えば、有機物であればエポキシ樹
脂ベンゾシクロブテン等でもよく、無機物であれば各種
金属酸化膜を用いてもよい。
実施の形態において、薄膜導体層14は、Cr−Cu−
Auの導体層を例にあげたが、Ti−Auの導体層又は
Ni−Auの導体層でもよい。
プ5の材料としてPb−Sn系を例にあげたがSn−A
g系、Sn−Zn系、Au−Sn系、Au、若しくはI
nを主成分としたろう材を用いてもよい。
方法を採用することにより、従来技術のボールバンプ形
成された半導体デバイスに比べ、ピットをリソグラフィ
技術を用いて形成しているため、狭ピッチ、多ピン化、
アレイ配置化等も容易となり、均一で正確なボールバン
プが形成できることになり、実装モジュールへの接続に
おいて精度の高いコンタクトが期待できる。また、ボー
ルバンプの密着強度の良好で、しかも低コスト、高信頼
性のボールバンプ形成された半導体デバイスが提供でき
る。
用いてエッチングされるためピット位置は設計寸法と全
く同じ位置になり、しかも精度の高いピットが形成され
るため、その後の工程で作製されるボールバンプの精度
も極めて良好なものとなる。
続され、しかもろう材と導体部の接触面積が広くなるた
め、密着強度が極めて高くなる。ボールバンプを形成す
る際のボール、ろう材のセッティング方法が容易であり
作業性が極めて良くトータル的にコストが低くできる。
ピット間、ボールバンプ間が酸化膜によって電気的に絶
縁されているため、ボールバンプ間のリークが発生しな
い。
モジュールとの接続において熱膨脹係数の異なった材料
でも熱ストレスに強い接続が得られる。
を示した断面図である。
図である。
を示した断面図である。
Claims (2)
- 【請求項1】 半導体ウェハにレジストを塗布し、露光
現像工程を経てピットを形成する部分のレジストを取り
除き、エッチングにより半導体基板上にくぼみ状のピッ
ト部を形成する工程と、回路形成部及びデバイス表面を
金属酸化物層で覆い電気的に接続するためのコンタクト
ホールを形成する工程と、前記金属酸化物層上にアルミ
ニウムの導体配線を形成する工程と、前記ピット部形成
領域以外の領域に保護膜を形成する工程と、前記ピット
部へTi−Cu、Ni−Au、又はCr−Cu−Auか
らなる薄膜導体層を薄膜形成する工程と、メタライズさ
れた前記ピット部に、ろう材に熱処理を行って得られる
ボールバンプを形成する工程からなることを特徴とする
半導体デバイスの製造方法。 - 【請求項2】 前記ボールバンプの形成において、メタ
ルメッキしたプラスチックボールまたは導電性樹脂ボー
ルを前記ろう材で熱処理によりピット部に形成すること
を特徴とする請求項1記載の半導体デバイスの製造方
法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7186022A JP2830903B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体デバイスの製造方法 |
EP01108857A EP1111668A3 (en) | 1995-07-21 | 1996-07-18 | Semiconductor testing device comprising a light emitting device |
EP96111628A EP0755071A3 (en) | 1995-07-21 | 1996-07-18 | Semiconductor test card with a ball stud |
KR1019960029162A KR100249537B1 (ko) | 1995-07-21 | 1996-07-19 | 반도체 장치 및 그 제조 방법 |
US08/684,617 US5793117A (en) | 1995-07-21 | 1996-07-22 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7186022A JP2830903B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体デバイスの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15948598A Division JP3237613B2 (ja) | 1998-06-08 | 1998-06-08 | プローブカードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0936122A JPH0936122A (ja) | 1997-02-07 |
JP2830903B2 true JP2830903B2 (ja) | 1998-12-02 |
Family
ID=16181032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7186022A Expired - Lifetime JP2830903B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体デバイスの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5793117A (ja) |
EP (2) | EP0755071A3 (ja) |
JP (1) | JP2830903B2 (ja) |
KR (1) | KR100249537B1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6093970A (en) * | 1994-11-22 | 2000-07-25 | Sony Corporation | Semiconductor device and method for manufacturing the same |
US5977624A (en) * | 1996-12-11 | 1999-11-02 | Anam Semiconductor, Inc. | Semiconductor package and assembly for fabricating the same |
US6117299A (en) * | 1997-05-09 | 2000-09-12 | Mcnc | Methods of electroplating solder bumps of uniform height on integrated circuit substrates |
US6285085B1 (en) * | 1997-08-13 | 2001-09-04 | Citizen Watch Co., Ltd. | Semiconductor device, method of fabricating the same and structure for mounting the same |
US6329829B1 (en) * | 1997-08-22 | 2001-12-11 | Micron Technology, Inc. | Interconnect and system for making temporary electrical connections to semiconductor components |
JP3068534B2 (ja) * | 1997-10-14 | 2000-07-24 | 九州日本電気株式会社 | 半導体装置 |
GB9800957D0 (en) * | 1998-01-17 | 1998-03-11 | Process Intelligence Limited | Test probe interface unit and method for manufacturing the same |
JP3553791B2 (ja) * | 1998-04-03 | 2004-08-11 | 株式会社ルネサステクノロジ | 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法 |
JP3602968B2 (ja) * | 1998-08-18 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置およびその基板接続構造 |
US6380755B1 (en) * | 1998-09-14 | 2002-04-30 | Tokyo Electron Limited | Testing apparatus for test piece testing method contactor and method of manufacturing the same |
US6433360B1 (en) * | 1999-01-15 | 2002-08-13 | Xilinx, Inc. | Structure and method of testing failed or returned die to determine failure location and type |
US6242935B1 (en) * | 1999-01-21 | 2001-06-05 | Micron Technology, Inc. | Interconnect for testing semiconductor components and method of fabrication |
US6429030B1 (en) | 1999-02-08 | 2002-08-06 | Motorola, Inc. | Method for testing a semiconductor die using wells |
TW536794B (en) * | 1999-02-26 | 2003-06-11 | Hitachi Ltd | Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board |
US6630735B1 (en) * | 1999-04-09 | 2003-10-07 | Digirad Corporation | Insulator/metal bonding island for active-area silver epoxy bonding |
US6392289B1 (en) | 1999-04-15 | 2002-05-21 | Micron Technology, Inc. | Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same |
JP3553413B2 (ja) * | 1999-04-26 | 2004-08-11 | 富士通株式会社 | 半導体装置の製造方法 |
US6251694B1 (en) * | 1999-05-26 | 2001-06-26 | United Microelectronics Corp. | Method of testing and packaging a semiconductor chip |
JP2001091544A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置の製造方法 |
US6452265B1 (en) * | 2000-01-28 | 2002-09-17 | International Business Machines Corporation | Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion |
US7003641B2 (en) * | 2000-01-31 | 2006-02-21 | Commvault Systems, Inc. | Logical view with granular access to exchange data managed by a modular data and storage management system |
DE10004647C1 (de) * | 2000-02-03 | 2001-07-26 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat |
US6429532B1 (en) * | 2000-05-09 | 2002-08-06 | United Microelectronics Corp. | Pad design |
US6777963B2 (en) | 2001-11-08 | 2004-08-17 | Koninklijke Philips Electronics N.V. | Chip-mounted contact springs |
US6747469B2 (en) | 2001-11-08 | 2004-06-08 | Koninklijke Philips Electronics N.V. | Preconditioning integrated circuit for integrated circuit testing |
US6774482B2 (en) * | 2002-12-27 | 2004-08-10 | International Business Machines Corporation | Chip cooling |
JP3666495B2 (ja) * | 2003-06-27 | 2005-06-29 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US6994918B2 (en) * | 2003-08-12 | 2006-02-07 | Johnson Morgan T | Selective application of conductive material to circuit boards by pick and place |
DE102004035343A1 (de) * | 2004-07-21 | 2005-09-29 | Infineon Technologies Ag | Kontaktierungskarte, Kontaktierungsvorrichtung und Verfahren zum Kontaktieren von einer auf einer Substratscheibe angeorndeten integrierten Schaltung zum Testen |
US7112882B2 (en) * | 2004-08-25 | 2006-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structures and methods for heat dissipation of semiconductor integrated circuits |
KR100688514B1 (ko) * | 2005-01-05 | 2007-03-02 | 삼성전자주식회사 | 다른 종류의 mcp를 탑재한 메모리 모듈 |
KR100630736B1 (ko) * | 2005-01-28 | 2006-10-02 | 삼성전자주식회사 | 반도체 소자의 범프 및 제조 방법 |
US7517787B2 (en) * | 2005-03-22 | 2009-04-14 | Intel Corporation | C4 joint reliability |
FR2894339A1 (fr) * | 2005-12-05 | 2007-06-08 | St Microelectronics Sa | Carte sonde pour tests de puces photosensibles et dispositif d'illumination correspondant. |
JP4247690B2 (ja) | 2006-06-15 | 2009-04-02 | ソニー株式会社 | 電子部品及その製造方法 |
US7749887B2 (en) * | 2007-12-18 | 2010-07-06 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
US20110175218A1 (en) | 2010-01-18 | 2011-07-21 | Shiann-Ming Liou | Package assembly having a semiconductor substrate |
US20130026609A1 (en) * | 2010-01-18 | 2013-01-31 | Marvell World Trade Ltd. | Package assembly including a semiconductor substrate with stress relief structure |
US20110186960A1 (en) | 2010-02-03 | 2011-08-04 | Albert Wu | Techniques and configurations for recessed semiconductor substrates |
JP5611682B2 (ja) * | 2010-06-21 | 2014-10-22 | 京セラ株式会社 | 弾性波装置 |
KR20210120732A (ko) * | 2020-03-27 | 2021-10-07 | (주)포인트엔지니어링 | 양극산화막 구조체 및 이를 포함하는 프로브 헤드 및 이를 포함하는 프로브 카드 |
KR20210131691A (ko) * | 2020-04-24 | 2021-11-03 | (주)포인트엔지니어링 | 적층형 양극산화막 구조체 및 이를 이용한 프로브 카드의 가이드 플레이트 및 이를 구비하는 프로브 카드 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3882532A (en) * | 1972-07-03 | 1975-05-06 | Ibm | Externally accessing mechanically difficult to access circuit nodes in integrated circuits |
JPS59950A (ja) * | 1982-06-25 | 1984-01-06 | Fujitsu Ltd | Icチツプの接続実装方法 |
JPS61234542A (ja) * | 1985-04-11 | 1986-10-18 | Nec Corp | 半導体装置の試験装置 |
US4924589A (en) * | 1988-05-16 | 1990-05-15 | Leedy Glenn J | Method of making and testing an integrated circuit |
JPH0680714B2 (ja) * | 1989-10-12 | 1994-10-12 | 武田産業株式会社 | プローブカード |
US5081421A (en) * | 1990-05-01 | 1992-01-14 | At&T Bell Laboratories | In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection |
DE69128187T2 (de) * | 1990-09-28 | 1998-03-26 | Toshiba Kawasaki Kk | Fotoempfindliche Harzzusammensetzung zum Herstellen eines Polyimidfilmmusters und Verfahren zum Herstellen eines Polyimidfilmmusters |
EP0509825A3 (en) * | 1991-04-16 | 1993-11-24 | Nec Corp | Package structure for semiconductor device |
US5232962A (en) * | 1991-10-09 | 1993-08-03 | Quantum Materials, Inc. | Adhesive bonding composition with bond line limiting spacer system |
JP3077316B2 (ja) * | 1991-10-30 | 2000-08-14 | 富士電機株式会社 | 集積回路装置 |
US5363038A (en) * | 1992-08-12 | 1994-11-08 | Fujitsu Limited | Method and apparatus for testing an unpopulated chip carrier using a module test card |
US5337397A (en) * | 1993-06-07 | 1994-08-09 | Motorola, Inc. | Optical coupling device and method for making |
JPH0738150A (ja) * | 1993-07-22 | 1995-02-07 | Toshiba Corp | 半導体発光装置 |
JPH07115113A (ja) * | 1993-08-25 | 1995-05-02 | Nec Corp | 半導体ウエハの試験装置および試験方法 |
JP2856647B2 (ja) * | 1993-09-20 | 1999-02-10 | 株式会社東芝 | 半導体チップバーンイン用ソケット |
-
1995
- 1995-07-21 JP JP7186022A patent/JP2830903B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-18 EP EP96111628A patent/EP0755071A3/en not_active Withdrawn
- 1996-07-18 EP EP01108857A patent/EP1111668A3/en not_active Withdrawn
- 1996-07-19 KR KR1019960029162A patent/KR100249537B1/ko not_active IP Right Cessation
- 1996-07-22 US US08/684,617 patent/US5793117A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0755071A3 (en) | 1997-09-10 |
US5793117A (en) | 1998-08-11 |
JPH0936122A (ja) | 1997-02-07 |
EP1111668A2 (en) | 2001-06-27 |
EP1111668A3 (en) | 2002-07-24 |
EP0755071A2 (en) | 1997-01-22 |
KR100249537B1 (ko) | 2000-03-15 |
KR970008536A (ko) | 1997-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2830903B2 (ja) | 半導体デバイスの製造方法 | |
US6413862B1 (en) | Use of palladium in IC manufacturing | |
JP3420703B2 (ja) | 半導体装置の製造方法 | |
US6576993B2 (en) | Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip | |
US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
JP4895054B2 (ja) | 電子部品の実装方法 | |
US8669175B2 (en) | Semiconductor device and manufacturing of the semiconductor device | |
US7759240B2 (en) | Use of palladium in IC manufacturing with conductive polymer bump | |
JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
US20080119029A1 (en) | Wafer scale thin film package | |
US6717252B2 (en) | Semiconductor device | |
US5367765A (en) | Method of fabricating integrated circuit chip package | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
KR100361084B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
EP0475223B1 (en) | Method of fabricating integrated circuit chip package | |
JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3417292B2 (ja) | 半導体装置 | |
CN101127336A (zh) | 半导体装置及其制造方法、电路基板和电子设备 | |
JPH11145320A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980826 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120925 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130925 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term |