JP2830903B2 - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2830903B2
JP2830903B2 JP7186022A JP18602295A JP2830903B2 JP 2830903 B2 JP2830903 B2 JP 2830903B2 JP 7186022 A JP7186022 A JP 7186022A JP 18602295 A JP18602295 A JP 18602295A JP 2830903 B2 JP2830903 B2 JP 2830903B2
Authority
JP
Japan
Prior art keywords
forming
ball
pit
semiconductor device
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7186022A
Other languages
English (en)
Other versions
JPH0936122A (ja
Inventor
勇三 嶋田
直治 仙波
信明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7186022A priority Critical patent/JP2830903B2/ja
Priority to EP01108857A priority patent/EP1111668A3/en
Priority to EP96111628A priority patent/EP0755071A3/en
Priority to KR1019960029162A priority patent/KR100249537B1/ko
Priority to US08/684,617 priority patent/US5793117A/en
Publication of JPH0936122A publication Critical patent/JPH0936122A/ja
Application granted granted Critical
Publication of JP2830903B2 publication Critical patent/JP2830903B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩチップから
なる半導体デバイスの製造方法に関するものであり、特
にＬＳＩチップにくぼみ状のピットを設けた接続部の構
造に関するものである。
【０００２】
【従来の技術】従来のＬＳＩチップからなる半導体デバ
イスは、回路を形成している面がほぼフラットな形状で
あり、この表面にアルミニウムなどの導体パッドが形成
されており、さらにこのパッドの上にボールバンプとな
るろう材を取り付けるために中間導体層としてＣｒ−Ｃ
ｕ−Ａｕなどの薄膜層が蒸着やスパッタ法により形成さ
れ、その上に例えばＰｂ−Ｓｎ系のはんだボールバンプ
が取り付けられた構造をとっている。
【０００３】半導体デバイスの回路形成面を保護するた
めにパッシベーション膜として金属酸化膜やポリイミド
などの有機膜が利用されている。
【０００４】
【発明が解決しようとする課題】上記した従来の半導体
デバイスの接続構造では、以下のような欠点を有する。
半導体デバイスのフラットな表面に形成するボールバン
プでは、導体パッドの形成やその上の薄膜導体の形成に
おける位置精度が極めて重要であり、この導体パターン
の精度が悪いとボールバンプの固定位置が本来の設計位
置からずれることになり、その結果ボールバンプの接続
において、高精度を保証することが困難になり高信頼性
を確保することができなくなる。仮に、位置精度を高め
ることができるとしても、ボールバンプを取り付けるた
めの治工具や装置が必ず必要であり、コスト的にも処理
能力的にも不利である。
【０００５】また、ボールバンプとデバイスとの接続に
おいては、導体を介して平面的に接続した構造になって
いるため密着力に問題があり、パッケージやモジュール
基板に接続した場合、熱膨脹率の違いによるストレスが
かかると不良が発生するという問題があった。
【０００６】本発明の課題は、上記問題点を解消し、ボ
ールバンプ位置精度の極めて良い、ボールバンプの密着
強度の良好で、しかも低コスト、高信頼性のボールバン
プ形成された半導体デバイスの製造方法を提供すること
である。
【０００７】
【課題を解決するための手段】本発明によれば、半導体
ウェハにレジストを塗布し、露光現像工程を経てピット
を形成する部分のレジストを取り除き、エッチングによ
り半導体基板上にくぼみ状のピット部を形成する工程
と、回路形成部及びデバイス表面を金属酸化物層で覆い
電気的に接続するためのコンタクトホールを形成する工
程と、前記金属酸化物層上にアルミニウムの導体配線を
形成する工程と、前記ピット部形成領域以外の領域に保
護膜を形成する工程と、前記ピット部へＴｉ−Ｃｕ、Ｎ
ｉ−Ａｕ、又はＣｒ−Ｃｕ−Ａｕからなる薄膜導体層を
薄膜形成する工程と、メタライズされた前記ピット部
に、ろう材に熱処理を行って得られるボールバンプを形
成する工程からなることを特徴とする半導体デバイスの
製造方法が得られる。
【０００８】さらに、本発明によれば、前記ボールバン
プの形成において、メタルメッキしたプラスチックボー
ルまたは導電性樹脂ボールを前記ろう材で熱処理により
ピット部に形成することを特徴とする半導体デバイスの
製造方法が得られる。
【０００９】
【作用】本発明によれば、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ
系、Ｓｎ−Ｚｎ系、Ａｕ−Ｓｎ系、Ａｕ、Ｉｎを主成分
としたろう材からなる接続用ボールバンプが形成された
半導体デバイスであって、半導体デバイスを構成する素
子に、エッチングによりボールバンプ位置に対応した部
分にくぼみをもったピットを形成し、このピット上にア
ルミニウム導体パッドを形成し、パッド上にＴｉ−Ｃｕ
またはＮｉ−ＡｕまたはＣｒ−Ｃｕ−Ａｕからなる薄膜
導体層を形成し、さらにボールバンプが形成されている
ことを特徴としているので、ピットが形成されることに
より、正確にピット部に対応した位置にボールバンプが
形成でき、さらにピットのへこみにより密着強度が大き
く改善できる。
【００１０】ここで半導体デバイスの回路形成面の保護
のため、表面に酸化膜や高分子樹脂等を形成することも
ある。また、シリコンデバイスの場合、ピット位置とピ
ット形状から（１００）面をエッチング面とする方がさ
らによい結果が得られる。
【００１１】（１００）面の場合、ピット形状が四角錐
の形状になりボールバンプを形成すると、ボールバンプ
の中心位置がピットの四角錐の頂点の位置と同じになる
ため、ボールバンプ位置が極めて良好な精度で形成され
る。
【００１２】
【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照して詳細に説明する。図１は本発明
の半導体デバイスの構造を示した図であり、図２はその
製造工程を示したものである。１はＬＳＩチップからな
る半導体基板であり、その形状は４．５ｍｍ×１２．０
ｍｍである。２は回路形成部であり、１２は回路形成部
を絶縁保護するためにもうけた金属酸化膜である。ここ
では、半導体基板１にシリコンチップを用いたので、金
属酸化膜１２は酸化シリコンである。アルミニウムの導
体配線４は回路形成部２とコンタクトホール１９を介し
て電気的に接続されている。アルミニウム導体配線４は
半導体基板１に形成されたピット部１６の内部にまでつ
ながっている。このピット部１６内部のアルミニウムの
導体配線４上にはボールバンプ５のメタライズ性と接続
性を向上させるためＣｒ−Ｃｕ−Ａｕの薄膜導体層１４
が形成されている。また表面を保護するためにボールバ
ンプ５の形成部を除いた領域にポリイミドによる保護膜
１８を形成している。
【００１３】本半導体デバイスの構造を実現するために
次のようなプロセスを採用した。まず、図２（ａ）に示
すように半導体シリコンウェハを用い半導体拡散プロセ
ス技術を利用して、半導体基板１に回路形成部２を形成
する。次に、図２（ｂ）に示すように半導体基板１のパ
ッド部にエッチング方法によってピット部１６を形成す
る。ここで用いたシリコンは、（１００）面を持ったも
のでピット形成に際してはエッチングで行った。エッチ
ングは、リソグラフィ技術を用いてレジストをマスクに
してＫＯＨ溶液で行った。ピット形状はデバイス表面で
０．１ｍｍ×０．１ｍｍの正方形で四角錐的に深さ方向
に狭くなり、深さは０．０８ｍｍのところでエッチング
を止めた。次に、図２（ｃ）に示すように半導体デバイ
スの回路形成部２を絶縁保護するために酸化シリコンの
金属酸化膜１２を形成し、アルミニウムの導体配線４と
電気的に接続させるため金属酸化膜１２にコンタクトホ
ール１９を形成する。次に、図２（ｄ）に示すように、
金属酸化膜１２上にはアルミニウムの導体配線４をスパ
ッタまたは蒸着等の方法により形成する。
【００１４】次に図２（ｅ）に示すように、アルミニウ
ムの導体配線４上であって、ピット部１６の形成領域を
除いた領域にポリイミド樹脂により保護膜１８を形成す
る。ピット部１６の形成領域におけるアルミニウムの導
体配線４上には、図２（ｆ）に示すようにボールバンプ
５のメタライズ性や濡れ性、密着性、さらにはバリアメ
タル的な目的で、スパッタ、蒸着、電解メッキあるいは
無電解メッキ法によりＣｒ−Ｃｕ−Ａｕの薄膜導体層１
４を形成する。次に図２（ｇ）に示すように、ピット部
１６上にボールバンプ５を形成する。ボールバンプ５は
まずＰｂ−Ｓｎ系を主成分としたはんだボールを用意し
ピット部１６に配列する。はんだのメルトする温度まで
加熱し、はんだボールを溶融することにより下地の金属
と接続されたボールバンプが形成できる。最後に、図２
（ｈ）に示すように、電源供給用の引き出し線３を取り
付けて終了する。
【００１５】以上のような構造、製造方法を採ることに
よりボールバンプ位置精度の極めて良い、ボールバンプ
の密着強度の良好で、しかも低コスト、高信頼性のボー
ルバンプ形成された半導体デバイスが提供できる。
【００１６】つまり、ピットを形成する方法はマスクを
用いてエッチングされるためピット位置は設計寸法と全
く同じ位置になり、しかも精度の高いピットが形成され
るためその後の工程で作製されるボールバンプの精度も
極めて良好なものとなる。また、ピット部のへこみでろ
う材により接続され、しかもろう材と導体部の接触面積
が広くなるため、密着強度が極めて高くなる。ボールバ
ンプを形成する際のボール、ろう材のセッティング方法
が容易であり作業性が極めて良くトータル的にコストが
低くできる。ピット間、ボールバンプ間が酸化膜によっ
て電気的に絶縁されているため、ボールバンプ間のリー
クが発生しない。
【００１７】このように、従来技術のボールバンプ形成
された半導体デバイスに比べ、ピットをリソグラフィ技
術を用いて形成しているため狭ピッチ、多ピン化、アレ
イ配置化等も容易となり、均一で正確なボールバンプが
形成できることになり、実装モジュールへの接続におい
て精度の高いコンタクトが期待できる。
【００１８】次に、本発明に係る半導体デバイスの第２
の実施の形態について、図３を参照して説明する。この
デバイスはＧａ−Ａｓ系からなる半導体を用いている。
図３において、回路形成部２、ピット部１６を含む表面
をポリイミドまたはエポキシまたはボンゾシクロブテン
からなる保護膜９でコートし、回路形成部２とアルミニ
ウムの導体配線４とを電気的に接続させるため露光現像
工程からなるリソグラフィ技術を用いた。ここで用いた
保護膜材料は感光性を有するものである。ピット部１６
に形成されたアルミニウムの導体配線４上に薄膜導体層
１４を形成する。
【００１９】また、ボールバンプ５を形成する方法とし
ては次のように行った。薄膜導体層１４が形成されてい
るピット部にＰｂ−Ｓｎ系を主成分としたろう材をスク
リーン印刷法により一定の量充填する。次に、ニッケ
ル、銅、金、はんだ等でメタルメッキしたプラスチック
ボールあるいは導電性樹脂ボールをピット部１６に配列
させる。ろう材が溶融する温度まで加熱し、ろう材をメ
ルトさせるとともにボールバンプ５を形成する。
【００２０】本実施例をとることにより、さらに低コス
ト化が図れる。また、樹脂ボールを使用することにより
モジュールとの接続において熱膨脹係数の異なった材料
でも熱ストレスに強い接続が得られる。その他の効果
は、第１の実施の形態と同様である。
【００２１】
【実施例】上記実施の形態において、本半導体デバイス
の保護膜はポリイミド樹脂により形成される旨述べた
が、これ以外にも、例えば、有機物であればエポキシ樹
脂ベンゾシクロブテン等でもよく、無機物であれば各種
金属酸化膜を用いてもよい。
【００２２】又、上記半導体デバイスの第１及び第２の
実施の形態において、薄膜導体層１４は、Ｃｒ−Ｃｕ−
Ａｕの導体層を例にあげたが、Ｔｉ−Ａｕの導体層又は
Ｎｉ−Ａｕの導体層でもよい。
【００２３】又、上記実施の形態において、ボールバン
プ５の材料としてＰｂ−Ｓｎ系を例にあげたがＳｎ−Ａ
ｇ系、Ｓｎ−Ｚｎ系、Ａｕ−Ｓｎ系、Ａｕ、若しくはＩ
ｎを主成分としたろう材を用いてもよい。
【００２４】
【発明の効果】本発明の半導体デバイス構造および製造
方法を採用することにより、従来技術のボールバンプ形
成された半導体デバイスに比べ、ピットをリソグラフィ
技術を用いて形成しているため、狭ピッチ、多ピン化、
アレイ配置化等も容易となり、均一で正確なボールバン
プが形成できることになり、実装モジュールへの接続に
おいて精度の高いコンタクトが期待できる。また、ボー
ルバンプの密着強度の良好で、しかも低コスト、高信頼
性のボールバンプ形成された半導体デバイスが提供でき
る。
【００２５】つまり、ピットを形成する方法はマスクを
用いてエッチングされるためピット位置は設計寸法と全
く同じ位置になり、しかも精度の高いピットが形成され
るため、その後の工程で作製されるボールバンプの精度
も極めて良好なものとなる。
【００２６】また、ピット部のへこみでろう材により接
続され、しかもろう材と導体部の接触面積が広くなるた
め、密着強度が極めて高くなる。ボールバンプを形成す
る際のボール、ろう材のセッティング方法が容易であり
作業性が極めて良くトータル的にコストが低くできる。
ピット間、ボールバンプ間が酸化膜によって電気的に絶
縁されているため、ボールバンプ間のリークが発生しな
い。
【００２７】さらに、樹脂ボールを使用することにより
モジュールとの接続において熱膨脹係数の異なった材料
でも熱ストレスに強い接続が得られる。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体デバイスの構造
を示した断面図である。
【図２】図１の半導体デバイスの製造工程を示した断面
図である。
【図３】第２の実施の形態に係る半導体デバイスの構造
を示した断面図である。
【符号の説明】
１ 半導体基板 ２ 回路形成部 ３ 引き出し線 ４ 導体配線 ５ ボールバンプ １２ 金属酸化膜 １４ 薄膜導体層 １６ ピット部 １８ 保護膜 １９ コンタクトホール
フロントページの続き (56)参考文献 特開 平５−121409（ＪＰ，Ａ) 特開 平５−167004（ＪＰ，Ａ) 特開 昭63−20855（ＪＰ，Ａ) 特開 昭62−296446（ＪＰ，Ａ) 特開 平２−23623（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウェハにレジストを塗布し、露光
    現像工程を経てピットを形成する部分のレジストを取り
    除き、エッチングにより半導体基板上にくぼみ状のピッ
    ト部を形成する工程と、回路形成部及びデバイス表面を
    金属酸化物層で覆い電気的に接続するためのコンタクト
    ホールを形成する工程と、前記金属酸化物層上にアルミ
    ニウムの導体配線を形成する工程と、前記ピット部形成
    領域以外の領域に保護膜を形成する工程と、前記ピット
    部へＴｉ−Ｃｕ、Ｎｉ−Ａｕ、又はＣｒ−Ｃｕ−Ａｕか
    らなる薄膜導体層を薄膜形成する工程と、メタライズさ
    れた前記ピット部に、ろう材に熱処理を行って得られる
    ボールバンプを形成する工程からなることを特徴とする
    半導体デバイスの製造方法。
  2. 【請求項２】 前記ボールバンプの形成において、メタ
    ルメッキしたプラスチックボールまたは導電性樹脂ボー
    ルを前記ろう材で熱処理によりピット部に形成すること
    を特徴とする請求項１記載の半導体デバイスの製造方
    法。
JP7186022A 1995-07-21 1995-07-21 半導体デバイスの製造方法 Expired - Lifetime JP2830903B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7186022A JP2830903B2 (ja) 1995-07-21 1995-07-21 半導体デバイスの製造方法
EP01108857A EP1111668A3 (en) 1995-07-21 1996-07-18 Semiconductor testing device comprising a light emitting device
EP96111628A EP0755071A3 (en) 1995-07-21 1996-07-18 Semiconductor test card with a ball stud
KR1019960029162A KR100249537B1 (ko) 1995-07-21 1996-07-19 반도체 장치 및 그 제조 방법
US08/684,617 US5793117A (en) 1995-07-21 1996-07-22 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7186022A JP2830903B2 (ja) 1995-07-21 1995-07-21 半導体デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP15948598A Division JP3237613B2 (ja) 1998-06-08 1998-06-08 プローブカードの製造方法

Publications (2)

Publication Number Publication Date
JPH0936122A JPH0936122A (ja) 1997-02-07
JP2830903B2 true JP2830903B2 (ja) 1998-12-02

Family

ID=16181032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7186022A Expired - Lifetime JP2830903B2 (ja) 1995-07-21 1995-07-21 半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US5793117A (ja)
EP (2) EP0755071A3 (ja)
JP (1) JP2830903B2 (ja)
KR (1) KR100249537B1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5977624A (en) * 1996-12-11 1999-11-02 Anam Semiconductor, Inc. Semiconductor package and assembly for fabricating the same
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
US6285085B1 (en) * 1997-08-13 2001-09-04 Citizen Watch Co., Ltd. Semiconductor device, method of fabricating the same and structure for mounting the same
US6329829B1 (en) * 1997-08-22 2001-12-11 Micron Technology, Inc. Interconnect and system for making temporary electrical connections to semiconductor components
JP3068534B2 (ja) * 1997-10-14 2000-07-24 九州日本電気株式会社 半導体装置
GB9800957D0 (en) * 1998-01-17 1998-03-11 Process Intelligence Limited Test probe interface unit and method for manufacturing the same
JP3553791B2 (ja) * 1998-04-03 2004-08-11 株式会社ルネサステクノロジ 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6380755B1 (en) * 1998-09-14 2002-04-30 Tokyo Electron Limited Testing apparatus for test piece testing method contactor and method of manufacturing the same
US6433360B1 (en) * 1999-01-15 2002-08-13 Xilinx, Inc. Structure and method of testing failed or returned die to determine failure location and type
US6242935B1 (en) * 1999-01-21 2001-06-05 Micron Technology, Inc. Interconnect for testing semiconductor components and method of fabrication
US6429030B1 (en) 1999-02-08 2002-08-06 Motorola, Inc. Method for testing a semiconductor die using wells
TW536794B (en) * 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
US6630735B1 (en) * 1999-04-09 2003-10-07 Digirad Corporation Insulator/metal bonding island for active-area silver epoxy bonding
US6392289B1 (en) 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
JP3553413B2 (ja) * 1999-04-26 2004-08-11 富士通株式会社 半導体装置の製造方法
US6251694B1 (en) * 1999-05-26 2001-06-26 United Microelectronics Corp. Method of testing and packaging a semiconductor chip
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US6452265B1 (en) * 2000-01-28 2002-09-17 International Business Machines Corporation Multi-chip module utilizing a nonconductive material surrounding the chips that has a similar coefficient of thermal expansion
US7003641B2 (en) * 2000-01-31 2006-02-21 Commvault Systems, Inc. Logical view with granular access to exchange data managed by a modular data and storage management system
DE10004647C1 (de) * 2000-02-03 2001-07-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
US6429532B1 (en) * 2000-05-09 2002-08-06 United Microelectronics Corp. Pad design
US6777963B2 (en) 2001-11-08 2004-08-17 Koninklijke Philips Electronics N.V. Chip-mounted contact springs
US6747469B2 (en) 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
US6774482B2 (en) * 2002-12-27 2004-08-10 International Business Machines Corporation Chip cooling
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6994918B2 (en) * 2003-08-12 2006-02-07 Johnson Morgan T Selective application of conductive material to circuit boards by pick and place
DE102004035343A1 (de) * 2004-07-21 2005-09-29 Infineon Technologies Ag Kontaktierungskarte, Kontaktierungsvorrichtung und Verfahren zum Kontaktieren von einer auf einer Substratscheibe angeorndeten integrierten Schaltung zum Testen
US7112882B2 (en) * 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
KR100688514B1 (ko) * 2005-01-05 2007-03-02 삼성전자주식회사 다른 종류의 ｍｃｐ를 탑재한 메모리 모듈
KR100630736B1 (ko) * 2005-01-28 2006-10-02 삼성전자주식회사 반도체 소자의 범프 및 제조 방법
US7517787B2 (en) * 2005-03-22 2009-04-14 Intel Corporation C4 joint reliability
FR2894339A1 (fr) * 2005-12-05 2007-06-08 St Microelectronics Sa Carte sonde pour tests de puces photosensibles et dispositif d'illumination correspondant.
JP4247690B2 (ja) 2006-06-15 2009-04-02 ソニー株式会社 電子部品及その製造方法
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP5611682B2 (ja) * 2010-06-21 2014-10-22 京セラ株式会社 弾性波装置
KR20210120732A (ko) * 2020-03-27 2021-10-07 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 프로브 헤드 및 이를 포함하는 프로브 카드
KR20210131691A (ko) * 2020-04-24 2021-11-03 (주)포인트엔지니어링 적층형 양극산화막 구조체 및 이를 이용한 프로브 카드의 가이드 플레이트 및 이를 구비하는 프로브 카드

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882532A (en) * 1972-07-03 1975-05-06 Ibm Externally accessing mechanically difficult to access circuit nodes in integrated circuits
JPS59950A (ja) * 1982-06-25 1984-01-06 Fujitsu Ltd Ｉｃチツプの接続実装方法
JPS61234542A (ja) * 1985-04-11 1986-10-18 Nec Corp 半導体装置の試験装置
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
JPH0680714B2 (ja) * 1989-10-12 1994-10-12 武田産業株式会社 プローブカード
US5081421A (en) * 1990-05-01 1992-01-14 At&T Bell Laboratories In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection
DE69128187T2 (de) * 1990-09-28 1998-03-26 Toshiba Kawasaki Kk Fotoempfindliche Harzzusammensetzung zum Herstellen eines Polyimidfilmmusters und Verfahren zum Herstellen eines Polyimidfilmmusters
EP0509825A3 (en) * 1991-04-16 1993-11-24 Nec Corp Package structure for semiconductor device
US5232962A (en) * 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
JP3077316B2 (ja) * 1991-10-30 2000-08-14 富士電機株式会社 集積回路装置
US5363038A (en) * 1992-08-12 1994-11-08 Fujitsu Limited Method and apparatus for testing an unpopulated chip carrier using a module test card
US5337397A (en) * 1993-06-07 1994-08-09 Motorola, Inc. Optical coupling device and method for making
JPH0738150A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体発光装置
JPH07115113A (ja) * 1993-08-25 1995-05-02 Nec Corp 半導体ウエハの試験装置および試験方法
JP2856647B2 (ja) * 1993-09-20 1999-02-10 株式会社東芝 半導体チップバーンイン用ソケット

Also Published As

Publication number Publication date
EP0755071A3 (en) 1997-09-10
US5793117A (en) 1998-08-11
JPH0936122A (ja) 1997-02-07
EP1111668A2 (en) 2001-06-27
EP1111668A3 (en) 2002-07-24
EP0755071A2 (en) 1997-01-22
KR100249537B1 (ko) 2000-03-15
KR970008536A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
JP2830903B2 (ja) 半導体デバイスの製造方法
US6413862B1 (en) Use of palladium in IC manufacturing
JP3420703B2 (ja) 半導体装置の製造方法
US6576993B2 (en) Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US6552426B2 (en) Semiconductor device and method of manufacturing same
JP4895054B2 (ja) 電子部品の実装方法
US8669175B2 (en) Semiconductor device and manufacturing of the semiconductor device
US7759240B2 (en) Use of palladium in IC manufacturing with conductive polymer bump
JP3335575B2 (ja) 半導体装置およびその製造方法
JP3313547B2 (ja) チップサイズパッケージの製造方法
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
US20080119029A1 (en) Wafer scale thin film package
US6717252B2 (en) Semiconductor device
US5367765A (en) Method of fabricating integrated circuit chip package
JP4513973B2 (ja) 半導体装置の製造方法
KR100361084B1 (ko) 반도체 패키지 및 그 제조방법
JP3281591B2 (ja) 半導体装置およびその製造方法
EP0475223B1 (en) Method of fabricating integrated circuit chip package
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JP3417292B2 (ja) 半導体装置
CN101127336A (zh) 半导体装置及其制造方法、电路基板和电子设备
JPH11145320A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090925

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100925

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110925

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120925

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130925

Year of fee payment: 15

EXPY Cancellation because of completion of term