JP3335575B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3335575B2
JP3335575B2 JP06967598A JP6967598A JP3335575B2 JP 3335575 B2 JP3335575 B2 JP 3335575B2 JP 06967598 A JP06967598 A JP 06967598A JP 6967598 A JP6967598 A JP 6967598A JP 3335575 B2 JP3335575 B2 JP 3335575B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor device
semiconductor
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06967598A
Other languages
English (en)
Other versions
JPH1154649A (ja
Inventor
望 下石坂
隆一 佐原
嘉文 中村
隆博 隈川
慎司 村上
豊 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP06967598A priority Critical patent/JP3335575B2/ja
Priority to TW087108148A priority patent/TW388936B/zh
Priority to DE69834561T priority patent/DE69834561T2/de
Priority to EP98921896A priority patent/EP0991119B1/en
Priority to EP06002382A priority patent/EP1653511A2/en
Priority to KR10-1999-7007955A priority patent/KR100537243B1/ko
Priority to US09/381,381 priority patent/US6313532B1/en
Priority to PCT/JP1998/002397 priority patent/WO1998056041A1/ja
Publication of JPH1154649A publication Critical patent/JPH1154649A/ja
Priority to US09/886,971 priority patent/US6812573B2/en
Priority to US09/933,836 priority patent/US20020000655A1/en
Application granted granted Critical
Publication of JP3335575B2 publication Critical patent/JP3335575B2/ja
Priority to US10/916,445 priority patent/US20050006749A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、情報通信機器、事
務用電子機器等に利用される半導体集積回路部を内蔵
し、さらに外部端子との接続配線などを有し、高密度実
装が可能な半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】近年、電子機器の小型化、高機能化に伴
い、半導体集積回路部を内蔵した半導体装置も、小型
化，高密度化，実装作業の迅速性などを要求されるよう
になり、たとえばメモリー用パッケージとしてはＬＯＣ
（リード・オン・チップ）あるいはＳＯＮ（スモール・
アウトライン・ノンリード）等の開発、あるいはＴＡＢ
テープを利用したμＢＧＡ（マイクロ・ボール・グリッ
ド・アレイ）（特表平０６−５０４４０８号）といった
パッケージが開発されている。
【０００３】以下、従来のμＢＧＡと呼ばれる半導体装
置およびその製造方法について図面を参照しながら説明
する。
【０００４】図１０は、従来のμＢＧＡと呼ばれる半導
体装置を示す断面図である。図１０において、１０１は
半導体素子を内蔵する半導体チップ、１０２は半導体チ
ップ１０１上に形成された柔軟性シート状の配線回路シ
ート、１０３は半導体チップ１０１と配線回路シート１
０２との間に介在するしなやかな低弾性率材料、１０４
は配線層の一部となる部分リード、１０５は半導体チッ
プ１０１内の半導体素子に電気的につながっている素子
電極、１０６は配線回路シート１０２の表面上に形成さ
れ外部装置との電気的接続を行なうための電極である。
【０００５】同図に示すように、従来のμＢＧＡと呼ば
れる半導体装置は、半導体チップ１０１上に低弾性率材
料１０３を介して配線回路シート１０２が形成された構
造を有しており、半導体チップ１０１上の素子電極１０
５と配線回路シート１０２上の表面の電極１０６とが、
部分リード１０４により電気的に接続されたものであ
る。
【０００６】次に、上記従来の半導体装置の製造方法に
ついて、同図を参照しながら説明する。
【０００７】まず、半導体チップ１０１上に、低弾性率
材料１０３を介して柔軟性シート状の配線回路シート１
０２を接合する。この配線回路シート１０２は内部に配
線パターンを内蔵し、配線回路シート１０２の上には配
線パターンに接続される電極１０６が設けられ、さらに
電極１０６から部分リード１０４が延びている構造とな
っている。この場合の低弾性率材料１０３は、絶縁材料
であり、接着機能を有するものである。
【０００８】次に「ＴＡＢ」（テープ・オートメイテッ
ド・ボンディング）作業で結合するのに通常用いられる
従来の熱圧着、または超音波ボンディング技術を用いて
部分リード１０４と素子電極１０５を電気的に接続す
る。以上により、半導体装置を製造していた。
【０００９】すなわち、このような半導体装置の構造を
採用することにより、応力を緩和しながら配線回路シー
ト１０２の上に二次元的に形成される多数の電極１０６
を介して外部機器との電気的接続が可能となるので、情
報通信機器，事務用電子機器等の小型化を図ろうとする
ものである。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置においては、以下のような諸問題があっ
た。
【００１１】第１に、上記従来の半導体装置では、あら
かじめ配線回路シート１０２を作成する必要があり、製
造工数が増大する。また、配線回路シート１０２自体が
高価である。さらに、半導体チップ１０１上に、点弾性
材料１０３を介して配線回路シート１０２を接合する作
業を行うためには、高性能なマウンタ（搭載設備）を配
備している必要があり、設備コストが高くつく。その結
果、全体的に半導体装置の製造コストが高くつくという
問題があった。
【００１２】第２に、素子電極１０５と配線回路シート
１０２から延びる部分リード１０４とを接続する際、特
に微細配線の接続の場合には、部分リード１０４の幅や
厚みが小さくなり、形状が安定しないため素子電極１０
５との接続が困難となる。そのために、製造コストが高
くつくと共に接続後の信頼性にも乏しいという問題があ
った。
【００１３】第３に、このような半導体装置は、構造
上、半導体チップ１０１がウエハから切り出された後で
なければ形成することができないために、作業の迅速性
に欠けるとともに、半導体装置の検査もウエハ状態では
行なうことができず、半導体装置の製造コストの低減に
対する大きな障壁となっている。
【００１４】本発明は上記従来の諸課題を解決するもの
であり、その目的は、製造工程の最終段階に近い状態ま
でウエハレベルで形成可能な、かつ、信頼性や実装密度
の高い低コストの半導体装置及びその製造方法を提供す
ることにある。
【００１５】
【課題を解決するための手段】本発明の基本的な半導体
装置は、半導体素子が配設されている半導体基板と、上
記半導体基板の主面上に配列され、上記半導体素子に電
気的に接続される素子電極と、上記半導体基板の主面上
に形成され、上記素子電極の上方に位置する第１の開口
部を有するパッシベーション膜と、上記パッシベーショ
ン膜上に形成され絶縁性の弾性材料からなる弾性体層
と、上記半導体基板の主面上の上記素子電極と、上記パ
ッシベーション膜の上記第１の開口部の縁部とを少なく
とも露出させるように、上記弾性体層を部分的に除去し
て形成された第２の開口部と、上記素子電極の上から上
記弾性体層の上に亘って連続的に形成された金属配線層
と、上記金属配線層の一部として上記弾性体層の上に設
けられ、外部機器との電気的接続を行なうための外部電
極とを備えている。
【００１６】これにより、弾性体層の上に金属配線層の
外部電極が形成されているので、マザー・ボードへの実
装後に、マザー・ボードと半導体装置との熱膨張率差に
よって接続部に加わる応力が弾性体の弾性によって吸収
される。すなわち、応力の緩和機能の高い半導体装置を
実現することができる。
【００１７】そして、素子電極につながる金属配線層が
外部電極をも含めて一体的に設けられているので、半導
体基板上に堆積した金属膜をパターニングすることによ
り形成可能な構造となる。したがって、上記従来の半導
体装置のような配線回路シートやそのための設備は不要
であり、製造に際しても、上記従来の半導体装置の製造
工程における部分リードと素子電極とを熱圧着により接
続する工程は不要となる。よって、製造設備や製造工数
の削減と、接続の困難性の回避とが可能となり、製造コ
ストの低減を図ることができる。
【００１８】しかも、半導体基板がウエハのままであっ
ても金属配線層を形成できる構造となるので、製造工程
が簡素化できる。
【００１９】本発明の半導体装置の製造方法は、半導体
素子と該半導体素子に電気的に接続される素子電極とを
有する半導体基板の主面上に、上記素子電極の上方に位
置する第１の開口部を有するパッシベーション膜を形成
する第１の工程と、上記パッシベーション膜上に、絶縁
性材料により構成される弾性体層を形成する第２の工程
と、上記弾性体層を部分的に除去して、上記素子電極
と、上記パッシベーション膜の第１の開口部の縁部とを
少なくとも露出させるように第２の開口部を形成する第
３の工程と、上記弾性体層およびその第２の開口部が形
成された基板上に、上記第１の開口部及び第２の開口部
に露出している素子電極の上から上記弾性体層に亘り、
一部が外部機器との電気的接続を行なうための外部電極
として機能する金属配線層を形成する第４の工程とを備
えている。
【００２０】この方法により、半導体基板上に堆積した
金属膜をパターニングすることにより、素子電極につな
がる金属配線層を外部電極をも含めて一体的に形成する
ことができるので、上記従来の半導体装置のような配線
回路シートやそのための設備は不要であり、かつ上記従
来の半導体装置の製造工程における部分リードと素子電
極とを熱圧着により接続する工程は不要となる。よっ
て、製造設備や製造工数の削減を図ることができる。ま
た、素子電極上に金属配線層を形成するだけで両者が電
気的に接続されるので、上記従来の半導体装置のごとく
部分リードと素子電極との接続のような困難性は生じな
い。よって、製造コストの低減を図りつつ、本発明の半
導体装置を容易に実現することができる。
【００２１】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。
【００２２】（第１の実施形態） まず、本発明の第１の実施形態について、図１〜図４を
参照しながら説明する。図１は、本実施形態における半
導体装置をソルダーレジスト膜の一部を開口して示す斜
視図であり、図２は本実施形態に係る半導体装置の断面
図、図３（ａ）〜（ｅ）及び図４（ａ）〜（ｄ）は本実
施形態における半導体装置の製造工程を示す断面図であ
る。
【００２３】図１および図２において、１０はトランジ
スタ等の半導体素子によって構成される半導体集積回路
を内部に有する半導体基板である。この半導体基板１０
は、ウエハ状態であってもよいし、ウエハから切り出さ
れたチップ状態であってもよい。この半導体基板１０の
主面の一部（電極配置領域）には、半導体基板１０の素
子電極１１に接続されるパッド３０が配置されている。
ただし、本実施形態では、電極配置領域は、半導体基板
がチップに分割されている場合には、その中央部であ
る。また、半導体基板１０の主面上において、パッド３
０が配置された電極配置領域を除く領域に弾性率の小さ
い絶縁性材料からなる低弾性率層２０が設けられてい
る。この低弾性率層２０は、パッド３０が形成されてい
る半導体基板１０の主面に至るくさび状の傾斜部を有し
ている。つまり、半導体基板１０の主面に垂直ではなく
鋭角部分の無いくさび状を有している。低弾性率層２０
の上には、半導体基板１０内の半導体素子と外部機器と
の間に流れる信号を入出力するための外部電極として機
能するランド３２が設けられており、このランド３２と
パッド３０との間を接続する金属配線３１が設けられて
いる。上記パッド３０と金属配線３１とランド３２とは
同一の金属層からなり、併せて金属配線パターン３３を
構成している。そして、ランド３２の上には、外部電極
端子として機能する金属ボール４０が設けられている。
また、半導体装置全体の上には、金属ボール４０が形成
されている領域を露出して、その他の領域を覆うソルダ
ーレジスト膜５０が形成されている。つまり、ソルダー
レジスト膜５０の開口部に露出するランド３２に金属ボ
ール４０が接合された構造となっている。
【００２４】なお、半導体基板１０の主面のうちパッド
３０以外の領域は、パッシベーション膜１２によって覆
われている。
【００２５】本実施形態の半導体装置によると、下地と
なる低弾性率層２０の上に金属配線３１を設けているの
で、半導体装置をプリント基板等のマザー・ボードの上
に実装する際などにおいて、半導体装置の加熱・冷却に
伴い金属配線３１に熱応力などの応力が印加されても、
金属配線３１に加わる応力が緩和される。よって、基板
実装時などにおける金属配線３１の断線を防止すること
ができ、信頼性の高い配線構造を実現することができ
る。
【００２６】そして、半導体装置の主面上に二次元的に
外部電極端子となるランド３２が配置されているので、
狭い面積に多数の外部電極端子を設けることが可能とな
るとともに、パターン形成可能な金属配線３１によりパ
ッド３０とランド３２と接続することができる構造であ
る。したがって、小型で薄型の半導体装置であり、かつ
多ピン化に対応できる半導体装置である。
【００２７】しかも、半導体基板１０上の素子電極１１
と外部との接続端子（ランド３２）との間に従来のよう
な部分リードを設けるのではなく、エッチング等による
パターニングが可能な金属配線３１により素子電極１１
と接続するものであるため、微細加工に適し、多ピン化
に対応できる半導体装置である。
【００２８】さらに、金属配線３１につながるランド３
２の上に外部電極端子となる金属ボール４０が設けら
れ、プリント基板等のマザー・ボードに半導体装置を搭
載する工程が極めて簡易かつ迅速に行なうことができる
構造となっているが、その際にも、低弾性率層２０によ
り、大きな熱容量を有する金属ボール４０から発生する
熱応力を吸収できる。
【００２９】特に、半導体基板１０の主面上の電極配置
領域に形成された低弾性率層２０の端部の断面形状が鋭
角部分の無いくさび状であるので、金属配線３１が形成
しやすく、かつ金属配線３１が断線しにくいという特徴
を有している。
【００３０】ここで、本実施形態及び後述の各実施形態
における低弾性率層２０の厚みは、１０〜１５０μｍで
あることが好ましい。また、低弾性率層２０の弾性率
（ヤング率）は１０〜２０００ｋｇ／ｍｍ2 の範囲にあ
ることが好ましく、さらに１０〜１０００ｋｇ／ｍｍ2
の範囲にあることがより好ましい。また、低弾性率層２
０の線膨張率は５〜２００ｐｐｍ／℃の範囲にあること
が好ましく、さらに１０〜１００ｐｐｍ／℃の範囲にあ
ることがより好ましい。
【００３１】次に、本実施形態の半導体装置での製造方
法について、図３（ａ）〜（ｅ）及び図４（ａ）〜
（ｄ）を参照しながら説明する。図３（ａ）〜（ｅ）及
び図４（ａ）〜（ｄ）は、図１及び図２に示す半導体装
置の構造を実現するための製造工程を示す断面図であ
る。
【００３２】まず、図３（ａ）に示すように、半導体基
板１０の主面にそれぞれ形成された半導体基板１０の素
子電極１１とパッシベーション膜１２との上に、感光性
を有する絶縁材料を１００μｍ程度の厚みで塗布して乾
燥することにより絶縁材料膜２１を形成する。
【００３３】なお、本半導体装置を基板実装した際の熱
応力を軽減するためには感光性絶縁材料膜２１の塗布厚
は、塗布以降の工程に支障のない範囲で厚い方が良く、
例えば５００μｍ程度でも良いし１ｍｍ程度でも良い。
【００３４】次に、図３（ｂ）に示すように、乾燥され
た絶縁材料膜２１に対して露光と現像とを順次行って、
半導体基板１０の素子電極１１の部分が開口した低弾性
率層２０を形成する。この場合において、例えば露光で
平行光ではなく散乱光を使用して、開口部における低弾
性率層２０の断面形状を、半導体基板１０の主面に対し
て垂直ではなく鋭角部分のないくさび状にして形成す
る。
【００３５】なお、感光性を有する絶縁材料膜２１とし
ては、例えばエステル結合型ポリイミドやアクリレート
系エポキシ等のポリマーでよく、低弾性率を有し、絶縁
性であればよい。
【００３６】また、感光性を有する絶縁材料膜２１は液
状材料を乾燥させて形成する必要はなくフィルム状に予
め形成された材料を用いても構わない。その場合には、
フィルム状の絶縁材料膜２１を半導体基板１０上に貼り
あわせ、露光、現像することで絶縁性材料膜２１に開口
部を形成することができ、半導体基板１０上の素子電極
１１を露出させることができる。
【００３７】さらに、絶縁材料膜２１を構成する絶縁材
料が感光性を有する必要はない。感光性を有しな絶縁材
料を用いる場合には、レーザーやプラズマによる機械的
な加工もしくはエッチングなどの化学的加工により、半
導体基板１０上の素子電極１１を露出させることができ
る。
【００３８】次に、図３（ｃ）に示すように、半導体基
板１０の主面において、真空蒸着法、スパッタリング
法、ＣＶＤ法又は無電解めっき法によって例えば厚みが
０．２μｍ程度のＴｉ膜とその上に形成された厚みが
０．５μｍ程度のＣｕ膜からなる薄膜金属層１３を形成
する。
【００３９】次に、図３（ｄ）に示すように、薄膜金属
層１３上にネガ型感光性レジストを塗布し、仕上げ製品
の所望のパターン部以外を硬化し、反応部を除去するこ
とでメッキレジスト膜１４を形成する。
【００４０】なお、ここではメッキレジスト膜１４を形
成する際にネガ型感光性レジストを用いたが、ポジ型感
光性レジストを用いてもよいことは言うまでもない。
【００４１】その後、図３（ｅ）に示すように、電解め
っき法により、メッキレジスト膜１４が形成された箇所
以外の薄膜金属層１３の上に、例えばＣｕ膜からなる厚
膜金属層１５を例えば２０μｍ程度の厚みで選択的に形
成する。
【００４２】次に、図４（ａ）に示すように、厚膜金属
層１５の形成後、メッキレジスト膜１４を溶融除去す
る。
【００４３】次に、図４（ｂ）に示すように、薄膜金属
層１３と厚膜金属層１５とを溶融することのできるエッ
チング液、例えばＣｕ膜に対しては塩化第二銅溶液で、
Ｔｉ膜に対してはＥＤＴＡ溶液で全面エッチングする
と、厚膜金属層１５よりも層厚が薄い薄膜金属層１３が
先行して除去される。この工程によって、半導体基板１
０の主面において、パッド３０と金属配線３１とランド
３２とからなる所定の金属配線パターン３３が形成され
る。
【００４４】この際、メッキレジスト膜１４の除去後、
フォトリソグラフィー技術を用いて所望のパターン状を
有するエッチングレジスト膜を形成し、厚膜金属層１５
を保護しても構わない。
【００４５】次に、図４（ｃ）に示すように、低弾性率
層２０の上に感光性ソルダーレジスト膜を塗布した後
に、フォトリソグラフィー技術を使用して、ランド３２
の部分のみが露出するようにしてソルダーレジスト膜５
０を形成する。該ソルダーレジスト膜５０によって、金
属配線パターン３３のうちランド３２以外の部分である
パッド３０と金属配線３１とが、溶融したはんだから保
護される。
【００４６】次に、図４（ｄ）に示すように、はんだ、
はんだめっきされた銅、ニッケル等からなる金属ボール
４０をランド３２の上に載置して、金属ボール４０とラ
ンド３２とを溶融接合する。以上の工程によって、本実
施形態に係る半導体装置を得ることができる。
【００４７】本実施形態の半導体装置の製造方法では、
半導体基板１０の表面上の素子電極１１を露出させるた
めの低弾性率層２０の開口の端部に段差を設けるのでは
なく傾斜させて半導体基板１０の表面になめらかにつな
がるように形成することにより、金属配線３１を形成し
やすく、また断線しにくい構造を構成することができ
る。
【００４８】なお、薄膜金属層１３や厚膜金属層１５を
構成する材料としてＣｕを使用したが、これに代えてＣ
ｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、
薄膜金属層１３と厚膜金属層１５とをそれぞれ異なる金
属材料により構成しておき、最終的なエッチング工程で
は薄膜金属層１３のみを選択的にエッチングするエッチ
ャントを用いてもよい。
【００４９】（第２の実施形態） 次に、本発明の第２の実施形態について図面を参照しな
がら説明する。図５は、第２の実施形態における半導体
装置をソルダーレジスト膜の一部を開口して示す斜視図
である。
【００５０】図５において、１０はトランジスタ等の半
導体素子によって構成される半導体集積回路を内部に有
する半導体基板である。この半導体基板１０は、ウエハ
状態であってもよいし、ウエハから切り出されたチップ
状態であってもよい。この半導体基板１０の主面の一部
（電極配置領域）には、半導体基板１０の素子電極（図
示せず）に接続されるパッド３０が配置されている。た
だし、本実施形態では、電極配置領域は、半導体基板が
チップに分割されている場合には、その中央部である。
また、半導体基板１０の主面上において、パッド３０が
配置された電極配置領域を除く領域に弾性率の小さい絶
縁性材料からなる低弾性率層２０が設けられている。こ
の低弾性率層２０は、パッド３０が形成されている半導
体基板１０の主面に至るくさび状の傾斜部を有してい
る。つまり、半導体基板１０の主面に垂直ではなく鋭角
部分の無いくさび状を有している。低弾性率層２０の上
には、半導体基板１０内の半導体素子と外部機器との間
に流れる信号を入出力するための外部電極として機能す
るランド３２が設けられており、このランド３２とパッ
ド３０との間を接続する金属配線３１が設けられてい
る。上記パッド３０と金属配線３１とランド３２とは同
一の金属層からなり、併せて金属配線パターン３３を構
成している。なお、半導体基板１０の主面のうちパッド
３０以外の領域は、パッシベーション膜１２によって覆
われている。以上の構造は、図１に示す第１の実施形態
における半導体装置と同じである。
【００５１】ここで、本実施形態に係る半導体装置の特
徴は、ソルダーレジスト膜５０の開口部に露出するラン
ド３２の上には、外部電極端子として金属ボール４０の
代わりに導電性突起４１が設けられている。
【００５２】この導電性突起４１を構成する材料の例と
しては、はんだクリームを印刷溶融してランド３２上に
形成されたはんだバンプや、溶融はんだ内にディップす
ることによって形成されたはんだバンプ、無電解メッキ
によりランド３２上に形成されたニッケル／金バンプな
どがある。ただし、これらの材料に限定されるものでは
ない。
【００５３】本実施例の半導体装置によると、外部電極
端子として金属ボール４０の代わりに導電性突起４１を
設けているので、ランド３２の上に各金属ボール４０を
順次搭載していくという手間の掛かる工程とが不要とな
り、低コストの半導体装置を実現することができる。
【００５４】（第３の実施形態） 次に、本発明の第３の実施形態について図面を参照しな
がら説明する。
【００５５】図６は、第２の実施形態における半導体装
置をソルダーレジスト膜の一部を開口して示す斜視図で
ある。
【００５６】図６において、１０はトランジスタ等の半
導体素子によって構成される半導体集積回路を内部に有
する半導体基板である。この半導体基板１０は、ウエハ
状態であってもよいし、ウエハから切り出されたチップ
状態であってもよい。この半導体基板１０の主面の一部
（電極配置領域）には、半導体基板１０の素子電極（図
示せず）に接続されるパッド３０が配置されている。た
だし、本実施形態では、電極配置領域は、半導体基板が
チップに分割されている場合には、その中央部である。
また、半導体基板１０の主面上において、パッド３０が
配置された電極配置領域を除く領域に弾性率の小さい絶
縁性材料からなる低弾性率層２０が設けられている。こ
の低弾性率層２０は、パッド３０が形成されている半導
体基板１０の主面に至るくさび状の傾斜部を有してい
る。つまり、半導体基板１０の主面に垂直ではなく鋭角
部分の無いくさび状を有している。低弾性率層２０の上
には、半導体基板１０内の半導体素子と外部機器との間
に流れる信号を入出力するためのランド３２が設けられ
ており、このランド３２とパッド３０との間を接続する
金属配線３１が設けられている。上記パッド３０と金属
配線３１とランド３２とは同一の金属層からなり、併せ
て金属配線パターン３３を構成している。なお、半導体
基板１０の主面のうちパッド３０以外の領域は、パッシ
ベーション膜１２によって覆われている。以上の構造
は、図１に示す第１の実施形態における半導体装置と同
じである。
【００５７】ここで、本実施形態に係る半導体装置の特
徴は、ソルダーレジスト膜５０の開口部に露出するラン
ド３２の上には、金属ボール４０や導電性突起４１が設
けられておらず、ランド３２自体が外部電極端子として
機能している点である。すなわち、本実施形態の半導体
装置は、ランド・グリッド・アレイ（ＬＧＡ）型の半導
体装置である。
【００５８】本実施形態に係る半導体装置をマザー・ボ
ードの上に実装する際には、マザー・ボードの接続端子
上にはんだクリームを塗布してリフローさせるなどの方
法によって、容易にランド３２とマザー・ボード上の接
続端子との電気的な接続を行なうことができる。
【００５９】本実施形態によると、金属ボール４０を設
ける代わりに金属配線パターン３３の一部であるランド
３２を外部電極端子として用いる構造をとったことによ
り、各金属ボール４０を順次形成する工程や、はんだな
どの導電性突起４１を形成する工程が不要となり、極め
て低コストかつ低実装高さの半導体装置を実現すること
ができる。
【００６０】（第４の実施形態） 次に、第４の実施形態について、図７を参照しながら説
明する。図７は、第４の実施形態の半導体装置のソルダ
ーレジスト膜を全面的に開口して示す斜視図である。
【００６１】図７に示すように、本実施形態に係る半導
体装置においては、チップ状態の半導体基板１０の主面
上における外周部に、半導体基板の素子電極（図示せ
ず）に接続されるパッド３０が配置されている。また、
半導体基板１０の主面上には、上記パッド３０が配置さ
れた外周部を除く領域に、弾性率の小さい絶縁性材料か
らなる低弾性率層２０が設けられている。この低弾性率
層２０の端部は、上記第１の実施形態と同様に、くさび
状に形成されている。そして、低弾性率層２０の上に
は、半導体基板１０内の半導体基板と外部機器との間で
信号を入出力するための外部電極端子として機能するラ
ンド３２が設けられている。そして、半導体基板１０の
主面上のパッド３０から低弾性率層２０上まで延びて、
ランド３２に接続される金属配線３１が形成されてい
る。上記第１の実施形態と同様に、このパッド３０，金
属配線３１及びランド３２は同じ金属材料により一体的
に形成されて金属配線パターン３３を構成するものであ
る。なお、半導体基板１０の主面のうちパッド３０以外
の領域は、パッシベーション膜１２によって覆われてい
る。そして、ランド３２の上には、突起状の外部端子で
ある金属ボール４０が設けられている。
【００６２】以上のように本実施例によれば、マザー・
ボードとの電気的接続を行なうための外部電極端子が、
チップに切断された状態の半導体基板１０のペリフェラ
ルに沿って直線状に挟ピッチで配列された素子電極上で
はなく、この素子電極につながる二次元的なグリッドア
レイ状に広ピッチで配列されたランド３２（外部電極）
上に形成された金属ボール１４（外部電極端子）であ
る。このように、金属ボール４０を介して平面的にマザ
ー・ボード上の端子との電気的接続を行ないながらマザ
ー・ボード上に実装できる構造としているので、高密度
実装が容易な半導体装置を実現することができる。
【００６３】上記第１〜第４の実施形態では、低弾性率
層の開口部の端面つまり半導体基板との境界部が傾斜状
になっている場合のみを示したが、本発明はかかる実施
形態に限定されるものではない。図８（ａ）〜（ｄ）
は、半導体基板１０上に低弾性率層２０の境界部の形状
の具体例を示し、順に、曲線状の傾斜部，直線状の傾斜
部，コーナー部が鋭角的な段差部，コーナー部が丸みの
ある段差部を設けた場合の低弾性率層２０と金属配線３
１との形状をそれぞれ示す断面図である。
【００６４】また、上記第１〜第４の実施形態における
製造方法においては、半導体基板をチップに切断してか
らチップ上に低弾性率層，配線パターン，ソルダーレジ
スト膜，金属ボールなどを形成するようにしてもよい
し、ウエハ上に低弾性率層，配線パターン，ソルダーレ
ジスト膜及び金属ボールを形成する工程を行なってから
半導体基板をウエハから切り出すようにしてもよい。あ
るいは、ウエハ上に低弾性率層，配線パターン，ソルダ
ーレジスト膜及び金属ボールを形成する工程の途中のい
ずれかの工程までを行なってからウエハから半導体基板
を切り出し、その後半導体基板に対して残りの工程を施
すようにしてもよい。
【００６５】（第５の実施形態） 次に、ウエハレベルで半導体装置の検査を行なうように
した例である第５の実施形態について説明する。図９
は、本実施形態に係る半導体装置の検査時におけるウエ
ハの一部を破断して示す断面図である。
【００６６】図９に示すように、ウエハ１の上には、ウ
エハ１内の半導体素子につながる素子電極１１が設けら
れており、この素子電極１１の上にパッド３０が設けら
れている。また、ウエハ１の上には、パッド３０が配置
された領域を除く領域に弾性率の小さい絶縁性材料から
なる低弾性率層２０が設けられている。この低弾性率層
２０は、パッド３０が形成されている部分ではくさび状
の傾斜部を有している。低弾性率層２０の上には、ウエ
ハ１内の半導体素子と外部機器との間に流れる信号を入
出力するための外部電極として機能するランド３２が設
けられており、このランド３２とパッド３０との間を接
続する金属配線３１が設けられている。上記パッド３０
と金属配線３１とランド３２とは同一の金属層からな
り、併せて金属配線パターン３３を構成している。そし
て、ランド３２の上には、外部電極端子として機能する
金属ボール４０が設けられている。また、半導体装置全
体の上には、金属ボール４０が形成されている領域を露
出して、その他の領域を覆うソルダーレジスト膜５０が
形成されている。つまり、ソルダーレジスト膜５０の開
口部に露出するランド３２に金属ボール４０が接合され
た構造となっている。
【００６７】一方、ウエハ１の上には、多数のコンタク
ト端子６２を有する検査ボード６１がコンタクト端子６
２を下方に向けた状態で配置されている。この検査ボー
ドの各コンタクト端子６２と、ウエハ１上の金属ボール
４０とを相対向させるように位置合わせし、加圧して両
者を接触させるようにしている。
【００６８】また、検査ボード６１は、電源・信号発生
器や出力信号検出器を備えた検査装置７０に電気的に接
続されている。そして、検査ボード６１内には、図示さ
れていないが、上記検査装置７０とコンタクト端子６２
とを電気的に接続するための配線が設けられている。
【００６９】本実施形態の検査方法によると、各金属ボ
ール４０及び各コンタクト端子６２の高さにばらつきが
あっても、ウエハ１上の低弾性率層２０が緩衝材の機能
を有することからそのばらつきが吸収されて両者が確実
に接触させることができ、ウエハレベルでの半導体装置
の検査を行なうことができる。また、ウエハ上に直線状
に並ぶ素子電極１１同士の間の間隔よりも、二次元的に
配置された外部電極端子である金属ボール４０間の間隔
を広くできるので、検査ボード６１上の配線の形成も容
易である。
【００７０】ここで、コンタクト端子６２には、検査ボ
ード６１上にメッキ法や印刷法によって直接形成された
ランド状の端子を用いているが、コンタクト端子６２と
金属ボール４０との間に、スプリングプローブや、垂直
方向のみに導電性を有する導電性シートを介設すること
で、金属ボール４０とコンタクト端子６２との接触をよ
り確実なものとすることもできる。
【００７１】さらに、ウエハ上の半導体装置を所定の温
度に加熱することにより、バーンイン検査方法としても
用いることができる。ただし、バーンイン検査などの高
温での検査を行なう場合は、検査ボード６１は、半導体
素子と熱膨張係数の近いガラス基材やセラミック基材を
用いることが好ましい。
【００７２】なお、個々の半導体チップに切り離してか
ら、金属配線や外部電極端子を設けた状態で半導体装置
の検査を行なってもよい。
【００７３】
【発明の効果】本発明の半導体装置は、ウエハの半導体
基板上にも形成可能な構造を有し、小型で薄型の半導体
装置であり、また従来のようにリードによる電極の接続
ではなく、金属配線層により電極と接続するものである
ため、微細加工に適し、多ピンに対応できる半導体装置
である。さらに弾性体層を下地として、その上に外部電
極と一体化された金属配線層が形成されているため、金
属配線層の断線を防止し、また外部電極の熱応力を緩衝
でき、基板実装時の接合の信頼性を向上することができ
る。
【００７４】また製造方法においては、半導体基板上に
弾性体層を形成することで柔軟性シートを省くことがで
きるため製造コストを下げることができ、また微細な配
線も形成可能であり、かつ本半導体基板をマザー・ボー
ドに実装後のはんだ接合部にかかる熱ストレスを緩和す
ることができ、より低コストで高性能な小型半導体装置
を形成することができる。
【図面の簡単な説明】
【図１】第１の実施形態における半導体装置の構造をソ
ルダーレジスト膜を部分的に開口して示す斜視図であ
る。
【図２】第１の実施形態における半導体装置の断面図で
ある。
【図３】第１の実施形態における半導体装置の製造工程
のうち薄膜金属層の上に厚膜金属層を形成するまでの工
程を示す断面図である。
【図４】第１の実施形態における半導体装置の製造工程
のうちメッキレジスト膜を除去した後の工程を示す断面
図である。
【図５】外部電極端子として導電性突起を有する第２の
実施形態における半導体装置の構造をソルダーレジスト
膜を部分的に開口して示す斜視図である。
【図６】金属配線層のランドを外部電極端子として機能
させるようにした第３の実施形態における半導体装置の
構造をソルダーレジスト膜を部分的に開口して示す斜視
図である。
【図７】周辺部に素子電極を配置した第４の実施形態に
おけるソルダーレジスト膜を部分的に開口して示す斜視
図である。
【図８】第１〜第４の実施形態における低弾性率層の端
部の断面形状のバリエーションを示す半導体装置の部分
断面図である。
【図９】第５の実施形態における半導体装置の検査方法
を示す断面図である。
【図１０】従来の低弾性率層を備えた半導体装置の断面
図である。
【符号の説明】
１ ウエハ １０ 半導体基板 １１ 素子電極 １２ パッシベーション膜 １３ 薄膜金属層 １４ メッキレジスト膜 １５ 厚膜金属層 ２０ 低弾性率層（弾性体層） ３０ パッド ３１ 金属配線 ３２ ランド（外部電極） ３３ 金属配線パターン ４０ 金属ボール ４１ 導電性突起 ５０ ソルダーレジスト膜（保護膜） ６１ コンタクト端子 ６２ 検査ボード ７０ 検査装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 隈川 隆博 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 村上 慎司 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 原田 豊 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平８−330313（ＪＰ，Ａ) 特開 平８−250498（ＪＰ，Ａ) 特開 平８−222571（ＪＰ，Ａ) 特開 平８−203906（ＪＰ，Ａ) 特開 平８−102466（ＪＰ，Ａ) 特開 平４−280458（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子が配設されている半導体基板
    と、 上記半導体基板の主面上に配列され、上記半導体素子に
    電気的に接続される素子電極と、 上記半導体基板の主面上に形成され、上記素子電極の上
    方に位置する第１の開口部を有するパッシベーション膜
    と、 上記パッシベーション膜上に形成され絶縁性の弾性材料
    からなる弾性体層と、 上記半導体基板の主面上の上記素子電極と、上記パッシ
    ベーション膜の上記第１の開口部の縁部とを少なくとも
    露出させるように、上記弾性体層を部分的に除去して形
    成された第２の開口部と、 上記素子電極の上から上記弾性体層の上に亘って連続的
    に形成された金属配線層と、 上記金属配線層の一部として上記弾性体層の上に設けら
    れ、外部機器との電気的接続を行なうための外部電極と
    を備えている半導体装置。
  2. 【請求項２】 半導体素子と該半導体素子に電気的に接
    続される素子電極とを有する半導体基板の主面上に、上
    記素子電極の上方に位置する第１の開口部を有するパッ
    シベーション膜を形成する第１の工程と、 上記パッシベーション膜上に、絶縁性材料により構成さ
    れる弾性体層を形成する第２の工程と、 上記弾性体層を部分的に除去して、上記素子電極と、上
    記パッシベーション膜の第１の開口部の縁部とを少なく
    とも露出させるように第２の開口部を形成する第３の工
    程と、 上記弾性体層およびその第２の開口部が形成された基板
    上に、上記第１の開口部及び第２の開口部に露出してい
    る素子電極の上から上記弾性体層に亘り、一部が外部機
    器との電気的接続を行なうための外部電極として機能す
    る金属配線層を形成する第４の工程とを備えている半導
    体装置の製造方法。
JP06967598A 1997-06-06 1998-03-19 半導体装置およびその製造方法 Expired - Fee Related JP3335575B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP06967598A JP3335575B2 (ja) 1997-06-06 1998-03-19 半導体装置およびその製造方法
TW087108148A TW388936B (en) 1997-06-06 1998-05-26 Semiconductor device and manufacture thereof
PCT/JP1998/002397 WO1998056041A1 (fr) 1997-06-06 1998-05-28 Dispositif semi-conducteur et son procede de fabrication
EP06002382A EP1653511A2 (en) 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same
KR10-1999-7007955A KR100537243B1 (ko) 1997-06-06 1998-05-28 반도체 장치 및 그 제조방법
US09/381,381 US6313532B1 (en) 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same
DE69834561T DE69834561T2 (de) 1997-06-06 1998-05-28 Halbleiteranordnung und herstellungsverfahren dafür
EP98921896A EP0991119B1 (en) 1997-06-06 1998-05-28 Semiconductor device and method for manufacturing the same
US09/886,971 US6812573B2 (en) 1997-06-06 2001-06-25 Semiconductor device and method for manufacturing the same
US09/933,836 US20020000655A1 (en) 1997-06-06 2001-08-22 Semiconductor device and method for manufacturing the same
US10/916,445 US20050006749A1 (en) 1997-06-06 2004-08-12 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-148860 1997-06-06
JP14886097 1997-06-06
JP06967598A JP3335575B2 (ja) 1997-06-06 1998-03-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH1154649A JPH1154649A (ja) 1999-02-26
JP3335575B2 true JP3335575B2 (ja) 2002-10-21

Family

ID=26410845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06967598A Expired - Fee Related JP3335575B2 (ja) 1997-06-06 1998-03-19 半導体装置およびその製造方法

Country Status (7)

Country Link
US (4) US6313532B1 (ja)
EP (2) EP0991119B1 (ja)
JP (1) JP3335575B2 (ja)
KR (1) KR100537243B1 (ja)
DE (1) DE69834561T2 (ja)
TW (1) TW388936B (ja)
WO (1) WO1998056041A1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449307B1 (ko) * 1998-06-12 2004-09-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6396145B1 (en) 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
TW536794B (en) 1999-02-26 2003-06-11 Hitachi Ltd Wiring board and its manufacturing method, semiconductor apparatus and its manufacturing method, and circuit board
JP4024958B2 (ja) 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2000347051A (ja) * 1999-03-30 2000-12-15 Toppan Printing Co Ltd 光・電気配線基板及びその製造方法並びに実装基板
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
KR100430203B1 (ko) * 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP2003179183A (ja) * 1999-10-29 2003-06-27 Hitachi Ltd 半導体装置およびその製造方法
JP2011071542A (ja) * 1999-10-29 2011-04-07 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
JP2001319994A (ja) * 2000-02-29 2001-11-16 Allied Material Corp 半導体パッケージとその製造方法
WO2001071805A1 (fr) * 2000-03-23 2001-09-27 Seiko Epson Corporation Dispositif a semi-conducteur, procede de fabrication, carte de circuit, et dispositif electronique
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP3640876B2 (ja) 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
DE10052452A1 (de) * 2000-10-23 2002-05-08 Siemens Ag Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
US6713880B2 (en) 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2003234433A (ja) 2001-10-01 2003-08-22 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
JP2003124393A (ja) 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP2004104103A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
US7193326B2 (en) * 2003-06-23 2007-03-20 Denso Corporation Mold type semiconductor device
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
DE10345395B4 (de) * 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
US7528069B2 (en) * 2005-11-07 2009-05-05 Freescale Semiconductor, Inc. Fine pitch interconnect and method of making
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP4049186B2 (ja) * 2006-01-26 2008-02-20 ソニー株式会社 光源装置
US7538429B2 (en) * 2006-08-21 2009-05-26 Intel Corporation Method of enabling solder deposition on a substrate and electronic package formed thereby
JP4322903B2 (ja) * 2006-08-29 2009-09-02 シャープ株式会社 半導体装置、および半導体装置の製造方法
TWI381464B (zh) * 2008-08-29 2013-01-01 瀚宇彩晶股份有限公司 The bump structure and its making method
CN101572990B (zh) * 2008-04-28 2012-12-19 鸿富锦精密工业（深圳）有限公司 电路板原板
US8569167B2 (en) * 2011-03-29 2013-10-29 Micron Technology, Inc. Methods for forming a semiconductor structure
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
WO2013052372A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8422171B1 (en) 2012-02-24 2013-04-16 Western Digital Technologies, Inc. Disk drive head stack assembly having a laminar flexible printed circuit with a conductive bump extending to a second conductive layer
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9520323B2 (en) * 2012-09-11 2016-12-13 Freescale Semiconductor, Inc. Microelectronic packages having trench vias and methods for the manufacture thereof
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
EP2838114A3 (en) * 2013-08-12 2015-04-08 Xintec Inc. Chip package
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102387541B1 (ko) * 2015-03-25 2022-04-18 삼성전자주식회사 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN109690351B (zh) * 2016-09-23 2022-12-09 深圳帧观德芯科技有限公司 半导体x射线检测器的封装
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム
CN114220904B (zh) * 2021-12-12 2023-09-26 武汉华星光电半导体显示技术有限公司 显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2958136B2 (ja) 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2792532B2 (ja) 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
JP3259562B2 (ja) 1995-01-27 2002-02-25 富士電機株式会社 バンプ付き半導体装置の製造方法
JPH08222571A (ja) 1995-02-13 1996-08-30 Sony Corp フリップチップｉｃとその製造方法
JP3362545B2 (ja) 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
JP3356921B2 (ja) * 1995-03-24 2002-12-16 新光電気工業株式会社 半導体装置およびその製造方法
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
JP3402086B2 (ja) * 1996-09-10 2003-04-28 松下電器産業株式会社 半導体装置およびその製造方法
TW459323B (en) * 1996-12-04 2001-10-11 Seiko Epson Corp Manufacturing method for semiconductor device
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts

Also Published As

Publication number Publication date
KR100537243B1 (ko) 2005-12-19
US6313532B1 (en) 2001-11-06
US6812573B2 (en) 2004-11-02
DE69834561D1 (de) 2006-06-22
JPH1154649A (ja) 1999-02-26
DE69834561T2 (de) 2006-09-14
US20050006749A1 (en) 2005-01-13
EP0991119A1 (en) 2000-04-05
US20010033021A1 (en) 2001-10-25
KR20000075876A (ko) 2000-12-26
TW388936B (en) 2000-05-01
EP0991119A4 (en) 2002-01-23
WO1998056041A1 (fr) 1998-12-10
EP1653511A2 (en) 2006-05-03
EP0991119B1 (en) 2006-05-17
US20020000655A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
JP3335575B2 (ja) 半導体装置およびその製造方法
US6633081B2 (en) Semiconductor device on a packaging substrate
US7619315B2 (en) Stack type semiconductor chip package having different type of chips and fabrication method thereof
JP3996315B2 (ja) 半導体装置およびその製造方法
KR100659527B1 (ko) 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조
US6420787B1 (en) Semiconductor device and process of producing same
WO2000059033A1 (fr) Tableau de repartition, tableau de connexion, dispositif semi-conducteur, son procede de fabrication, carte de circuit imprime, et instrument electronique
JP2004056135A (ja) １つの金属層を備え折り返されたテープ領域アレイ・パッケージ
JP3618212B2 (ja) 半導体装置及びその製造方法
JP3313058B2 (ja) 半導体装置とその製造方法
JP2785444B2 (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JPH11204560A (ja) 半導体装置及びその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP2001007252A (ja) 半導体装置およびその製造方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP3957928B2 (ja) 半導体装置およびその製造方法
JP4465891B2 (ja) 半導体装置
JP3394696B2 (ja) 半導体装置及びその製造方法
KR100963618B1 (ko) 반도체 패키지 및 이의 제조 방법
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP2003017655A (ja) 半導体実装体およびそれを用いた半導体装置
JPH10321670A (ja) 半導体装置
JP4817548B2 (ja) 半導体装置およびその接続構造
JPH0982752A (ja) 半導体装置
JP4892791B2 (ja) マルチチップモジュール用の中間基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070802

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees