JP2003124393A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003124393A
JP2003124393A JP2001319440A JP2001319440A JP2003124393A JP 2003124393 A JP2003124393 A JP 2003124393A JP 2001319440 A JP2001319440 A JP 2001319440A JP 2001319440 A JP2001319440 A JP 2001319440A JP 2003124393 A JP2003124393 A JP 2003124393A
Authority
JP
Japan
Prior art keywords
stress relaxation
semiconductor device
semiconductor
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001319440A
Other languages
English (en)
Inventor
Yoshihide Yamaguchi
欣秀 山口
Shigeharu Tsunoda
重晴 角田
Hiroyuki Tenmyo
浩之 天明
Hiroyuki Hozoji
裕之 宝蔵寺
Naoya Isada
尚哉 諫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001319440A priority Critical patent/JP2003124393A/ja
Priority to US10/271,572 priority patent/US7084498B2/en
Publication of JP2003124393A publication Critical patent/JP2003124393A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】応力緩和性能に優れ、かつＰｂフリー半田を採
用することのでき、さらに半導体素子を収容するパッケ
ージの縮小化が可能な半導体装置を提供する。 【解決手段】半導体チップ１と、該半導体チップの表面
に形成した絶縁膜と、該絶縁膜上に形成した複数個の突
起状の応力緩和材２、該応力緩和材の少なくとも頂部を
被覆した突起電極３と、該突起電極と前記半導体チップ
の素子電極を電気的に接続する配線４を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法にかかり、特に応力緩和構造を備えた半導体
装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置とこの半導体装置を実装する
基板との接続の信頼性を確保するため、前記半導体装置
と基板との間に、そこに生じる応力を緩和する応力緩和
層を形成した半導体装置が提供されてる。
【０００３】例えば、特開１１−５４６４９号公報（第
１の公知例）には、半導体基板の上に低弾性率層を形成
し、さらにこの低弾性率層の上に外部接続端子である複
数の金属ボールを形成した半導体装置が開示されてい
る。
【０００４】また、特開平２−２７２７３７号公報（第
２の公知例）には、半導体素子のアルミパッド電極と、
前記半導体素子上であって前記アルミニウムパッド電極
の一部を除いて形成された保護膜と、該保護膜の上に形
成された突起部と、前記アルミニウムパッド電極と突起
部表面と覆う如く設けた接続パターンと、前記突起部お
よび前記接続パターンから成る突起電極の少なくとも頂
部を露出するように、前記保護膜および接続パターン上
に設けた絶縁層とからなる半導体の突起電極構造が開示
されている。
【０００５】また、特開平７−４５６６５号公報（第３
の公知例）には、回路基板と半導体素子の熱膨張係数の
相違より生じる応力を緩和するために、半導体素子の突
起電極が接合される回路基板の接続電極層の下に、弾性
率の小さい材料による層（低弾性樹脂層）を設けた回路
基板が開示されている。
【０００６】また、特開２０００−３５３７６３号公報
（第４の公知例）には、半導体ウエハ上に形成した再配
線層および再配線層と接続するＣｕめっき層、該Ｃｕめ
っき層上に形成した台形上の樹脂フィルム層、並びにこ
のフィルム層上に形成し、前記めっき層と接続する金属
層からなる突起電極が示されている。
【０００７】
【発明が解決しようとする課題】上記第１の公知例の半
導体装置は、１つの応力緩和層の上に複数の外部接続端
子を形成している。このため各々の外部接続端子に加わ
る応力を応力緩和層で効率よく緩和することが困難であ
る。さらに、前記応力緩和層は傾斜部を有するため、外
部接続端子が形成される応力緩和層の平坦部が小さくな
る。このため、多数の外部接続端子を有する半導体装置
においては、その小型化、多ピン化を実現することが困
難である。また、応力緩和層がフィラを有する場合に
は、応力緩和層の表面が凸凹になり、応力緩和層の表面
に微細配線を形成することが困難になる。また、傾斜部
に配線を形成するため、焦点深度が深い（大きい）露光
機および配線層の上に厚膜のレジスト膜が必要となる。
【０００８】また、上記第２から第４の公知例では、応
力を緩和する役割を有する突起部全体を金属層等で覆う
ため、突起部における応力の緩和機能が低下するという
問題がある。
【０００９】また、上記第２から第４の公知例では、は
んだ中に不純物として含まれるウラニウム等の放射性元
素の崩壊に伴ってα線が発生し、半導体素子のトランジ
スタ部の誤動作を引き起こす問題に関して考慮されてい
ない。
【００１０】また、上記第２から第４の公知例では、応
力を緩和する突起部を用いて半導体装置の検査をするこ
とについては示唆、開示されていない。さらに、半導体
装置の外部接続端子として用いられる半田には、環境に
与える影響を考慮してＰｂフリー半田（無鉛半田）が採
用される傾向にある。Ｐｂフリー半田は従来のはんだに
比べ硬くて脆いため、半導体装置と該半導体装置が実装
される基板との間の接続信頼性を向上させる何らかの手
段を採用することがより一層求められる。また、Ｐｂフ
リーはんだの場合、はんだ中に不純物として含まれる放
射性元素は、 例えばＳｎの精錬の際に残留する放射性
元素であるポロニウムなどであり、ポロニウムの元素崩
壊で発生するα線の遮蔽に関して何らかの手段を講ずる
ことが求められる。
【００１１】本発明の目的は、半導体装置と半導体装置
が実装される基板との間に生じる応力を緩和し、より一
層接続信頼性が確保された半導体装置を提供することで
ある。
【００１２】また、本発明の目的は、応力緩和層を有す
る従来の半導体装置に比べ、薄型化された半導体装置を
提供することに有る。
【００１３】また、本発明の目的は、α線遮蔽性能を有
する応力緩和層を備えた半導体装置を提供することであ
る。
【００１４】また、本発明の目的は、接続信頼性が向上
したＰｂフリー半田を有する半導体装置を提供すること
である。
【００１５】また、本発明の目的は、半導体装置に形成
された突起状の応力緩和構造を用いて半導体検査を容易
に行う方法を提供するものである。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本願において開示される発明のうち、代表的なもの
の概要を簡単に説明すれば、次の通りである。半導体装
置であって、半導体チップと、前記半導体チップの表面
に形成した絶縁膜と、該絶縁膜上に形成した複数個の突
起状の応力緩和材と、該応力緩和材の少なくとも頂部を
被覆した突起電極と、該突起電極と前記半導体チップの
素子電極を電気的に接続する配線を有するものである。
【００１７】また、半導体装置であって、半導体チップ
と、該半導体チップの表面に形成した絶縁膜と、該絶縁
膜上に形成した複数個の突起状の応力緩和材と、該応力
緩和材毎に形成した外部接続端子と、該外部接続端子と
前記半導体チップの素子電極を電気的に接続する配線を
有するものである。また、前記半導体装置であって、前
記突起電極は前記突起状の応力緩和材の略上半分を被覆
するものである。
【００１８】また、前記半導体装置であって、前記配線
の一部分は前記応力緩和材の傾斜部に形成されているも
のである。
【００１９】また、前記半導体装置であって、前記配線
は前記突起状の応力緩和材の立ち上がり部分で幅広に形
成したものである。
【００２０】また、前記半導体装置であって、前記配線
はそれぞれ配線幅が異なる少なくとも２種類の配線を有
するものである。
【００２１】また、前記半導体装置であって、前記突起
状の応力緩和材は略錐体形状であるものである。
【００２２】また、前記半導体装置であって、前記突起
状の応力緩和材は略台形であるものである。
【００２３】また、前記半導体装置であって、前記突起
状の応力緩和材は略半球形であるものである。
【００２４】また、前記半導体装置であって、前記外部
接続端子は鉛を積極的に含まない鉛フリーはんだである
ものである。
【００２５】また、前記半導体装置は基板に実装した実
装構造体である。
【００２６】また、複数の半導体装置を基板に実装した
実装構造体であって、前記複数の半導体装置の少なくと
も１つが前記半導体装置であるものである。
【００２７】また、半導体装置の製造方法であって、素
子回路を形成した半導体ウエハを準備する工程と、前記
半導体ウエハに絶縁膜を形成する工程と、前記絶縁膜の
上に複数の突起状の応力緩和材を形成する工程と、前記
応力緩和材の上に外部接続端子を形成する工程と、前記
半導体ウエハを個別化する工程を有し、前記応力緩和材
はシリコン基板を異方性エッチングして形成した角錐状
の鋳型を用いて形成するものである。
【００２８】また、半導体装置の製造方法であって、素
子回路を形成した半導体ウエハを準備する工程と、前記
半導体ウエハに絶縁膜を形成する工程と、前記絶縁膜の
上に複数の突起状の応力緩和材を形成する工程と、前記
応力緩和材の上に外部接続端子を形成する工程と、前記
半導体ウエハを個別化する工程を有し、前記応力緩和材
は機械加工により形成した金型により形成するものであ
るまた、半導体装置の製造方法であって、素子回路を形
成した半導体ウエハを準備する工程と、前記半導体ウエ
ハに絶縁膜を形成する工程と、前記絶縁膜の上に複数の
突起状の応力緩和材を形成する工程と、前記応力緩和材
の上に外部接続端子を形成する工程と、前記半導体ウエ
ハを個別化する工程を有し、前記応力緩和材はマスクを
用いて印刷形成するものである。
【００２９】また、前記記載の半導体装置の製造方法で
あって、前記応力緩和材の上に外部接続端子を形成する
工程は、前記応力緩和材の少なくとも頂部を被覆して突
起電極を形成する工程と、前記突起電極と前記半導体装
置の素子電極を電気的に接続する配線を形成する工程を
有するものである。
【００３０】また、前記記載の半導体装置の製造方法で
あって、前記突起電極と前記配線は同一工程により形成
するものである。
【００３１】また、前記記載の半導体装置の製造方法で
あって、さらに接触部分を平坦化した半導体プローブを
前記突起電極に接触させて前記半導体ウエハに形成され
た半導体素子を検査する工程を有するものである。
【００３２】
【発明の実施の形態】以下、本発明の一実施例について
図を併用しつつ説明する。なお、全ての図において、同
一符号は同一部位を示しているため、重複する説明を省
いている場合があり、また説明を容易にするため各部の
寸法比を実際とは変えてある。
【００３３】また、各実施例では、半導体チップとは素
子回路が形成された半導体ウエハから切り出されたもの
をいい、配線や応力緩和構造は含まない。半導体素子と
は素子回路が形成された半導体ウエハが切り出されて半
導体チップの状態になる前（半導体ウエハ状態にある）
のものをいい、配線や応力緩和構造等を含まない。すな
わち、半導体チップと半導体素子の違いは、半導体ウエ
ハがダイシングされて個別化しているかどうかの差であ
る。また、半導体装置とは半導チップの上に配線、応力
緩和構造が形成されたものをいう。
【００３４】（全体形状）図１は本発明の実施例にかか
る半導体装置の上面図、図２はその製造方法の１例を示
す断面図である（詳細は後述する）。図１においては、
本実施例にかかる半導体装置の構造を理解しやすくする
ため、配線間絶縁および配線保護を目的として半導体装
置最表層に設ける樹脂層７と外部接続端子（半田バン
プ）８は省略して示している。また、図３には、ウエハ
状態である半導体素子の上に突起電極をエリアアレイ状
に配置した様子を示し、ウエハには個々の半導体装置へ
分割する際のきりしろとして設けるスペース３１を示し
ている。
【００３５】これらの図において、１はＬＳＩ等からな
る半導体チップ、２は表面保護膜６上に突起状に形成し
た応力緩和材からなる複数の応力緩和構造、３は応力緩
和構造２の少なくとも一部をそれぞれ被覆する突起電
極、４は前記各突起電極３と対応する素子電極５を接続
する配線層（再配線層ともいう）である。５は半導体チ
ップに形成された素子電極、６は電極５の上部の少なく
とも一部を除いて半導体チップ１上に形成されたパッシ
ベーション膜等からなる表面保護膜である。また、突起
電極３の上部には、外部接続端子となる半田バンプ８が
形成される。なお、素子電極５は図１に示したように略
矩形であってもよいし図３に示したように略円形であっ
てもよく、半導体チップの用途・特性に合わせて形状を
選択すると良い。例えば、略円形の方が形成しやすい場
合が多いが、略矩形の方が電気特性の検査には好都合な
場合が多い。
【００３６】また、図３は直上から見ているため、表面
保護層６は半導体装置の最表層に設ける樹脂層７と重な
り、また、応力緩和構造２の突起はバンプ８の陰になっ
ていていずれも見えない。突起電極３と配線層４は同じ
導体層により形成すると低コスト化の点で好ましいが、
用途・目的に応じて配線層４を２回にわけて形成した
り、配線層４と突起電極３とを別々に形成するなどして
も特段の問題はない。配線層４を２回にわけて形成する
例については後述する。
【００３７】図１より明らかなように本実施例にかかる
半導体装置では、半導体装置の外部接続端子（半田バン
プ）毎に応力緩和層を設けている。これにより、前記第
１の公知例が提案する半導体装置の上の広い範囲に応力
緩和層を形成した構造と比べて、応力緩和構造の断面係
数が小さくなり、各々の外部接続端子にかかる応力を効
率よく緩和することができる。従って、半導体装置の接
続信頼性は向上し、接続寿命が長くなる。
【００３８】また、独立した突起状の応力緩和材は素子
上のどこへ配置してもかまわない。従って、独立突起状
応力緩和構造２を半導体チップの全面に配置することも
特段の問題はないし、それぞれの大きさは同じでなくて
も良い。
【００３９】素子電極５は半導体チップ１の表面に自由
に配置できる。例えば、図３に示すように半導体素子の
特定の領域、例えば、素子中央部あるいは素子周辺部
（図３では素子周辺部）に設けることもできるし、図４
に示すように素子電極５を半導体チップ１の全表面に分
配して配置することも可能である。
【００４０】図３では、最外列のはんだバンプの間を通
るように配線層４（再配線層ともいう）を設けているの
で、配線層４の配線幅に制限がある。はんだバンプ８は
突起電極３の上部に形成される。図３に示すようにハン
ダバンプが周辺２列形状の場合には、少なくともいずれ
かのはんだバンプの間に配線が一本通過することとな
る。ここで図５に示すように、外部接続端子（はんだバ
ンプ）の径（Ｙ１）と隣あう外部接続端子の外周の距離
（Ｙ２）が同じ大きさだと仮定し、配線層４と外部接続
端子の外周との間には電気的干渉を考慮して配線幅と同
じ間隔をとるとする。この場合、配線幅の最大値はバン
プピッチ（Ｙ３）の約１／６になる。また、上記と同じ
条件で周辺列数をｎ列とした場合、配線幅最大値とはん
だバンプピッチとの関係は次式で近似表現できる。
【００４１】はんだバンプピッチ ≒ ２×（配線幅最
大値×（２ｎ―１）） 一方、図４に示すように素子全面に素子電極を分配して
設ける際には、バンプ間に配線層４を設ける必要はな
く、また、配線層４を長く引き回す必要もない。この場
合、配線幅の最大値とはんだバンプピッチとの関係は次
式で近似表現できる。
【００４２】 はんだバンプピッチ ≒ ２×配線幅最大値 上記２つの式から明らかなように、素子電極を素子全面
に分配して設けることにより、（１）同じ配線幅の場合
はバンプピッチの短縮、（２）同じバンプピッチの場合
は配線幅の増大がそれぞれ達成できる。
【００４３】バンプピッチを短縮できると、素子サイズ
が小さくても所望のバンプ数を設けることができるの
で、素子シュリンクが可能となる。すなわち、同一パッ
ケージサイズの場合には多端子化が達成できる。
【００４４】一方、バンプピッチを同じにして配線幅を
増大すると、配線抵抗の低減など電気特性の向上が達成
できる。上述のように、図４の構造は図３の構造と比べ
て配線層４の長さが短くなっているので、配線抵抗を同
じにするのであれば配線幅を小さくすることができる。
このように配線幅を小さくすると配線間の電気容量など
電気特性の観点で有利になる。
【００４５】なお、配線層４を２回にわけて形成した構
造でもかまわない。例えば図６に例示するように、配線
層４を２層構造としても良い。図６は素子電極５が中心
に２列（接続電極５ａ，５ｃに隠れて見えない）に形成
され、バンプ８は半導体装置の周辺に２列に形成されて
いる。素子電極５とバンプ８は、接続電極（５aから５
d）（接続電極５ａ，５ｃは素子電極５の上に形成され
ている）および配線層（４aから４c）により電気的に接
続されている。なお、図６において、左半分は最表面樹
脂層７、第２配線層４ｃ、および層間絶縁層１０を取り
除いて第１配線層４ａが見えるようにしてあり、図６右
半分は最表面樹脂層７を取り除いて第２配線層４ｃが見
えるようにするとともに層間絶縁層越しに見える第１配
線層４ａを点線で示している。
【００４６】すなわち、配線層４の一部（第１配線層４
a）はバンプの下層に形成されている。さらに第１配線
層４aは、素子電極５の直上に形成した接続電極５aと、
バンプ下層にあってかつバンプ間に配置した接続電極５
bとを接続している。この接続電極５bはその上部に形成
した接続電極５dおよび配線層４b（第２配線層）を介し
て、該半導体装置の外周に近い側のバンプと接続されて
いる。第２配線層の別の一部(配線層４c)は素子電極５
の直上に形成した接続電極５cと該半導体装置の中心に
近い側のバンプ８とを接続している。
【００４７】配線層を２層構造とすることにより、配線
層とバンプとの構造的な干渉のみならず、電気的な干渉
も緩和されるので、配線層４aと配線層４bとの合計の長
さを図３における対応する配線の長さとあまり変えずに
配線幅を広げたり、逆に、配線幅を同じにする場合に
は、バンプピッチを狭めることができるようになる。
【００４８】また、接続電極５aは第１配線層と同じ層
にあり、接続電極５cは第２配線層と同じ層にある。素
子電極５の上に接続電極５a、接続電極５aの上に接続電
極５cが積み上がっているが、図６の例では、その順に
電極径（さしわたし）が大きくなっているので下部の電
極が見えない。なお、別の構造例として、接続電極５c
の下部の接続電極５aを省略して、接続電極５cが直接素
子電極５に接続していても差し支えない。
【００４９】（応力緩和構造）本実施例にかかる半導体
装置の各応力緩和構造の厚さは約１０μｍから約１５０
μｍである。半導体装置の上の広い範囲に応力緩和層を
形成した前記第１の公知例が提案する構造の場合、約３
５μｍから１５０μｍの厚さが必要であったのに対し
て、本実施例にかかる半導体装置の構造では効率よく応
力を緩和できるため、各応力緩和構造の厚さを小さくで
きる。従って、本実施例にかかる半導体装置はより薄型
化を実現することができる。
【００５０】紫外光、半田ボールから生じるα線などに
よるトランジスタの誤動作を防止するためには、応力緩
和構造の厚さとして３０μｍ程度あることが望ましい
が、半導体装置の素子特性、応力緩和特性、配線4の構
成などを考慮して厚みを適宜選択するとよい。すなわ
ち、応力緩和層の厚みをさらに薄くしたい場合は、配線
4の材質やその厚みを適宜調整することによってトラン
ジスタ誤動作防止が達成できる。例えば、配線層４など
に使用される銅やニッケルなどの導体の有するα線遮蔽
係数は応力緩和構造に用いられる有機樹脂のα線遮蔽係
数の概略３〜４倍程度である。このため応力緩和構造の
厚みを１０μｍ薄くするためには、配線層４を２〜３μ
ｍ程度厚く形成するとよい。なお、配線層が紫外光や可
視光も効率的に遮蔽することはいうまでもない。
【００５１】また、紫外光照射によって記録内容の少な
くとも一部を消去するという使い方をするプログラマブ
ルＲＯＭなどでは、応力緩和層の厚さは上記値より小さ
く設定することが望ましい。
【００５２】なお、前述のように隣り合うバンプ８のピ
ッチは、 はんだバンプピッチ ≒ ２×（配線幅最大値×（２ｎ
―１）） あるいは、 はんだバンプピッチ ≒ ２×配線幅最大値 の式で表示される。また、図３や図４に示す構造は、各
バンプの下部にそれぞれ１個ずつ応力緩和構造を有して
いる。このため応力緩和構造のピッチも上記と同様に、
以下の式で表現できる。
【００５３】応力緩和構造のピッチ ≒ ２×（配線幅
最大値×（２ｎ―１）） あるいは、 応力緩和構造のピッチ ≒ ２×配線幅最大値 なお、実用的な観点から言うと、応力緩和構造のピッチ
は、その上部にバンプを形成するプロセスの歩留まりに
よっても制限を受けることはいうまでもない。
【００５４】また、応力緩和構造の形状としては、錐体
等の突起形状または突起の先端部が平坦化された、例え
ば、略円錐台や略角錐台のような形状等が望ましい。
【００５５】錐体形状の場合には、応力緩和構造および
その上に形成される突起電極を用いてウエハレベルで半
導体装置（半導体素子）の検査（動作検査）を容易に行
うことができる。すなわち、図７に示すように、従来の
半導体装置（半導体素子）の検査は、先端が尖った接触
端子を有する半導体試験プローブを半導体装置（半導体
素子）の電極に接触させて行っていた。しかし、半導体
試験プローブの接触端子を半導体装置（半導体素子）の
素子電極５にあわせて狭ピッチに形成し、かつその先端
を尖らすことは必ずしも容易ではない。このため、素子
電極５を半導体素子表面に配置するに際し、試験プロー
ブの作製コストを考慮した上で設計する必要が生じ、電
気特性の観点から見て最適配置になるように素子電極５
を設けることが困難となっていた。例えば、図４に例示
するように素子電極５をエリアアレイ状に配置すると、
従来技術では半導体装置（半導体素子）の検査を実用的
に実施することが困難であった。
【００５６】一方、本実施例にかかる半導体装置では、
半導体装置の突起電極自体が尖っているため、半導体試
験プローブの先端を尖らせなくても相対的に点接触が達
成でき、先鋭化した先端をもつ突起電極は半導体試験プ
ローブの接触端子と良好な接触を保つことができる。従
って、図８に示すように、本実施例の半導体素子の性能
検査には先端の尖っていない試験プローブを使用できる
ので、狭ピッチな半導体試験プローブや、エリアアレイ
配置の半導体試験プローブを作製することも容易にな
る。このため、こうしたプローブを用いた半導体検査コ
ストが低減し、従って、本実施例の半導体装置の製造コ
ストが低減する。
【００５７】また、ウエハレベルにおける半導体素子の
検査に従来の半導体試験プローブを用いた場合、プロー
ビング操作によりプローブ尖端点が次第に摩滅して徐々
に点接触が維持できなくなってくる。しかし、半導体素
子上の突起電極を尖らせることによりこの問題も解決で
きる。より具体的に述べると、上述の通り本実施例で
は、半導体素子上の突起電極を尖らせておいて先端の尖
っていないプローブを用いてウエハレベルで半導体素子
検査を実施できる。このようなウエハレベルの素子検査
の場合、プロービング操作をおこなってもプローブ先端
は尖っていないため、従来見られたような先端の摩耗は
ほとんど起こらない。従って、プローブの寿命が長くな
り、半導体装置の製造コストが低減できる。
【００５８】なお、上記のプロービング操作の際に、半
導体素子上の突起電極先端が尖っているためごくわずか
に摩耗することになって、その結果生じた異物がプロー
ブ先端に付着し、次第に蓄積する場合がある。このよう
な場合、プローブ先端に対してクリーニング処理をおこ
なってやれば、こうした異物は除去できる。従来のプロ
ーブの場合は、クリーニング処理をおこなうだけで尖端
が丸くなる危険性があったが、本実施例のように尖端が
尖っていないプローブを使うとその危険性も低下してお
り、プローブのクリーニング処理をおこなっても問題は
生じず、逆にクリーニング処理をおこなうことによりプ
ローブの寿命を延ばすことができる。
【００５９】本実施例では上述のように半導体装置の電
極が応力緩和構造を有しているので、半導体装置の電極
（外部接続端子）の高さバラツキがある場合でも、プロ
ービング操作での問題が発生しない。プロービング操作
でプローブ先端を半導体装置（半導体素子）の電極へ押
し当てる際に電極の応力緩和構造の変形によって前記バ
ラツキを緩和・吸収できるからである。そのため、半導
体装置を製造する工程のプロセスマージンが広がり、そ
の結果として半導体装置の製造コストも低減できる。
【００６０】また、プローブの接触端子先端の高さのバ
ラツキも同様の機構によって吸収できるため、半導体装
置（半導体素子）検査用プローブを製造する工程のプロ
セスマージンが広がり、従って、検査プローブを低コス
トで製造でき、その結果としてそれを用いて検査する対
象となる半導体装置の製造コストも低減できる。
【００６１】本実施例では同一の半導体素子上に形成す
るすべての応力緩和構造の厚さ、大きさは同一である必
要はない。例えば、図１に示すように、応力緩和構造が
アレイエリア状または半導体装置の周辺に複数列に配置
される場合、大きな応力が加わり易い最外周の応力緩和
構造は、他の応力緩和構造より大きくするのがよい。
【００６２】（応力緩和構造の物性値、材料）応力緩和
構造２の構成材料として、ペースト状のポリイミド、変
成アミドイミド樹脂、エステルイミド樹脂等を用いるこ
とができる。
【００６３】また、応力緩和構造２の材料として、その
ガラス転移点温度は１５０℃以上が好ましく、１８０℃
以上がより好ましい。さらに２００℃以上であると最も
好ましい。これらの温度範囲にあれば、ウエハレベルで
半導体素子のバーイン検査等を行なう場合にも問題が生
じない。
【００６４】さらに、応力緩和構造２用の材料の硬化温
度は１００℃から２５０℃までのものを用いることが望
ましい。硬化温度がこれより低い場合は半導体装置製造
時の工程内での温度管理が難しく、硬化温度がこれより
高くなると半導体素子の特性が変化する懸念がある。
【００６５】硬化後の応力緩和構造はスパッタ、めっ
き、エッチングなどのさまざまな工程にさらされること
から、耐熱性、耐薬品性、耐溶剤性などの特性も要求さ
れる。具体的には、耐熱性として、そのガラス転位温度
(Tg)が１５０℃以上４００℃以下であることが望まし
く、より望ましくはTgが１８０℃以上、最も望ましくは
Tgが２００℃以上である。図９はガラス転移温度(Tg)と
線膨張係数の関係を示す実験結果である。これよれば、
ガラス転移温度(Tg)が２００℃以上であれば、製造プロ
セスの途中でクラックが発生していないことが分かる。
なお、工程中での様々な温度処理における変形量を抑え
る観点から、Tｇ以下の領域での線膨脹係数（α１）は
小さいほど（具体的には３ｐｐｍに近いほど）好まし
い。一般に低弾性材料は線膨脹係数が大きい場合が多い
が、本実施例で好適な応力緩和構造２材料の線膨脹係数
の範囲は３ｐｐｍ〜３００ｐｐｍの範囲であることが望
ましい。より好ましくは３ｐｐｍ〜２００ｐｐｍの範囲
であり、さらに好ましい線膨脹係数の範囲は３ｐｐｍ〜
１５０ｐｐｍである。
【００６６】一方、熱分解温度（Td）は約３００℃以上
であることが望ましい。Tdがこれらの値を下回っている
とプロセス中での熱工程、例えばスパッタやスパッタエ
ッチ工程で樹脂の変形、変質や分解が起こる虞がある。
例えば、スパッタ工程中に熱分解を起こすと樹脂から生
じる分解ガスがスパッタチャンバーを汚し、その結果と
してスパッタ成膜に不良が生じたり他製品の製造へも悪
影響を及ぼしたりする虞がある。耐薬品性の観点から言
うと、３０％硫酸水溶液や１０％水酸化ナトリウム水溶
液への２４時間以上の浸漬で変色、変形などの樹脂変質
が起こらないことが望ましい。耐溶剤性としては、溶解
度パラメーター（ＳＰ値）が８〜２０(cal/cm3)1/2とな
ることが望ましい。
【００６７】応力緩和構造２用の構成材料がベースレジ
ンに幾つかの成分を変成してなる材料である場合には、
その組成の大部分が上記溶解度パラメータの範囲にはい
っていることが望ましい。より具体的にいうと、溶解度
パラメータ（ＳＰ値）が８未満あるいは２０超である成
分が５０重量％を越えて含有されていないことが望まし
い。上記範囲を超えると、プロセスの途中で樹脂が膨潤
して変形したり、あるいは樹脂が溶解したりなどの不具
合が生じやすくなる。
【００６８】上述した耐薬品性や耐溶剤性が不十分な場
合には、適用可能な製造プロセスが限定される場合があ
り、製造原価低減の観点から好ましくないこともある。
現実的には、これらの特性を満足する材料コストとプロ
セス自由度とを総合的に勘案した上で、応力緩和構造２
用の材料を決定すると良い。
【００６９】応力緩和構造は、半導体ウェーハより大幅
に小さい弾性係数、例えば室温において０．１ＧＰａか
ら２０ＧＰａの弾性係数（ヤング率）を有する樹脂材料
により形成する。より望ましい弾性係数の範囲は１０Ｇ
Ｐa以下である。この範囲の弾性係数を有する樹脂材料
により形成されている応力緩和構造であれば信頼性のあ
る半導体装置を提供することができる。すなわち、０．
１ＧＰaを下回る弾性係数の樹脂材料により形成されて
いる応力緩和構造の場合、半導体チップそのものの重量
を支えることが困難になって半導体装置として使用する
際に特性が安定しないという問題が生じやすい。一方、
１０ＧＰaを越える弾性係数の樹脂材料により形成され
ている応力緩和構造を使用しても応力緩和の点では特段
の問題はないが、そのような材料は種類が限定され、か
つ、所望の突起形状に加工することが必ずしも容易では
ない。
【００７０】なお、半導体装置の上の広い範囲に応力緩
和層を形成した前記第１の公知例が提案する構造では、
応力緩和構造２自身が持っている内部応力のためにウェ
ーハの反りが発生し、露光工程でのピントズレなどが発
生しがちになるという課題があったが、本願の提案する
構造ではこうした危険性は軽減されている。
【００７１】（突起電極）突起電極３は応力緩和構造２
を被覆する。このとき、突起電極３は応力緩和構造２の
一部のみ被覆することが望ましい。突起電極３が応力緩
和構造の一部のみを被覆している具体的な断面構造を図
１０に幾つか例示する。図１０(a)は突起電極が角錐状
の応力緩和構造２の略上半分を被覆した構造、図１０
(b)は角錐状応力緩和構造２の裾部領域の一部を除いて
被覆した構造、図１０(c)および図１０(d)は角錐状応力
緩和構造２の斜面中腹の一部を除いて被覆した構造であ
る。なお、図１０では応力緩和構造２を角錐の形状で表
示しているが、角錐に限らず、角錐台、円錐、円錐台、
円柱、など他の形状でも差し支えない。また、この図は
バンプ８および最表面樹脂層７を取り除いて表示してあ
る。
【００７２】応力緩和構造は被覆されていない領域の少
なくとも一部が素子の中心から見て外側となる方向を占
めていることが望ましい。例えば、図１１に例示する構
造の場合、応力緩和構造の被覆されていない領域が素子
の中心から見て外側となるように配置されている。この
ように配置すると半導体装置と該半導体装置が実装され
る基板との間で生じる熱応力に追随した応力緩和構造の
変形を速やかに起こすことができるため、応力緩和効果
が高い。
【００７３】なお、図１０は円柱状の応力緩和構造２を
有する半導体装置を真上から観察した状態を簡略化して
表示したもので、応力緩和構造の非被覆部を見やすくす
るためにはんだバンプを取りのぞき、素子電極もとりの
ぞいて応力緩和構造２と配線層４、突起電極３のみを表
示しており、パッドの数も減らしてある。
【００７４】なお、本発明の構造では、上記熱応力によ
り応力緩和構造が変形すると、同時に突起電極３やそれ
に接続している配線層４の少なくとも一部が変形する。
従って、該半導体装置が動作することによって、突起電
極３や配線層４に熱応力が繰り返し作用して次第に疲労
破壊が進展すると推察できる。このため、本発明では、
（１）突起電極３や配線層４の導体形状（厚みや導体幅
等）と導体材質、（２）配線層４と突起電極３とを接続
する方向、などを適宜調節することにより実用的範囲で
の疲労破壊を抑制している。例えば、半導体装置の応力
中心点からの距離やその方向により、配線と突起電極の
接続方向を図１０(c)の構造と図１０(d)の構造とに使い
分ける。すなわち、図１０に示したような突起電極の構
造を採ることにより、突起電極３が応力緩和構造の全体
を被覆する前記第２〜第４の公知例が提案する構造に比
べ、応力緩和構造の一部が開放されているため、より一
層応力を緩和することができる。
【００７５】（配線層４）該突起電極３および配線層４
はＣｕ等の公知慣用の導体をパターンめっきして形成す
ることができる。ここで配線層は、表面が平滑な絶縁膜
（パッシベーション膜）の上に形成するため、応力緩和
層の上に配線を形成するときよりも微細な配線を形成す
ることができる。従って、高密度な半導体装置を提供す
ることができる。
【００７６】また、配線層４は前記突起状の応力緩和構
造２の立ち上がり部分で幅広に形成することが望まし
い。例えば、図１１に示す配線４x、あるいは後述する
図１３および図１４に示すような幅広の形状に形成す
る。応力緩和構造２の熱応力による変形は、半導体素子
と応力緩和構造２の接触面（エッジ部）で生じやすいた
め、応力緩和構造２の立ち上がり部分で幅広に形成する
ことにより断線を防止することができる。逆にいえば、
配線層断線防止のために設ける配線層の幅広部分は突起
状の応力緩和材の立ち上がり部分のみに限定することが
できるため、素子サイズの小型化、あるいは多端子化に
有利である。
【００７７】なお、配線層４の導体幅はすべて同じ太さ
にする必要はなく、例えば図１２に示すように電源配線
およびグランド配線線と信号線で配線の幅を変えるよう
にしてもよい。この場合、電気的な特性を考慮すると一
般には電源配線およびグランド線を信号線よりも太くす
ることが望ましい。
【００７８】信号線を太くした場合、これにより配線の
有する容量成分が増加し、高速動作時に影響を及ぼすか
らである。逆に電源配線およびグランド配線を太くする
と電源電圧が安定するという効果が期待できる。
【００７９】したがって、図１３および図１４に示すよ
うに信号用配線については、応力緩和構造の傾斜部にお
いて配線を太くしたパターンとし、電源用またはグラン
ド用配線については傾斜部およびパッシベーション膜上
で一様に太くすることが望ましい。
【００８０】（外部接続端子）外部接続端子８は突起電
極３上に形成される。外部接続端子としては、環境に与
える影響を考慮して、いわゆる鉛フリー半田が用いられ
る。鉛フリー半田とは、半田の中に積極的に鉛を含まな
いように製造された半田である。鉛フリー半田として、
Ｓｎ−Ａｇ系半田、Ｓｎ−Ａｇ−Ｃｕ系半田、Ｓｎ−Ｚ
ｎ系半田、特にＳｎ−3.0Ａｇ−0.5Ｃｕ半田を用いるの
がよい。
【００８１】鉛フリー半田は、従来用いられていた鉛を
含む半田にくらべ、硬くてもろいため、外部接続端子自
身で応力を緩和することは困難である。しかし、本実施
例のように、鉛フリー半田である外部接続端子を応力緩
和構造の上に形成することにより、外部接続端子にかか
る応力を低減することができる。
【００８２】なお、半導体装置を実装基板（ユーザ基
板）等に実装し、さらにその実装基板を他の基板に実装
する場合には、半導体装置とユーザ基板との接続部（外
部接続端子）と、このユーザ基板と前記他の基板との接
続部で温度階層を設ける必要がある。このような場合、
半導体装置とユーザ基板との接続部（外部接続端子）に
は、いわゆる高温系の鉛フリー半田を用いるのが望まし
い。
【００８３】また、突起電極３の上部へのはんだ供給は
公知慣用のはんだ供給方法、例えば、はんだレベラー、
ペースト印刷、ピン転写、スーパージャフィット、ボー
ル振り込みなどを用いることができる。特に、突起電極
の先端部が平坦化された形状の場合、その上部へ直接ボ
ールを振り込むことも容易である。
【００８４】また、突起電極の上に半田を形成せずに、
突起の先端部が平坦化された突起電極をそのまま外部接
続端子として利用する、いわゆるランドグリッドアレイ
として使用しても差し支えない。
【００８５】半導体装置は、突起電極の頂部に半田バン
プを形成し、該半田バンプを介して基板（ユーザ基板）
と半田づけ接続される。本実施例にかかる半導体装置は
応力緩和構造を有しているため、半導体装置を基板に実
装する場合にアンダーフィルを充填する必要はない。無
論、ユーザが半導体装置と基板との間の接続信頼性を一
層確保したい場合に、アンダーフィルを充填してもよい
ことはいうまでもない。
【００８６】本実施例によれば、応力緩和構造を、例え
ばバンプ毎にそれぞれ独立した突起として形成するの
で、応力緩和作用をより有効に利用できる。すなわち、
独立突起として形成した応力緩和構造は、公知例１が提
案する構造と比べて断面係数が小さくなり変形量を大き
く設定できる。また、公知例２〜４が提案する突起構造
と比べると、本構造は突起電極が応力緩和構造を被覆し
ていない箇所があることにより、バンプの半田に作用す
る応力を低減することができ、その接続寿命が増大す
る。
【００８７】また、前記半田として、硬くて脆いＰｂフ
リー半田を利用しても、接続信頼性を確保することがで
きる。
【００８８】また、応力緩和構造の高さを所定の大きさ
に設定することにより、半田バンプからのα線や外部か
らの紫外光を遮蔽することもできる。
【００８９】（半導体装置の製造方法）以下、本実施形
態にかかる半導体装置の製造方法を説明する。図２は突
起状の応力緩和構造および突起電極を形成する方法の一
例を示す図である。
【００９０】まず、図２（ａ）に示すように、半導体製
造工程における前工程を終了したウエハを用意する。な
お、ここでは説明の簡略化のために、ウェハ全面ではな
く半導体素子１個の領域を取り出して例示してある。ま
た、以下で説明するウェハ一括で処理をする、いわゆる
ウェハレベルチップサイズパッケージの製造プロセスで
は、ウェハから個片毎に切り出した後に行う個片毎への
処理に適用できることは言うまでもない。
【００９１】続いて、図２（ｂ）に示すように、半導体
素子に形成した表面保護膜上のそれぞれのはんだバンプ
に相当する位置に突起状の応力緩和構造２を形成する
（形成方法は後述する）。
【００９２】続いて、図２（ｃ）に示すように、スパッ
タ法などを用いてめっきの種膜となる導電体層を形成し
た後、突起状の応力緩和構造２の突起高さよりも低く
（薄く）レジスト２ａを成膜する。これにより、応力緩
和構造２の頂部はレジストに覆われないか、あるいは覆
われるとしても薄いレジスト膜となる。
【００９３】公知例１が提案するように複数のバンプに
わたる台地形状で応力緩和構造を形成する場合には、応
力緩和構造の上面に形成する配線の厚みよりも厚くなる
ようにレジスト２ａを形成する必要があり、その結果と
して、該台地状応力緩和構造の裾にあたる場所ではレジ
ストがうまくパターニング出来にくいという問題があ
る。具体的に言うと、液状レジストの成膜の際には、台
地状応力緩和構造の裾部でレジスト膜厚が他より厚くな
って、現像不良が起きやすい。一方、あらかじめ均一な
膜厚に成形されたフィルム状のレジストを使用すると、
台地状応力緩和構造裾部へのレジスト密着が不足して露
光・現像時に裾部のレジストが剥がれやすくなる。本実
施例では、応力緩和構造２の頂部へのレジスト成膜する
必要がなく、無論、応力緩和構造２頂部のレジストのパ
ターニングも必要ないので、上記のような問題はいずれ
も発生せず、広いプロセスマージンが確保できるため歩
留まりが向上し、その結果として、半導体装置の製造コ
ストを低減できる。
【００９４】また、台地状応力緩和構造の上面にも表面
保護層と同様の微細配線を形成するためには、台地状応
力緩和構造の膜厚よりも焦点深度の大きな光学系を有す
る露光装置が必要となる。概して、露光装置の光学系は
焦点深度を大きくすると解像性が低下するので、公知例
1が提案するような台地状応力緩和構造の上面と下面と
を一括で露光する場合には、配線微細化に限界がある。
これに対し、本実施例では、突起上部での微細配線ひき
まわしは不要であるので、応力緩和構造２の突起頂部で
のレジストが不要となって、その結果として応力緩和構
造２の厚みよりも薄いレジストが使用できる。これによ
り、焦点深度の大きな露光装置が不要となって、半導体
装置の製造にかかわる設備費用の低減が達成できる。ま
た、公知例１が提案する構造よりも微細な配線へも対応
可能となる。
【００９５】続いて、図２（ｄ）に示すように、前記レ
ジスト２ａをフォトリソグラフィ工程を利用してパター
ニングした後、Ｃｕ等をパターンめっきして前記突起電
極３および配線層４を形成する。なお、ここでは、突起
電極３と配線層４とを一括で形成できるようにするた
め、フォトリソグラフィ工程の際にはこれらの両方のパ
ターンを含むフォトマスクを使用した。応力緩和構造２
の頂部はレジストの上部から飛び出しているので、その
表面を覆うようにめっきがつく。
【００９６】続いて、図２（ｅ）に示すように、前記レ
ジストを剥離除去する。図２（ｆ）は、このようにして
形成された応力緩和構造２、突起電極３および配線層４
を示す。ここで電極３は尖っているため、試験装置と電
気的接触を確保しやすく、半導体素子（半導体装置）の
機能試験、バーイン試験を容易に行うことができる。ま
た、電極に高さばらつきが生じている場合であっても、
応力緩和構造により高さばらつきを吸収することがで
き、半導体素子（半導体装置）の電極と試験装置のプロ
ーブとの間で安定した接触を得ることができる。
【００９７】続いて、図２（ｇ）に示すように、突起電
極の一部を残して半田レジストを成膜する。なお、この
半田レジストの成膜は、フォトリソグラフィを用いても
良いし、印刷によっても構わない。公知慣用のはんだレ
ジスト成膜技術が使用できる。
【００９８】続いて、図２（ｈ）に示すように前記残さ
れた突起電極部に半田バンプを形成する。このとき、前
記突起電極のはんだレジストに覆われていない部分全面
に半田が濡れ拡がる。はんだバンプ８の形成の後、ウエ
ハをダイシングして、半導体装置が完成する。
【００９９】この半導体装置は、半田バンプにより実装
基板（ユーザ基板）に実装される（図２（ｉ））。
【０１００】本実施例にかかる方法によれば、前記レジ
スト２ａの厚みは前記突起高さより薄くできるため、前
記フォトリソグラフィ工程に用いる露光装置の焦点深度
を低く抑えることができる。
【０１０１】また、半導体装置の突起電極を用いて、半
導体試験装置と電気信号の授受を行い、半導体装置の検
査を容易に行うことができる。
【０１０２】また、応力緩和層を半導体装置上に一面に
形成する場合に比べ、半導体ウエハ（半導体装置）の反
りを低減できる。従って、半導体装置の製造において、
より精度高く配線を形成することができる。
【０１０３】（応力緩和構造の形成方法）図１５ないし
図２４は、前記突起状応力緩和構造２を形成する方法を
示す図であり、図１５はシリコン異方性エッチングによ
り形成した角錐状、例えば４角錐状の鋳型を利用して応
力緩和材を形成する例を示す図である。なお、これらの
図では、説明簡略化のために半導体素子１個の領域を取
り出して図示しているが、処理工程はウェハ全面であっ
ても同じである。
【０１０４】まず、図１５（ａ）に示すようにシリコン
基板３１上にシリコン酸化膜３２を形成し、さらに該酸
化膜にフォトリソグラフィ工程を利用して４角形状の開
口部を形成する。次いで該開口部を利用して異方性エッ
チングを行い、シリコン基板３１に４角錐状の鋳型３３
を形成する。次いで図１５（ｂ）に示すように前記鋳型
内にペースト状のポリイミド等の応力緩和材樹脂を充填
印刷する。なお、充填印刷に先立って、鋳型３３を含む
基板３１の表面に公知慣用の離型処理を施しておくとよ
い。次いで、前記充填印刷により形成した４角錐状の応
力緩和材を半導体ウェハ１０１上に転写する（図１５
（ｃ））。なお、本実施例ではウェハへの転写をおこな
ったが、各半導体素子をウェハから切り出した後に個片
毎に応力緩和材を転写しても良いことはいうまでもな
い。
【０１０５】この方法の特徴は、（１）フォトリソグラ
フィ工程を用いてシリコン基板３１上に鋳型を形成す
る、（２）鋳型と半導体素子とが同じシリコン基板であ
る、という点にある。
【０１０６】このように、フォトリソグラフィ工程を用
いていることにより、位置精度や開口形状精度が高い鋳
型作製が達成できる。また、結晶性シリコンに対してシ
リコンの結晶方位に従って溶解するシリコンの異方性エ
ッチングという処理をおこなっているので、鋳型の凹み
部の形状精度が高い。この方法では、凹み部の形状精度
は使用するシリコン基板が含む結晶欠陥の含有率に依存
しているが、結晶欠陥率が極めて低く、実用上は全く欠
陥を含んでいないとみなせるシリコン基板は安価に入手
できるので、フォトリソグラフィによる位置精度、開口
形状精度と併せることにより、高い加工精度での鋳型形
成が達成できる。なお、形状を変更するためには、シリ
コン基板の結晶方位を、例えば（１００）を（１１０）
に代えると良い。
【０１０７】こうして得られるシリコン基板上に刻み込
まれた鋳型の凹み部に充填された応力緩和材は、半導体
素子を作り込まれたウェハと鋳型基板とを張り合わせる
ことによって該半導体素子上に転写される。この際、鋳
型とウェハとの両者の熱膨張係数が一致していて転写の
際の寸法変化も同じであり、その結果として、応力緩和
材を位置精度よく転写することができる。
【０１０８】図１６は、金型を利用して応力緩和材を形
成する例を示す図である。まず、図１６（ａ）に示すよ
うに、機械加工により、例えば円錐台形状のくぼみ４０
２を形成した金型４０１を作成する。なお、くぼみは円
錐台形状に限らず、角錐や角錐台、半球などでも構わな
い。例えば、図１７に示すように、金型５０１に形成し
た略半球状のくぼみ５０２を用いて、本実施例と同様に
ウェハ１０１上に転写することができる。
【０１０９】次いで、前記と同様に前記金型４０１内に
ペースト状のポリイミド等の樹脂を充填印刷する。次い
で、前記充填印刷により形成した円錐台形状の応力緩和
材を半導体素子を作り込まれたウェハ１０１上に転写す
る。前記機械加工方法としては、プレス、エッチング、
レーザ加工、放電加工あるいは削りだし等の方法を採用
することができ、金型の材質や要求される加工精度、加
工コストに応じて適宜加工方法を選択できる上、所望の
くぼみ形状を形成できる。また、この方法は、シリコン
のような脆性材料を使用しないので、取扱が簡単であ
る。さらに、フォトリソグラフィ工程を使用しないので
金型を安価に製造することができる。
【０１１０】図１８は、ペースト印刷を利用して応力緩
和構造を形成する例を示す図である。まず、図１８
（ａ）に示すように、印刷用マスク６１を用意し、該印
刷用マスク６１と半導体ウェハ１０１とを位置合わせし
た状態で密着させ、この状態でスキージ６２を印刷マス
ク６１上を移動させる。これにより印刷マスク上に配置
したペースト６３はマスク６１のパターン開口部に充填
される。次いで、図１８（ｂ）に示すように印刷用マス
ク６１を除去すると、半導体ウェハ６０上には突起状の
応力緩和構造２が形成される。なお、印刷マスク６１除
去の際には、マスク６１を上方に移動してもよいし、あ
るいはウェハ１０１を下方に移動しても良い。
【０１１１】前記ペースト６３として、熱硬化に先立っ
て溶融するような熱可塑性の樹脂前駆体や熱可塑性樹脂
を利用すると、図１８に示すような略半球状の応力緩和
構造２を得ることができる。また、図１９に示すよう
に、熱硬化に先立って溶融するような熱硬化性の樹脂６
３に代えて、溶融することなく溶剤を除去して固化でき
る熱可塑性樹脂のワニス７３を利用してウェハ１０１に
印刷すると、印刷用マスク開口形状に従って、例えば略
台形状の応力緩和構造を得ることができる。
【０１１２】図２０は、ピン転写印刷を利用して応力緩
和構想を形成する例を示す図である。まず、図２０
（ａ）に示すように、複数のピン８１の先端に樹脂８２
を付着し、この状態で前記ピン８１を半導体素子が作り
込まれたウェハ１０１上に接近して、前記付着した樹脂
８２をウェハ１０１上に転写する。次いで、図２０
（ｂ）に示すように前記ピン８１を上方に移動するか、
ウェハ１０１を下方へ移動して除去すると、半導体ウェ
ハ１０１上には突起状の応力緩和構造２を形成すること
ができる。なお、このピン転写印刷に代えて、インクジ
ェット装置等を利用して前記応力緩和材をウェハ１０１
上に噴出して突起状の応力緩和構造２を形成することが
できる。
【０１１３】図１５〜図１９に例示するような、金型あ
るいは印刷マスクを使用する製造方法を用いた場合、製
品の品種毎に金型や印刷マスクを用意する必要があり、
また、金型やマスクに欠陥や破損が生じた場合には新た
に作り直す必要があるが、所望のパターンの金型やマス
クを用意すれば所望の応力緩和構造２を確実かつ簡便、
迅速に形成できる。また、金型あるいは印刷マスクを繰
り返し使用することにより、半導体素子１個あたりの金
型あるいは印刷マスクの製造コストは小さい。
【０１１４】一方、図２０に例示するように金型を使用
しない方法を用いる場合には位置合わせに時間がかかっ
たり、あるいは応力緩和構造２の形状制御は必ずしも容
易ではないが、金型や印刷マスクを加工する手間が省略
できる。こうした特徴を考慮して、適用する製品・用途
に応じ、適宜、これらの製造方法から選択するとよい。
【０１１５】図２１は、フォトリソグラフィ工程を利用
して応力緩和構造を形成する例を示す図である。まず、
図２１（ａ）に示すように、半導体素子を作り込んだウ
ェハ９０上に感光性の応力緩和材の層２ｐＬを形成す
る。層２ｐＬの形成に際しては、前記応力緩和材が液状
の場合はスピンコート法、カーテンコート法等を利用す
ることができる。また、応力緩和材がシート状の場合は
シートラミネート法を利用することができる。次にこの
ようにして形成した応力緩和層２ｐＬ上に露光マスクを
配置し、該マスクを利用して前記感光性の応力緩和材２
ｐＬを露光し現像する。図２１（ｂ）に露光現像後の半
導体ウエハ１０１およびウエハ上に形成した突起状の応
力緩和構造２を示す。この例では、感光性のある応力緩
和材の層２ｐＬを使用するため、応力緩和材の価格が非
感光性の材料よりも高くなる傾向があるが、フォトリソ
グラフィを使用しているために、得られる応力緩和構造
の位置精度、形状精度が高い。なお、図１５に例示する
フォトリソグラフィを用いて鋳型作製を経る製造方法で
は、フォトマスクからの形状転写は２段階（フォトマス
ク→鋳型→ウェハ）であり、図２１に例示する方法では
形状転写が１段階であるため、図２１に例示する方法は
図１５に例示する方法よりも位置精度、形状精度が高く
なる傾向がある。
【０１１６】図２２は、フォトリソグラフィ工程を利用
して応力緩和材を形成する他の例を示す図である。ま
ず、図２２（ａ）に示すように、半導体素子を形成した
ウェハ１０１上に非感光性の応力緩和材の層２Ｌを形成
する。層２Ｌの形成に際しては、図２１の例と同様の方
法が採用できる。次に、図２２（ｂ）に示すように、前
記形成した応力緩和層２Ｌ上にエッチングレジスト２ｂ
を成膜する。このエッチングレジストの成膜方法もスピ
ンコート、カーテンコート、シートラミネート法など公
知慣用な成膜方法を使用できる。続いて、露光マスクを
用いて前記レジストを露光現像し、さらに該レジストを
用いて前記応力緩和材の層２Ｌを形成する樹脂層をエッ
チング除去する。エッチングに際してはドライエッチン
グまたはウエットエッチングを採用することができる。
その後前記レジストを除去すると、図２２（ｃ）に示す
応力緩和構造２を得ることができる。
【０１１７】図２２に例示する方法では成膜工程が２回
必要であり、図２１に例示する方法よりも工程が長くな
るが、非感光性の応力緩和材２Ｌと公知慣用なエッチン
グレジストを組み合わせて使用できるので、感光性のあ
る応力緩和材料２ｐＬを使用する図２１の方法よりも材
料費が低減できる。また、図２１で例示した方法にほぼ
匹敵する位置合わせ精度、形状精度も得られる。
【０１１８】図２３は突起状応力緩和構造２を形成する
さらに他の例を示す図である。まず、図２３（ａ）に示
すように、半導体素子を作り込んだウェハ１０１上に非
感光性の応力緩和材の層２Ｌを形成する。層２Ｌの形成
に際しては、図２１、図２２の場合と同様の方法が採用
できる。次に、図２３（ｂ）に示すように、レーザ加工
等の機械加工により応力緩和材の層２Ｌを加工して、例
えば台形状の応力緩和構造２を形成する。この形成方法
では、応力緩和材料に感光性は不要である。また、金型
やフォトマスクをあらかじめ作製しておく必要もないの
で、半導体素子の製造に取りかかれるまでの時間（製造
リードタイム）が短縮できる。
【０１１９】図２４は、一旦形成した応力緩和材の形状
を変更する例を示す図である。まず、図２４（ａ）に示
すように、ウエハ１０１上に応力緩和材の層２ａを形成
する。層２ａの形成に際しては、鋳型転写法、印刷法、
あるいはフォトリソグラフィ法等、具体的には、図１５
から図２３に例示した方法などを利用できる。次に、図
２４（ｂ）に示すように、層２ａを加熱溶融した後、冷
却固化する。これにより半球状の応力緩和構造を得るこ
とができる。前記応力緩和材としては熱可塑性樹脂など
を用いることができる。
【０１２０】図２５は、ウエハに応力緩和構造が形成さ
れた状態をウエハを斜め上から観察した図である。図１
３に示すように、ウェハ１０１全面にパッシベーション
膜等からなる表面保護膜６を設け、さらにその上の全面
に複数の突起状応力緩和構造２が形成されている。な
お、簡便化のために図２５では拡大図のみに応力緩和構
造を表示している。
【０１２１】図２６ないし図２９は、独立した突起状の
応力緩和構造を有する半導体パッケージ（半導体装置）
を製造する代表的な方法を示す図である。
【０１２２】まず、図２６から順を追って説明する。図
２６（ａ）に示すようにシリコン基板２１を用意する。
次に図２６（ｂ）に示すように、シリコン基板２１を前
述のように異方性エッチングして、角錐形のくぼみを有
する鋳型を形成する。次いで該鋳型の表面にスパッタ法
あるいはめっき等公知慣用の方法によって、例えば銅か
らなる導電層２２を形成し、さらに前記くぼみ部に応力
緩和材用のワニス２３を充填、硬化する。ワニスが硬化
する課程で体積収縮が起こり、応力緩和材が前記くぼみ
の下部に沈み込んで略すり鉢状の表面形状となる。次い
で、全面にレジストを成膜し、フォトリソグラフィなど
の公知慣用の方法でパターン作製した後、このレジスト
をマスクとして前記導電層２２をパターンエッチングし
て突起電極３および配線層４を形成すると図２６（ｃ）
となる。このとき成膜する前記レジストの膜厚は上記ワ
ニスの体積収縮分で良い。そのため、レジストをフォト
リソグラフィでパターニングする場合、露光工程で使用
する露光装置の焦点深度は所望の応力緩和構造２の厚み
と比べて浅くても充分である。なお、前記応力緩和材は
硬化時に収縮した場合、必要に応じて収縮分の応力緩和
材を追加するとよい。
【０１２３】次に図２６（ｄ）に示すように、例えばポ
リイミドからなる絶縁層を形成する。すなわち、前記銅
からなる導体層およびポリイミドからなる絶縁層を少な
くとも各１層以上積層してなる配線層（ポリイミド／銅
配線層）２４を形成する。次に図１４（ｅ）に示すよう
に、前記配線層２４上に、例えば金バンプ付きの半導体
素子２５を搭載・接合し、さらに前記配線層２４と半導
体素子２５間の空間を高剛性の樹脂２６で充填する。こ
こでは、半導体素子２５の接合部に金バンプを用いた
が、公知慣用の接続部材を使用することができる。この
樹脂はアンダーフィルと呼ばれ、接続部を補強する効果
がある。次に図２６（ｆ）に示すように、突起電極およ
び配線層２４とシリコン基板２１とを分離した後、前記
突起電極の先端部に半田バンプ８を形成することで半導
体装置（半導体パッケージ）が得られる。なお、はんだ
バンプ形成を省略して、いわゆるランドグリッドアレイ
として使用しても問題はない。また、図２６(g)に示す
ように、複数の半導体素子（例えば、素子２５aと素子
２５b）を搭載・接合したマルチチップパッケージとす
ることも差し支えない。
【０１２４】図２７は独立した突起状の応力緩和構造を
有するパッケージを製造する他の方法を示す図である。
なお、図２７（ａ）ないし図２７（ｅ）で行う処理は図
２６で行うそれと同じであるので説明を省略する。本図
の方法では、図２７（ｅ）に示す処理の後、図２７
（ｆ）に示すように、半導体素子を樹脂２７でモールド
する。その後、突起電極３および配線層２４をシリコン
基板２１から剥離し、前記突起電極の先端部に半田バン
プ８を形成することで半導体装置（半導体パッケージ）
が得られる。この場合も、はんだバンプ形成を省略し
て、いわゆるランドグリッドアレイとして使用しても問
題はない。また、図２７(g)に示すように、複数の半導
体素子（例えば、素子２５aと素子２５b）を搭載・接合
したマルチチップパッケージとすることも差し支えない
し、アンダーフィル２６を省略してモールド樹脂２７の
みとしてもよい。
【０１２５】図２８は独立した突起状の応力緩和構造を
有するマルチチップパッケージを製造する方法のさらに
他の例を示す図である。図２８（ａ）ないし図２８
（ｄ）で行う処理は図２６で行うそれと基本的に同じで
あるので詳細な説明は省略するが、図２６で例示する製
造方法と図２８で例示する製造方法との違いは、配線層
の層数である。すなわち、図２６では１層であったポリ
イミド／銅配線層２４が図２８では３層（２４ａ、２４
ｂ、２４ｃ）になっている。本実施例では３層とした
が、所望の層数積層するとよい。
【０１２６】なお、本実施例では最上層の配線層２４ｃ
で半導体チップを搭載する接続パッド部の表面には例え
ば錫（Ｓｎ）めっきを施してあるが、表面に金（Ａｕ）
めっきを施したパッド、あるいは錫（Ｓｎ）ペーストを
印刷したパッドなど、公知慣用のパッド表面処理を使用
できる。次いで、図２８（ｅ）に示すように複数の半導
体チップ３５ａおよび３５ｂを載置し、Ａｕ−Ｓｎある
いはＡｕーＡｕ接合により前記チップ３５ａおよび３５
ｂと前記最上層の配線層とを接続する。なお、必要に応
じ、半導体チップが２個より多くてもかまわないし、チ
ップと配線層との接合方法がＡｕ−ＳｎやＡｕ−Ａｕ接
合以外への変更も可能である。次に、図２８（ｆ）に示
すように前記複数の配線層および複数の半導体チップを
樹脂３６によりモールドする。次いで、このようにして
形成した前記マルチチップパッケージ３７をシリコン基
板２１から剥離した後、前記突起電極の先端部に半田バ
ンプを形成してバンプ付きのマルチチップパッケージ３
７とする。このマルチチップパッケージは、例えば、図
２８（ｇ）に示すように基板（マザーボード）９に搭載
した状態で電子機器に組み込まれて使用される。該マル
チチップパッケージ３７を使用するに好適な電子機器と
しては、例えば、携帯電話、ＰＤＡ（Personal Digital
Assistance)、ノートパソコン等が挙げられる。
【０１２７】図２９は独立した突起状の応力緩和材を有
するパッケージを製造するさらに他の他方法を示す図で
ある。まず図２９(a)に示すように金属板１７０１を用
意し、例えば機械加工などにより、その表面にくぼみを
設ける。くぼみの形状は円錐台でも良いし、角錐台、半
球でも良く、加工可能な形状であれば特段の問題はな
い。次いで、図２９(ｂ)に示すように金属板の表面に銅
などの配線導体となる金属箔１７０２を成膜する。該金
属箔の成膜には公知慣用の方法、例えば、スパッタ、CV
D、めっきなどでよい。次いで、図２９（ｃ）に示すよ
うに該金型内にペースト状のポリイミド等の樹脂ワニス
を充填印刷、硬化し、引き続き、全面にレジストを成
膜、フォトリソグラフィなどの公知慣用の方法でパター
ン作製した後、このレジストをマスクとして前記金属箔
１７０２をパターンエッチングして突起電極および配線
層を形成する。こうして突起状の応力緩和構造３と配線
層４とが金属板１７０１上に形成された構造体が得られ
る。この後の工程、図２９（ｄ）から図２９（ｆ）は図
２６（ｄ）から図２６（ｆ）の工程と同様であるので詳
細な説明は省略する。図２６と図２９の違いは、前述の
ように金属板１７０１をめっきの種膜に使用してめっき
する点にあり、この方法によると安価かつ容易な処理で
成膜できる。
【０１２８】図３０は、例えば図２６〜図２９などに例
示した方法で製造される独立した突起状の応力緩和材を
有する半導体装置４１を少なくとも２つ以上、ここでは
半導体装置４１ａと４１ｂを多層配線基板５１に実装し
た構造例を示している。前記パッケージ４１ａと４１ｂ
は高温系（融点が２３０〜３００℃）のＰｂフリー半田
（無鉛半田４２）を用いて基板５１に半田付けしてあ
る。Ｐｂフリーはんだ、特に高温系のＰｂフリーはんだ
は硬くて脆いため、接続寿命を確保することは一般のモ
ジュール構造では困難であるが、本実施例の構造ではは
んだバンプの根元に応力緩和構造を有しており、該応力
緩和構造の変形によって熱応力が緩和されるので接続寿
命は十分に確保できる。一方、前記基板５１は低温系
（融点が２００℃以下）あるいは中温系（融点が２００
〜２３０℃）のＰｂフリー半田（無鉛半田）５２を用い
てさらに図示しない他の基板に半田付けする。前記低温
系あるいは中温系のＰｂフリー半田（無鉛半田）５２を
用いて基板５１を他の基板に半田付けする際のリフロー
温度により、前記半田４８が再溶融しないようにするた
めには、前記半田４８および５２の融点は３０℃以上異
なっていることが必要である。このため、前記半田４２
として具体例を挙げるとＡｕ−２０ｍａｓｓ％Ｓｎ（融
点２８０℃）を、また、半田５２の具体例を挙げるとＳ
ｎ−２％Ａｇ−７．５％Ｂｉ−０．５％Ｃｕ（液相線温
度２１１℃）を利用するとよい。
【０１２９】上述のように本願発明の技術を用いて、例
えば図１８に例示する構造をとることにより、Ｐｂ含有
はんだを用いずに温度階層を持たせ、かつ接続信頼性の
高いマルチチップモジュールを製造できる。
【０１３０】なお、以上の説明では、突起電極は突起状
の応力緩和構造毎に各１つずつ独立して配置したが、突
起状の１つの応力緩和構造に複数の突起電極および配線
層を備えることもできる。
【０１３１】以上説明したように、上記実施例によれ
ば、 （１）応力緩和構造を、例えばバンプ毎にそれぞれ独立
した突起として形成することができるので、応力緩和作
用をより有効に利用できる。すなわち、独立突起として
形成した応力緩和構造は、公知例１が提案するウエハレ
ベルチップサイズパッケージのそれよりも断面係数が小
さくなり変形量を大きく設定できる。従って、バンプの
半田に作用する応力を低減することができ、その接続寿
命が増大する。また、前記半田として、硬くて脆いＰｂ
フリー半田を利用することができる。さらにα線遮蔽機
能を有する応力緩和材の高さを大きく設定することがで
きるため、α線遮蔽機能が向上する。
【０１３２】（２）独立突起として形成した各応力緩和
構造毎に前記配線層を設けることができるため、各応力
緩和材の突起斜面に設ける配線層は原則として１本のみ
とすることができる。このため配線層の形成に際して、
高解像度、広焦点深度の露光装置は不要である。また、
プロセスマージンが増大するため製造工程を簡易化する
ことができる。
【０１３３】（３）応力緩和構造の上にその略上半分を
被覆するように突起電極を設ける。すなわち応力緩和構
造の略下半分を弾性の少ない突起電極で被覆しないの
で、応力緩和作用をより有効に利用できる。
【０１３４】（４）応力緩和構造の形成に際して、フォ
トリソグラフィ工程を利用することができるため、素子
サイズの小型化、あるいは多端子化に有利である。
【０１３５】（５）配線層を表面保護膜上に形成するこ
とができる。表面保護膜（パッシベーション膜）はきわ
めて平坦であるため、この保護膜上に形成する配線層は
微細線化が可能であり、素子サイズの小型化、あるいは
多端子化に有利である。
【０１３６】（６）独立した突起状の応力緩和構造を半
導体素子の全面に配置することが可能である。このた
め、図１に示すように配線層の微細線化が可能であり、
素子サイズの小型化、あるいは多端子化に有利である。
【０１３７】また、配線層断線防止のために設ける配線
層の幅広部分は突起状の応力緩和構造の立ち上がり部分
のみに限定することができ、半導体装置のサイズの小型
化、あるいは多端子化に有利である。
【０１３８】（７）突起状の応力緩和構造の頂部を被覆
する突起電極の先端を、例えば角錐形状等に先鋭化する
ことができる。先鋭化した先端をもつ突起電極は機能検
査装置の探針（接触端子）と良好な接触を保つことがで
きる。また前記機能検査装置の探針の先端は先鋭化する
ことは必要でなく、このため探針の寿命を増大すること
ができる。
【０１３９】
【発明の効果】以上説明したように本発明によれば、接
続信頼性が向上した半導体装置を提供することができ
る。
【図面の簡単な説明】
【図１】本発明の実施例にかかる半導体装置を示す図で
ある。
【図２】半導体装置のの製造方法の一例を示す図であ
る。
【図３】突起電極をエリアアレイ状に配置した様子を示
す図である。
【図４】素子電極を素子全面に分配して配置した様子を
示す図である。
【図５】外部接続端子の径と配線層の幅の関係を示す図
である。
【図６】配線層を２層構造とした半導体装置を示す図で
ある。
【図７】先端が尖った接触端子を有する半導体試験プロ
ーブと半導体装置の接触状態を示す図である。
【図８】先端が尖っていない接触端子を有する半導体試
験プローブと半導体装置の接触状態を示す図である。
【図９】ガラス転移温度と線膨張係数の関係の実験結果
を示す図である。
【図１０】突起電極が応力緩和構造の一部のみを被覆す
る構造を示す図である。
【図１１】応力緩和構造の被覆されていない領域が素子
の外側なるように配置した例を示す図である。
【図１２】電源配線およびグランド配線と信号配線で配
線幅を変えた例を示す図である。
【図１３】応力緩和構造の傾斜部において配線幅を幅広
に形成した信号配線の例を示す図である。
【図１４】応力緩和構造の傾斜部において配線幅を幅広
に形成した信号配線の他の例を示す図である。
【図１５】シリコン異方性エッチングにより形成した鋳
型を用いて突起状応力緩和構造を形成する方法を示す図
である。
【図１６】金型を用いて突起状応力緩和構造を形成する
方法を示す図である。
【図１７】金型に形成した半球状のくぼみを用いて突起
状応力緩和構造を形成する方法を示す図である。
【図１８】ペースト印刷を用いて突起状応力緩和構造を
形成する方法を示す図である。
【図１９】ペースト印刷を用いて突起状応力緩和構造を
形成する他の方法を示す図である。
【図２０】ピン転写印刷を用いて突起状応力緩和構造を
形成する方法を示す図である。
【図２１】フォトリソグラフィ工程を用いて突起状応力
緩和構造を形成する方法を示す図である。
【図２２】フォトリソグラフィ工程を用いて突起状応力
緩和構造を形成する他の方法を示す図である。
【図２３】突起状応力緩和構造を形成するさらに他の方
法を示す図である。
【図２４】一旦形成した応力緩和材の形状を変更する例
を示す図である。
【図２５】ウエハに応力緩和構造が形成された状態を斜
め上から観察した図である。
【図２６】応力緩和構造を有する半導体パッケージをを
製造する方法を示す図である。
【図２７】応力緩和構造を有する半導体パッケージをを
製造する他の方法を示す図である。
【図２８】応力緩和構造を有する半導体パッケージをを
製造するさらに他の方法を示す図である。
【図２９】応力緩和構造を有する半導体パッケージをを
製造するさらに他の方法を示す図である。
【図３０】応力緩和構造を有する半導体装置を多層基板
に実装した構造例を示す図である。
【符号の説明】
１ 半導体チップ ２ 応力緩和構造 ３ 突起電極 ４ 配線層 ５ 素子電極 ６ 表面保護膜 ７ 樹脂層 ８ 半田バンプ ９ ユーザ基板（マザーボード） １０ 層間絶縁層 ２１ シリコン基板 ２２ 導電層 ２３ ワニス ２４ 配線層 ２５ 半導体素子 ２６ 高剛性の樹脂（アンダーフィル） ２７，３６ 樹脂（モールド） ３７ マルチチップパッケージ ４２ Ｐｂフリー半田（高温系） ５１ 多層基板 ５２ Ｐｂフリー半田（低温系または中温系） ６１ 印刷マスク ６２ スキージ ６３，７３ ペースト ８１ ピン ８２ 樹脂 １０１ 半導体ウエハ １７０１ 金属板 １７０２ 金属箔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 天明 浩之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 諫田 尚哉 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 4M106 AA01 AD08 AD09 AD10 BA01 BA14 5F061 AA01 BA07 CA10 CB13

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと、 該半導体チップの表面に形成した絶縁膜と、 該絶縁膜上に形成した複数個の突起状の応力緩和材と、 該応力緩和材の少なくとも頂部を被覆した突起電極と、 該突起電極と前記半導体チップの素子電極を電気的に接
    続する配線を有することを特徴とする半導体装置。
  2. 【請求項２】半導体チップと、 該半導体チップの表面に形成した絶縁膜と、 該絶縁膜上に形成した複数個の突起状の応力緩和材と、 該応力緩和材毎に形成した外部接続端子と、 該外部接続端子と前記半導体チップの素子電極を電気的
    に接続する配線を有することを特徴とする半導体装置。
  3. 【請求項３】請求項１の記載において、前記突起電極は
    前記突起状の応力緩和材の略上半分を被覆することを特
    徴とする半導体装置。
  4. 【請求項４】請求項１から３のいずれか１項に記載の半
    導体装置であって、 前記配線の一部は前記応力緩和材の傾斜部に形成される
    ことを特徴とする半導体装置。
  5. 【請求項５】請求項１から４のいずれか１項に記載の半
    導体装置であって、前記配線は、前記突起状の応力緩和
    材の立ち上がり部分で幅広に形成したことを特徴とする
    半導体装置。
  6. 【請求項６】請求項１から５のいずれか１項に記載の半
    導体装置であって、前記配線はそれぞれ配線幅が異なる
    少なくとも２種類の配線を有することを特徴とする半導
    体装置。
  7. 【請求項７】請求項１から６のいずれか１項に記載の半
    導体装置であって、前記突起状の応力緩和材は略錐体形
    状であることを特徴とする半導体装置。
  8. 【請求項８】請求項１から６のいずれか１項に記載の半
    導体装置であって、前記突起状の応力緩和材は略台形で
    あることを特徴とする半導体装置。
  9. 【請求項９】請求項１から６のいずれか１項に記載の半
    導体装置であって、前記突起状の応力緩和材は略半球形
    であることを特徴とする半導体装置。
  10. 【請求項１０】請求項２から９のいずれか１項に記載の
    半導体装置であって、前記外部接続端子は鉛を積極的に
    含まない鉛フリーはんだであることを特徴とする半導体
    装置。
  11. 【請求項１１】請求項１から１０のいずれか１項に記載
    の半導体装置は基板に実装してあることを特徴とする実
    装構造体。
  12. 【請求項１２】実装構造体 複数の半導体装置を基板に実装した実装構造体であっ
    て、前記複数の半導体装置の少なくとも１つは請求項１
    から１０のいずれか１項に記載の半導体装置であること
    を特徴とする実装構造体。
  13. 【請求項１３】素子回路を形成した半導体ウエハを準備
    する工程と、 前記半導体ウエハに絶縁膜を形成する工程と、 前記絶縁膜の上に複数の突起状の応力緩和材を形成する
    工程と、 前記応力緩和材の上に外部接続端子を形成する工程と、 前記半導体ウエハを個別化する工程を備える半導体装置
    の製造方法であって、 前記応力緩和材は、シリコン基板を異方性エッチングし
    て形成した角錐状の鋳型を用いて形成することを特徴と
    する半導体装置の製造方法。
  14. 【請求項１４】素子回路を形成した半導体ウエハを準備
    する工程と、 前記半導体ウエハに絶縁膜を形成する工程と、 前記絶縁膜の上に複数の突起状の応力緩和材を形成する
    工程と、 前記応力緩和材の上に外部接続端子を形成する工程と、 前記半導体ウエハを個別化する工程を有する半導体装置
    の製造方法であって、 前記応力緩和材は、機械加工により形成した金型を用い
    て形成することを特徴とする半導体装置の製造方法。
  15. 【請求項１５】素子回路を形成した半導体ウエハを準備
    する工程と、 前記半導体ウエハに絶縁膜を形成する工程と、 前記絶縁膜の上に複数の突起状の応力緩和材を形成する
    工程と、 前記応力緩和材の上に外部接続端子を形成する工程と、 前記半導体ウエハを個別化する工程を有する半導体装置
    の製造方法であって、 前記応力緩和材は、マスクを用いて印刷形成することを
    特徴とする半導体装置の製造方法。
  16. 【請求項１６】請求項１３から１５のいずれか１項に記
    載の半導体装置の製造方法であって、 前記応力緩和材の上に外部接続端子を形成する工程は、 前記応力緩和材の少なくとも頂部を被覆して突起電極を
    形成する工程と、 前記突起電極と前記半導体装置の素子電極を電気的に接
    続する配線を形成する工程を含むことを特徴とする半導
    体装置の製造方法。
  17. 【請求項１７】請求項１６に記載の半導体装置の製造方
    法であって、 前記突起電極と前記配線は同一工程により形成すること
    を特徴とする半導体装置の製造方法。
  18. 【請求項１８】請求項１３から１７のいずれか１項に記
    載の半導体装置の製造方法であって、 接触部分を平坦化した半導体プローブを前記突起電極に
    接触させて前記半導体ウエハに形成した半導体素子を検
    査する工程を含むことを特徴とする半導体装置の製造方
    法。
JP2001319440A 2001-10-17 2001-10-17 半導体装置およびその製造方法 Withdrawn JP2003124393A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001319440A JP2003124393A (ja) 2001-10-17 2001-10-17 半導体装置およびその製造方法
US10/271,572 US7084498B2 (en) 2001-10-17 2002-10-17 Semiconductor device having projected electrodes and structure for mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001319440A JP2003124393A (ja) 2001-10-17 2001-10-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003124393A true JP2003124393A (ja) 2003-04-25

Family

ID=19136993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001319440A Withdrawn JP2003124393A (ja) 2001-10-17 2001-10-17 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US7084498B2 (ja)
JP (1) JP2003124393A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124437A (ja) * 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
JP2009117848A (ja) * 2008-12-04 2009-05-28 Seiko Epson Corp 電子基板及び電気光学装置並びに電子機器
JP2009521818A (ja) * 2005-12-27 2009-06-04 テッセラ，インコーポレイテッド コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法
US8143728B2 (en) 2005-07-14 2012-03-27 Seiko Epson Corporation Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus
JP5387407B2 (ja) * 2007-07-25 2014-01-15 富士通セミコンダクター株式会社 半導体装置
KR20180029492A (ko) * 2016-09-12 2018-03-21 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060258135A1 (en) * 2003-09-22 2006-11-16 Matsushita Electtric Industrial Co., Ltd. Semiconductor integrated circuit
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) * 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
KR101460141B1 (ko) * 2007-03-05 2014-12-02 인벤사스 코포레이션 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩
US7851333B2 (en) * 2007-03-15 2010-12-14 Infineon Technologies Ag Apparatus comprising a device and method for producing it
EP2183770B1 (en) 2007-07-31 2020-05-13 Invensas Corporation Method of forming through-substrate vias and corresponding decvice
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
JP2010212273A (ja) * 2009-03-06 2010-09-24 Elpida Memory Inc 半導体パッケージ用基板、該基板を用いた半導体パッケージ、および半導体パッケージ用基板の製造方法
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US9766269B2 (en) * 2012-12-29 2017-09-19 Power Probe TEK, LLC Conductive test probe

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH0745665A (ja) 1993-08-02 1995-02-14 Matsushita Electric Ind Co Ltd 半導体装置
US6423571B2 (en) * 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
JP3148202B2 (ja) 1999-06-11 2001-03-19 株式会社フジクラ 半導体パッケージ及びその製造方法
KR20020011440A (ko) * 1999-06-17 2002-02-08 마이클 골위저, 호레스트 쉐퍼 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
KR100361084B1 (ko) * 2000-01-21 2002-11-18 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6893901B2 (en) * 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143728B2 (en) 2005-07-14 2012-03-27 Seiko Epson Corporation Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus
JP2009521818A (ja) * 2005-12-27 2009-06-04 テッセラ，インコーポレイテッド コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法
KR101411482B1 (ko) * 2005-12-27 2014-06-24 테세라, 인코포레이티드 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법
JP2008124437A (ja) * 2006-10-19 2008-05-29 Matsushita Electric Ind Co Ltd 半導体ウェハ、その製造方法、および半導体チップの製造方法
US8330255B2 (en) 2006-10-19 2012-12-11 Panasonic Corporation Semiconductor chip
JP5387407B2 (ja) * 2007-07-25 2014-01-15 富士通セミコンダクター株式会社 半導体装置
JP2009117848A (ja) * 2008-12-04 2009-05-28 Seiko Epson Corp 電子基板及び電気光学装置並びに電子機器
KR20180029492A (ko) * 2016-09-12 2018-03-21 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법
KR102499518B1 (ko) 2016-09-12 2023-02-14 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
US20030071331A1 (en) 2003-04-17
US7084498B2 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
JP2003124393A (ja) 半導体装置およびその製造方法
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
JP6130312B2 (ja) 半導体装置及びその製造方法
JP2006128597A (ja) チップサイズパッケージの構造、及びその形成方法
US20070222072A1 (en) Chip package and fabricating method thereof
JP6458801B2 (ja) 半導体装置およびその製造方法
JPWO2015198836A1 (ja) 半導体装置およびその製造方法
TW200919679A (en) Circuit board and semiconductor device
JP6586952B2 (ja) 半導体装置およびその製造方法
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP5404513B2 (ja) 半導体装置の製造方法
JP3905032B2 (ja) 半導体装置、および、その製造方法
JP4117603B2 (ja) チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
US20090146299A1 (en) Semiconductor package and method thereof
JP6544354B2 (ja) 半導体装置の製造方法
JP2008118129A (ja) フリップチップ接続用基板及びその製造方法
JP2006278417A (ja) 半導体装置及び半導体装置の製造方法
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
US20090108448A1 (en) Metal pad of semiconductor device
KR100693207B1 (ko) 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법
KR100959856B1 (ko) 인쇄회로기판 제조방법
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP2010093106A (ja) 半導体装置およびその製造方法
JP2008147367A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070717

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070720