KR20020011440A - 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법 - Google Patents

가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법 Download PDF

Info

Publication number
KR20020011440A
KR20020011440A KR1020017016160A KR20017016160A KR20020011440A KR 20020011440 A KR20020011440 A KR 20020011440A KR 1020017016160 A KR1020017016160 A KR 1020017016160A KR 20017016160 A KR20017016160 A KR 20017016160A KR 20020011440 A KR20020011440 A KR 20020011440A
Authority
KR
South Korea
Prior art keywords
flexible
electronic device
protrusions
conductive
electronic
Prior art date
Application number
KR1020017016160A
Other languages
English (en)
Inventor
헤들러하리
하이멜알프레드
Original Assignee
마이클 골위저, 호레스트 쉐퍼
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 골위저, 호레스트 쉐퍼, 인피네온 테크놀로지스 아게 filed Critical 마이클 골위저, 호레스트 쉐퍼
Publication of KR20020011440A publication Critical patent/KR20020011440A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 전자 회로 및 적어도 제1 표면(2) 상에 마련되어 전자 회로를 접촉시키는 역할을 하는 전기 접점(1)을 구비한 전자 소자에 관한 것이다. 그러한 전자 소자에서는 제1 표면(2) 상에 절연 재료로 이뤄진 하나 이상의 가요성 돌출부(3)가 배치되고, 하나 이상의 가요성 돌출부(3) 상에 하나 이상의 전기 접점(1)이 배치되며, 하나 이상의 전기 접점(1)과 전자 회로와의 사이에서 가요성 돌출부(3) 상에 또는 그 내부에 도전로(8)가 배치된다.

Description

가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조 방법{ELECTRONIC COMPONENT WITH FLEXIBLE CONTACT STRUCTURES AND METHOD FOR THE PRODUCTION OF SAID COMPONENT}
그러한 전자 소자와 그 위에 전자 소자가 조립되는 기판과의 사이에서 예컨대 땜납 볼, 접촉 핀, 또는 직접적인 땜납 접합에 의해 전자 소자를 접촉시킬 경우에 문제가 되는 것은 열 하중이 걸리면 전자 소자와 기판이 상이하게 선 팽창될 수 있다는데 있다. 그 결과, 기판과 전자 소자간의 땜납 접합 부위에 기계적 응력이 생기게 된다. 그러나, 그러한 응력은 전자 소자 또는 기판의 다른 기계적 하중에 의해서도 발생될 수 있다. 그러한 응력은 전자 소자와 기판간의 땜납 부위를 손상시키거나 파괴시키는 결과를 가져온다.
US 5,685,885로부터는, 전기 접점이 가요성 층 상에 배치되는 선행 기술이 공지되어 있다. 그러나, 그러한 가요성 층은 발생된 기계적 응력을 최적으로 흡수할 만큼 충분히 탄성적이지는 못할 뿐만 아니라 층이 노출될 수 있는 전자 소자를 제조하는 것은 상대적으로 복잡하다.
본 발명은 전자 회로 및 적어도 제1 표면 상에 마련되어 전자 회로를 접촉시키는 역할을 하는 전기 접점을 구비한 전자 소자에 관한 것이다.
이하, 본 발명의 특정의 실시예를 도 1 내지 도 7의 첨부 도면에 의거하여 설명하기로 한다. 그러한 실시예는 예시적으로 칩 사이즈 반도체 소자와 관련하여 설명될 것이다. 첨부 도면 중에서,
도 1은 절연 층을 인쇄한 후의 반도체 칩을 나타낸 도면이고,
도 2는 가요성 돌출부를 인쇄한 후의 도 1의 반도체 칩을 나타낸 도표이며,
도 3은 제1 금속 코팅을 부착한 후의 도 2의 반도체 칩을 나타낸 도면이고,
도 4는 제2 금속 코팅을 부착한 후의 도 3의 반도체 칩을 나타낸 도면이며,
도 5는 접점 상에 땜납 볼을 부착한 후의 도 4의 반도체 칩을 나타낸 도면이고,
도 6은 도 5에 따른 소자의 전체를 나타낸 도면이며,
도 7은 도 3 및 도 4와는 다른 도전 접속의 실시예를 나타낸 도면이고,
도 8은 반 탄성(semi-elastic)의 가요성 돌출부 및 절연 층을 사출 엠보싱한 후의 반도체 칩을 나타낸 도면이며,
도 9는 금속 코팅을 부착한 후의 도 8의 반도체 칩을 나타낸 도면이고,
도 10은 탄성의 가요성 돌출부를 사출 엠보싱한 후의 반도체 칩을 나타낸 도면이며,
도 11은 반 탄성의 절연 층을 부착한 후의 도 10의 반도체 칩을 나타낸 도면이고,
도 12는 금속 코팅을 부착한 후의 도 11의 반도체 칩을 나타낸 도면이다.
따라서, 본 발명의 목적은 전기 접점의 구역에서 기계적 응력에 대해 둔감한 전자 소자를 제공하는 것이다. 또한, 그러한 전자 소자를 제조하는 방법을 제공하고자 한다.
그러한 목적은 청구항 1 및 청구항 2의 특징에 의해 달성된다. 본 발명에 따른 방법은 청구항 7에 따른 특징에 의해 제공된다.
본 발명의 방안에 따르면, 그 위에 전자 소자의 전기 접점이 배치되는 전자 소자의 제1 표면 상에 절연 재료로 이뤄진 하나 이상의 가요성 돌출부가 마련되고, 하나 이상의 가요성 돌출부 상에 하나 이상의 전기 접점이 배치된다. 그에 의해, 전기 접점이 전자 소자 상에 탄성적으로 부착되어 전자 소자에 열 하중 또는 기계적 하중이 걸릴 때에 해당 응력이 가요성 돌출부에 의해 흡수되게 된다. 선행 기술에 따른 연속적인 층과는 대조적으로, 돌출부에서는 그러한 응력이 보다 잘 흡수되게 되는데, 그것은 돌출부의 이동 자유성이 보다 더 크고, 그에 따라 돌출부가 보다 더 큰 허용 오차를 보상할 수 있기 때문이다.
본 발명에 따라 그와 같이 돌출부를 배치하는 것은 그 크기의 대부분이 전자 회로 또는 회로 칩의 크기에 해당하는 전자 소자, 즉 소위 칩 사이즈(chip-size) 전자 소자의 경우에 매우 의미가 있다. 칩 사이즈 전자 소자에서는 전자 회로 또는 회로 칩 외에 전자 소자에 걸리는 응력을 흡수할 수 있는 추가의 하우징 요소가 마련되지 않기 때문에, 그러한 전자 소자의 경우에는 전기 접점이 손상되거나 파괴될 위험이 매우 높다. 바로 그러한 경우에 본 발명에 따라 제안된 바와 같은 가요성 돌출부에 의해 지나치게 높은 기계적 응력의 발생이 방지됨으로써 전자 소자의 동작 신뢰성이 보장되게 된다.
즉, 전기 소자의 전기 접점은 발생된 기계적 응력을 보상하는 가요성 돌출부 상에 배치된다. 가요성 돌출부 상에 있는 전기 접점으로의 도전 접속을 이루기 위해, 예컨대 전기 접점과 전자 회로와의 사이에서 가요성 돌출부 표면상에 도전로를 배치할 수 있다. 전자 회로는 가요성 돌출부에 바로 인접될 수 있지만, 가요성 돌출부와 전자 회로와의 사이에 추가의 스트립 도체 라인을 배치하여 가요성 돌출부가 전자 회로부터 떨어진 채로 배치될 수 있게끔 하는 것도 가능하다.
도전로를 가요성 돌출부 표면상에 배치하는 것에 대한 대안으로서, 전기 접점과 전자 회로와의 사이에서 가요성 돌출부의 내부에 도전로를 배치할 수도 있다. 즉, 도전 접속 경로는 가요성 돌출부 상의 전기 접점으로부터 시작하여 가요성 돌출부를 통해 전자 회로로 인도되게 된다.
기본적으로는, 가요성 돌출부 전체가 가요성 및 전기 전도성이 있는 재료로 제조되어 다른 재료로 이뤄진 별개의 도전로에 의해서가 아니라 가요성 돌출부 자체에 의해 도전 접속이 이뤄지게끔 할 수도 있다. 그러나, 그러기 위해서는 가요성 재료 및 그 조성의 선택을 제약하는 매우 특수한 재료가 필요하다. 또한, 그러한 재료는 통상적으로 도전로를 형성하는 순수한 도전 재료보다 더 높은 옴 저항을나타낸다. 따라서, 본 발명에 따른 방안에서는 돌출부의 가요성 거동과 도전 거동을 별개로 최적화시키는 것이 가능하게 된다.
전자 회로와 가요성 돌출부와의 사이에 추가의 스트립 도체 라인이 마련되는 경우, 그 스트립 도체 라인은 적어도 부분적으로 전자 소자의 제1 표면을 덮는 절연 층 상에 배치될 수 있는데, 그 때에 절연 층은 가요성 돌출부에 인접되게 된다. 그와 같이 하는 것의 이점은 예컨대 간접적인 패터닝, 즉 절연 층의 패터닝에 의해 스트립 도체 라인의 패터닝이 행해질 수 있다는데 있다.
기본적으로, 전자 소자는 사용 가능한 임의의 적절한 형태로 형성될 수 있다. 즉, 전자 소자는 예컨대 반도체 소자 또는 중합체 소자일 수 있다. 가요성 돌출부 상에 있는 전기 접점도 역시 임의로 형성될 수 있고, 전자 소자의 각각의 특정 용도에 맞춰 형성될 수 있다. 즉, 전기 접점은 예컨대 도전 층, 도전 핀, 또는 도전 볼에 의해 형성될 수 있다.
가요성 돌출부를 전자 소자 상에 부착하는 것은 간단하고 저렴하게 행해질 수 있는 인쇄 공정에 의한 가능한 방법으로 이뤄진다. 현재 기술적으로 가능한 인쇄 공정은 그러한 돌출부에 대한 제조 허용 오차의 요건을 충족시킨다.
선택적으로, 가요성 돌출부의 부착은 사출 성형 또는 사출 엠보싱에 의해 이뤄질 수 있다. 그 경우, 재료로서는 열가소성 플라스틱 또는 압축 경화성 플라스틱(duroplastic)이 바람직하다. 그 대신에, ABS(Acrylnitrid-Butaden-Styrol;아크릴니트라이드-부타덴-스티롤), PC(Polycarbonat;폴리카보네이트), PA(Polyamid;폴리아미드), 또는 PPO(Polyphenylen-Oxid;폴리페닐렌-옥사이드)와 같은 플라스틱도사용될 수 있다.
마찬가지로, 절연 층의 부착도 인쇄 공정에 의해 이뤄진다. 스트립 도체 라인 또는 도전로 및 전기 접점을 제조하기 위한 도전 재료는 통상의 방법, 예컨대 스퍼터링 금속 코팅 또는 화학적 금속 코팅에 의해 가요성 돌출부 또는 절연 층 상에 부착될 수 있다. 그와 관련된 특정의 방법은 WO 98/55 669 및 WO 99/05 895에 개시되어 있는데, 그러한 방법에서는 우선 절연 층에 결정 핵을 형성한 다음에 그 구역을 금속 코팅하게 된다. 선행 기술로부터 유래된 그러한 방법에 대한 대안으로서, 가요성 돌출부의 표면과 경우에 따라서는 절연 층의 표면을 레이저로 처리함으로써 또는 다른 적절한 방법에 의해 그 표면을 거칠게 만들어 그러한 거친 표면이 추후에 부착될 금속 코팅의 도전 재료를 보다 더 양호하게 부착되게끔 하는 방안이 있을 수 있다. 또한, 금속 코팅을 부착하기 전에 그리고 표면을 거칠게 만든 후에 거친 표면 상에 임의의 적절한 재료, 예컨대 팔라듐으로 이뤄질 수 있는 금속 결정 핵 또는 다른 적절한 결정 핵을 침착시키는 방안이 있을 수 있다.
도 1 내지 도 5에는 본 발명에 따른 가요성 돌출부를 구비하는 전자 소자를 제조하는 방법이 예시적으로 설명되어 있다. 도 1에 도시된 바와 같이, 그러한 제조 방법에서는 먼저 도 1에 단편적으로 도시된 반도체 칩(6) 상에 적어도 부분적으로 반도체 칩(6)의 제1 표면(2)을 덮는 절연 층(7)을 부착한다. 그 경우, 절연층(7)의 부착 및 패터닝은 통상의 방법에 의해 이뤄질 수 있지만, 이상적인 것은 간단하고도 저렴하게 행해질 수 있는 인쇄 방법을 사용하는 것이다.
이어서, 도 2에 도시된 바와 같이 반도체 칩(6)의 제1 표면(2)의 구역에서 반도체 칩(6) 상에 가요성 돌출부(3)를 부착하는데, 그 경우에 가요성 돌출부는 절연 층 상에 또는 그 옆에 배치될 수 있다.
다음으로, 추후의 단계에서 도전로(8) 및 스트립 도체 라인(4)이 형성될 구역에서 가요성 돌출부(3) 및 절연 층(7)의 표면을 레이저에 의해 거칠게 만든다. 그것은 도 2에 있는 수직 방향의 화살표로 표시되어 있다. 그러한 거친 표면은 특히 도전로(8) 및 스트립 도체 라인(4)의 도전 재료가 각각의 표면 상에 보다 더 잘 부착되게끔 하려고 배려된 것이다.
이어서, 가요성 돌출부(3)의 표면 및 절연 층(7)의 표면 상에 금속 코팅을 부착한다. 도 3 및 도 4에 도시된 바와 같이, 그러한 금속 코팅은 2 단계로 이뤄질 수 있는데, 먼저 절연 층 상의 스트립 도체 라인 및 가요성 돌출부 상의 도전로를 형성하는데 각각 사용되는 표면 상에 결정 핵(4a, 8a)을 침착시키거나 기저 금속 코팅(4a, 8a)을 생성한다. 결정 핵은 예컨대 팔라듐과 같은 임의의 적절한 재료로 이뤄질 수 있다. 이어서, 최종의 금속 코팅(4b, 8b)을 부착하여 최종적으로 도전로 및 스트립 도체 라인을 제조한다. 그러한 금속 코팅은 이미 그것만으로도 가요성 돌출부 상에 전자 소자의 접촉을 이룰 수 있는 전기 접점(1)을 형성한다. 대안으로서 도 5에 도시된 바와 같이 가요성 돌출부(3) 상에 땜납 볼(5)을 부착하는 방안도 있을 수 있는데, 그 경우에는 땜납 볼(5)이 전기 접점(1)을 형성한다.
도 6은 전자 소자의 전체 단면을 개략적으로 나타낸 것인데, 가요성 돌출부(3)는 전자 소자의 가장자리에 도시되어 있고, 스트립 도체 라인(4)은 반도체 칩(6)에 있는 도시를 생략한 전자 회로의 대응 접속 단자로 인도된다. 그러나, 가요성 돌출부(3)는 제1 표면(2)의 전체에 걸쳐 적절하게 분포된 채로 배치될 수도 있다.
도 7에는 도 3 및 도 4의 도전로에 대한 대안이 도시되어 있는데, 그 경우에는 도전로(9)가 가요성 돌출부(3)를 관통하게 된다. 그와 같이 배치하는 것은 예컨대 먼저 도 1에 도시된 바와 같이 반도체 칩(6) 상에 절연 층을 부착한 다음에 절연 층(7) 상에 스트립 도체 라인(4)의 제조를 위한 금속 코팅을 미리 행하고, 그런 연후에 비로소 가요성 돌출부(3)를 예컨대 인쇄 공정에 의해 부착하며, 마지막으로 예컨대 가요성 돌출부(3)의 표면으로부터 시작하는 레이저 패터닝 및 연이은 금속 코팅에 의해 가요성 돌출부(3)의 내부에 도전로(9)를 형성함으로써 이뤄질 수 있다.
이제, 도 8 및 도 9에는 본 발명에 따른 가요성 돌출부가 사출 엠보싱에 의해 제조되는 전자 소자의 제조 방법이 예시적으로 설명되어 있다.
도 8은 단편적으로 도시된 반도체 칩(6)을 나타낸 것이다. 반도체 칩(6) 상에는 절연 층(7) 및 가요성 돌출부(3)를 부착한다. 사출 엠보싱은 절연 층(7) 및 가요성 돌출부(3)가 단일의 작업 과정으로 부착될 수 있게끔 한다는 점에서 유리하다. 그를 위해, 그에 상응하게 오목하게 형성되어 그 속으로 예컨대 열 가소성 플라스틱 또는 압력 경화성 플라스틱과 같은 플라스틱이 주입되는 공구를 마련한다.그러한 공구에서는 절연 층(7) 및 가요성 돌출부(3)를 예비 성형한다. 이어서, 엠보싱 과정에서 반도체 칩(6)의 제1 표면(2) 상에 공구를 씌워서 플라스틱, 예컨대 반 탄성 재료(절연 층(7), 가요성 돌출부(3))를 반도체 칩(6)과 결합시킨다. 그러한 사출 엠보싱에 의해 공정의 취급이 매우 간단하게 행해질 수 있다. 인쇄 방법과는 대조적으로, 상당히 정밀한 패턴이 반도체 칩 상에 부착될 수 있게 된다.
반 탄성의 플라스틱 재료로 제조된 가요성 돌출부는 굽혀지기 쉽고 압축될 수 있는 특성을 보인다. 즉, 가요성 돌출부는 스프링과 같은 작용을 하지 않게 된다. 가요성 돌출부(3)의 탄성은 오직 돌출부를 기하학적으로 형성하는 것에 의해서만 얻어진다. 본 실시예에서는 가요성 돌출부(3)가 그 높이에 비해 상대적으로 좁게 되어 있다. 그에 의해, 반도체 칩(6)의 제1 표면에 평행하게 놓이는 방향으로의 스프링 작용이 얻어질 수 있게 된다. 반도체 칩(6)의 제1 표면과 직교하는 방향으로의 스프링 작용은 불가능하다.
반도체 칩(6)의 제1 표면의 전체에 플라스틱, 즉 절연 층(7) 및 가요성 돌출부(3)를 마련하는 방안을 생각할 수 있다. 연이은 과정에서는 추후에 스트립 도체 라인이 마련될 구역을 레이저에 의해 활성화, 즉, 거칠게 만들 수 있다. 이어서, 그와 같이 활성화된 스트립 도체 라인의 부위에 결정 핵을 침착시키는데, 그에 의해 거기에 부착되는 스트립 도체 라인의 금속 코팅이 그 부위에만 부착된 채로 남게 된다. 선택적으로, 다른 모든 부위에 있는 절연 층(7)의 전체를 예컨대 레이저에 의해 제거하는 것을 생각할 수 있는데, 그에 의해 절연 층(7)이 반도체 칩(6)의 제1 표면 상에서 추후에 스트립 도체 라인이 마련되는 부위에만 부착되는데 지나지않게 된다. 그와 같이 조치할 때에도 역시 활성화 및 결정 핵의 침착을 행한다.
사출 엠보싱은 가요성 돌출부(3) 및 절연 층(7)이 하나의 과정으로 반도체 칩(6)의 제1 표면 상에 부착될 수 있다는 이점을 제공한다. 그러나, 그것은 반드시 그래야 하는 것은 아니다. 절연 층(7) 및 가요성 돌출부(3)를 2개의 별개의 엠보싱 과정으로 반도체 칩(6) 상에 부착하는 방안도 역시 생각할 수 있다.
사출 엠보싱에 관해 전술된 것은 사출 성형 과정에 의해 가요성 돌출부(3) 및 절연 층(7)을 제조하는데도 동일하게 적용된다. 그 경우에는 공동을 구비하는 예비 성형된 공구를 반도체 칩(6)의 제1 표면 상에 부착하고, 이어서 공동 속에 플라스틱을 주입한다. 그 경우에도 역시 그러한 과정을 하나의 단계 또는 2개의 단계로 행할 수 있다.
도 9는 금속 코팅(8)을 부착한 후의 본 발명에 따른 반도체 칩을 나타낸 것이다. 이미 상세히 전술된 바와 같이, 스트립 도체 라인의 금속 코팅은 플라스틱이 활성화되고 결정 핵이 침착된 부위에서만 행해진다. 본 실시예에서는 금속 코팅(8)이 횡단면상으로 가요성 돌출부(3)의 전체 표면 상에 부착된다. 그러한 조치는 반도체 칩과 인쇄 회로 기판간의 땜납 접합을 이루기 전에 반도체 칩의 검사를 행해야 할 경우에 매우 유리하다.
그 경우, 전기 접점(1)과 리세스(recess)를 구비한 인쇄 회로 기판의 배선 평면간에 임시적인 전기 접속이 이뤄질 수 있는데, 그 때에 전기 접점(1)과 리세스간의 전기 접속은 가요성 돌출부(3)의 측면에 있는 스트립 도체 라인을 경유하여 이뤄지게 된다. 그렇기 때문에, 전기 접점(1)을 배선 평면의 리세스 속에 삽입한다. 이어서, 반도체 칩과 배선 평면을 구비한 인쇄 회로 기판을 반도체 칩(6)의 제1 평면에 평행하게 이동시키고, 그에 의해 가요성 돌출부(3)의 스프링 작용이 활용되어 각각의 개별 전기 접점(1)과 도체를 구비한 배선 평면의 리세스간에 접촉이 이뤄지게 된다.
충분한 검사를 한 후에는 불량 반도체 칩을 제거하거나, 불량이 아닌 경우에는 반도체 칩과 인쇄 회로 기판간에 고정적인 땜납 접합을 행할 수 있다.
도 10 내지 도 12에는 가요성 돌출부(3)가 탄성 요소 및 반 탄성 요소로 이뤄지는 전자 소자의 제조 방법이 예시적으로 설명되어 있다. 그 경우, 탄성 돌출부(3)의 부착은 사출 엠보싱 방법 또는 사출 성형 방법으로 이뤄질 수 있다.
제1 방법 단계에서는 탄성 재료, 예컨대 실리콘 또는 폴리우레탄으로 이뤄진 가요성 돌출부(3)를 반도체 칩(6)의 제1 표면(2) 상에 부착한다. 탄성 플라스틱의 재료 특성은 그것이 금속 코팅될 수 없는 성질을 나타낸다는 것이다. 그런 이유로, 탄성 요소 상에 반 탄성의 절연 층(7)을 부착하는 것이 필요하다. 그 경우, 반 탄성의 절연 층(7)을 반도체 칩(6)의 일부 표면 상에는 물론 가요성 돌출부(3)의 표면 상에 부착한다. 그러나, 도 11로부터 알 수 있는 바와 같이, 가요성 돌출부(3)의 일 측면 상에는 반 탄성의 절연 층(7)을 부착하지 않은 채 남겨둔다. 그러한 조치는 가요성 돌출부(3)의 탄성 요소(3)의 스프링 작용을 지원하기 위한 바람직한 조치이다. 그 측면까지도 절연 층(7)으로 덮는다면, 열악한 상황 하에서는 경우에 따라 절연 층(7)이 파열될 수도 있다.
반 탄성의 절연 층(7)의 재료 특성은 그것이 레이저에 의해 활성화될 수 있고 결정 핵을 침착시킬 수 있는 성질을 나타내다는 것이다. 따라서, 그 다음으로 반 탄성의 절연 층(7) 중의 미리 활성화된 구역 상에 금속 코팅을 부착한다. 스트립 도체 라인의 금속 코팅은 무전해로, 즉 화학적으로 행하는 것이 바람직하다.
가요성 돌출부(3)에 탄성 요소를 사용함으로써, 가요성 돌출부(3)를 기하학적으로 형성하는 것이 특별히 요구되지 않게 된다. 탄성의 절연 층(7, 11) 및 스트립 도체 라인의 부착을 용이하게 하기 위해서는 가요성 돌출부의 측면이 반도체 칩(6)의 제1 표면에 대해 직각으로 연장되지 않도록 하는 것이 바람직하다. 전술된 방식에 따라 반도체 소자를 형성하는데는 2 단계의 엠보싱 공정 또는 사출 성형 공정이 필요하다.
도 9 및 도 12의 가요성 돌출부의 금속 코팅(8)은 이미 그것만으로도 전자 소자의 접촉을 이룰 수 있는 전기 접점(1)을 형성한다. 그러나, 가요성 돌출부 상에 추가의 땜납 볼을 부착할 수도 있는데, 그 경우에는 땜납 볼이 전기 접점(1)을 형성하게 된다. 그것은 도면에 도시되어 있지는 않다.
따라서, 본 발명에 따른 가요성 접점을 구비한 전자 소자의 제조 방법은 전체적으로 3개의 연속된 개별 공정 단계를 포함하게 된다. 제1 단계에서는 반도체 칩의 제1 표면 상에 플라스틱, 특히 중합체를 부착하는데, 그 때에 플라스틱은 이미 패터닝된 것일 수 있다. 이어서, 플라스틱 중에 함유된 (중금속) 결정 핵을 예컨대 적외 광을 사용하거나 적절한 화학 물질을 사용하거나 사전에 핵 활성화된 재료를 사용하여 활성화시킨다. 다음으로, 제3 단계에서는 화학적 금속 코팅, 즉 무전해 금속 코팅을 행한다. 반도체 칩은 반도체 칩 상에 플라스틱을 부착할 때에추후에 반도체 소자의 전기 접점을 형성하는 가요성 돌출부를 이미 구비하는 것이 바람직하다.

Claims (20)

  1. 전자 회로 및 적어도 제1 표면(2) 상에 마련되어 전자 회로를 접촉시키는 역할을 하는 전기 접점(1)을 구비한 전자 소자로서,
    제1 표면(2) 상에 절연 재료로 이뤄진 하나 이상의 가요성 돌출부(3)가 배치되고, 하나 이상의 가요성 돌출부(3) 상에 하나 이상의 전기 접점(1)이 배치되며, 하나 이상의 전기 접점(1)과 전자 회로와의 사이에서 가요성 돌출부(3)의 표면 상에 도전로(8)가 배치되는 것을 특징으로 하는 전자 소자.
  2. 전자 회로 및 적어도 제1 표면(2) 상에 마련되어 전자 회로를 접촉시키는 역할을 하는 전기 접점(1)을 구비한 전자 소자로서,
    제1 표면(2) 상에 절연 재료로 이뤄진 하나 이상의 가요성 돌출부(3)가 배치되고, 하나 이상의 가요성 돌출부(3) 상에 하나 이상의 전기 접점(1)이 배치되며, 하나 이상의 전기 접점(1)과 전자 회로와의 사이에서 가요성 돌출부(3)의 내부에 도전로(9)가 배치되는 것을 특징으로 하는 전자 소자.
  3. 제1항 또는 제2항에 있어서,
    절연 층(7, 11)은 적어도 부분적으로 제1 표면(2)을 덮으면서 가요성돌출부(3)에 인접되고, 절연 층 상에 가요성 돌출부(3)와 전자 회로간의 전기 접속을 이루는 스트립 도체 라인(4)이 배치되는 것을 특징으로 하는 전자 소자.
  4. 제3항에 있어서,
    절연 층(7, 11)은 적어도 부분적으로 가요성 돌출부(3)를 덮는 것을 특징으로 하는 전자 소자.
  5. 제4항에 있어서,
    절연 층(7, 11)은 탄성적인 것을 특징으로 하는 전자 소자.
  6. 제1항 내지 제5항 중의 어느 한 항에 있어서,
    전자 소자는 반도체 소자인 것을 특징으로 하는 전자 소자.
  7. 제1항 내지 제6항 중의 어느 한 항에 있어서,
    전자 소자는 중합체 소자인 것을 특징으로 하는 전자 소자.
  8. 제1항 내지 제7항 중의 어느 한 항에 있어서,
    전기 접점(1)은 도전 층, 도전 핀, 또는 도전 볼(5)에 의해 형성되는 것을 특징으로 하는 전자 소자.
  9. 가요성 돌출부(3)를 인쇄 공정에 의해 부착하는 것을 특징으로 하는 제1항 내지 제8항 중의 어느 한 항에 따른 전자 소자의 제조 방법.
  10. 가요성 돌출부(3)를 사출 성형 또는 사출 엠보싱에 의해 부착하는 것을 특징으로 하는 제1항 내지 제8항 중의 어느 한 항에 따른 전자 소자의 제조 방법.
  11. 제10항에 있어서,
    가요성 돌출부(3)는 열 가소성 플라스틱 또는 압력 경화성 플라스틱으로 이뤄지는 것을 특징으로 하는 제조 방법.
  12. 제9항 내지 제11항 중의 어느 한 항에 있어서,
    가요성 돌출부(3)를 부착한 후에 적어도 추후의 도전로(8)의 구역에서 돌출부(3)의 표면을 특히 레이저에 의해 거칠게 만드는 것을 특징으로 하는 제조 방법.
  13. 제12항에 있어서,
    가요성 돌출부(3)의 표면을 거칠게 만든 후 그리고 가요성 돌출부(3)의 표면 상에 도전로(8)를 형성하기 위한 도전 재료를 부착하기 전에 돌출부(3)의 표면 상에 결정 핵을 침착시키는 것을 특징으로 하는 제조 방법.
  14. 제13항에 있어서,
    결정 핵은 팔라듐으로 이뤄지는 것을 특징으로 하는 제조 방법.
  15. 제12항 내지 제14항 중의 어느 한 항에 있어서,
    거친 표면 상에 도전 재료를 침착시킴으로써 돌출부(3) 상에 도전로(8)를 형성하는 것을 특징으로 하는 제조 방법.
  16. 제9항 내지 제15항 중의 어느 한 항에 있어서,
    절연 층(7)을 인쇄 공정에 의해 부착하는 것을 특징으로 하는 제조 방법.
  17. 제9항 내지 제15항 중의 어느 한 항에 있어서,
    절연 층(7, 11)을 사출 성형 또는 사출 엠보싱에 의해 부착하는 것을 특징으로 하는 제조 방법.
  18. 제9항 내지 제16항 중의 어느 한 항에 있어서,
    적어도 형성하려는 스트립 도체 라인(4)의 구역에서 특히 레이저에 의해 절연 층(7, 11)의 표면을 아울러 거칠게 만드는 것을 특징으로 하는 제조 방법.
  19. 제18항에 있어서,
    절연 층(7, 11)의 표면을 거칠게 만든 후 그리고 절연 층(7, 11)의 표면 상에 도전로(8)를 형성하기 위한 도전 재료를 부착하기 전에 절연 층(7, 11)의 표면 상에 결정 핵을 침착시키는 것을 특징으로 하는 제조 방법.
  20. 제19항에 있어서,
    결정 핵은 팔라듐으로 이뤄지는 것을 특징으로 하는 제조 방법.
KR1020017016160A 1999-06-17 2000-04-11 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법 KR20020011440A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19927750.8 1999-06-17
DE19927750 1999-06-17
PCT/DE2000/001123 WO2000079589A1 (de) 1999-06-17 2000-04-11 Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements

Publications (1)

Publication Number Publication Date
KR20020011440A true KR20020011440A (ko) 2002-02-08

Family

ID=7911618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016160A KR20020011440A (ko) 1999-06-17 2000-04-11 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법

Country Status (5)

Country Link
US (2) US6956287B2 (ko)
EP (1) EP1186035A1 (ko)
JP (2) JP2003502866A (ko)
KR (1) KR20020011440A (ko)
WO (1) WO2000079589A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JP2003502866A (ja) 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10063914A1 (de) 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
DE10126296B4 (de) * 2001-05-30 2008-04-17 Qimonda Ag Verfahren zur Herstellung eines elektronischen Bauelements
DE10143790B4 (de) * 2001-09-06 2007-08-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
JP2003163312A (ja) * 2001-11-28 2003-06-06 Shinkawa Ltd 半導体装置の製造方法
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
JP3873986B2 (ja) * 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102004030813B4 (de) * 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US8012774B2 (en) * 2005-01-11 2011-09-06 SemiLEDs Optoelectronics Co., Ltd. Coating process for a light-emitting diode (LED)
US8680534B2 (en) 2005-01-11 2014-03-25 Semileds Corporation Vertical light emitting diodes (LED) having metal substrate and spin coated phosphor layer for producing white light
EP1851798B1 (en) * 2005-02-25 2016-08-03 Tessera, Inc. Microelectronic assemblies having compliancy
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
JP5149876B2 (ja) * 2009-07-23 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8912021B2 (en) 2011-09-12 2014-12-16 SemiLEDs Optoelectronics Co., Ltd. System and method for fabricating light emitting diode (LED) dice with wavelength conversion layers
US8410508B1 (en) 2011-09-12 2013-04-02 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method
US8492746B2 (en) 2011-09-12 2013-07-23 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) dice having wavelength conversion layers
US8841146B2 (en) 2011-09-12 2014-09-23 SemiLEDs Optoelectronics Co., Ltd. Method and system for fabricating light emitting diode (LED) dice with wavelength conversion layers having controlled color characteristics
CN103906803B (zh) 2011-10-31 2016-05-25 提克纳有限责任公司 用于形成激光直接构建基材的热塑性组合物
AT17082U1 (de) * 2020-04-27 2021-05-15 Zkw Group Gmbh Verfahren zur befestigung eines elektronischen bauteils

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641254A (en) * 1969-06-27 1972-02-08 W S Electronic Services Corp Microcircuit package and method of making same
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5519850A (en) * 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US4902606A (en) * 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4885126A (en) * 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JP2781560B2 (ja) 1988-01-22 1998-07-30 日本電気株式会社 半導体装置及びその製造方法
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JP2958136B2 (ja) * 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
IL104056A (en) * 1991-12-13 1997-02-18 Hoechst Ag Process for the preparation of L-phosphinothricin and its derivatives
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
US5915752A (en) * 1992-07-24 1999-06-29 Tessera, Inc. Method of making connections to a semiconductor chip assembly
JPH0684917A (ja) 1992-08-31 1994-03-25 Tanaka Kikinzoku Kogyo Kk 高周波用バンプの形成方法
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
DE4300652C1 (de) * 1993-01-13 1994-03-31 Bosch Gmbh Robert Verfahren zur Herstellung einer hybrid integrierten optischen Schaltung und Vorrichtung zur Emission von Lichtwellen
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5491302A (en) * 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5777379A (en) * 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
DE19618447A1 (de) * 1996-05-08 1997-11-20 Studiengesellschaft Kohle Mbh Lithographisches Verfahren zur Erzeugung von Nanostrukturen auf Oberflächen
DE19639934A1 (de) 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
WO1998050950A1 (fr) 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
DE19723734C2 (de) 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
DE19731346C2 (de) * 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
JPH1167776A (ja) 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
US6140456A (en) * 1997-10-24 2000-10-31 Quester Techology, Inc. Chemicals and processes for making fluorinated poly(para-xylylenes)
TW408453B (en) * 1997-12-08 2000-10-11 Toshiba Kk Package for semiconductor power device and method for assembling the same
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
US6100175A (en) * 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2003502866A (ja) 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法

Also Published As

Publication number Publication date
US7820482B2 (en) 2010-10-26
JP4226589B2 (ja) 2009-02-18
US20050208703A1 (en) 2005-09-22
WO2000079589A1 (de) 2000-12-28
US6956287B2 (en) 2005-10-18
EP1186035A1 (de) 2002-03-13
US20020089058A1 (en) 2002-07-11
JP2003502866A (ja) 2003-01-21
JP2006108705A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
KR20020011440A (ko) 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법
US5770476A (en) Passive interposer including at least one passive electronic component
CA2135241C (en) Cavity and bump interconnection structure for electronic packages
CN102037797B (zh) 印刷电路板及其制造方法
EP0768712A3 (en) Bump-type contact head for a circuit board and semiconductor module using the same
US11297720B2 (en) Printed circuit board and method of fabricating the same
KR970077542A (ko) 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치
US6100178A (en) Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
US7180749B2 (en) Circuit board and its manufacturing method
CN1791311B (zh) 制造电路基板的方法和制造电子部件封装结构的方法
JP2004193404A (ja) 回路モジュール、及びその製造方法
WO2009147547A1 (en) Electronic device and method of manufacturing an electronic device
US20040029361A1 (en) Method for producing semiconductor modules and a module produced according to said method
JP3441981B2 (ja) 金属基板へグラフトする導電性エラストマー
US9673123B2 (en) Electronic device module and method of manufacturing the same
WO2004056162A8 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JP2923145B2 (ja) 回路端子付プラスチック成形品
WO2009072482A1 (ja) 部品内蔵モジュール及びその製造方法
WO2000049652A8 (fr) Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique
KR101510379B1 (ko) 인쇄회로기판 어셈블리
KR101251660B1 (ko) 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
JPH05267502A (ja) 樹脂成形品
WO2019185403A1 (en) Flexible electronic connections
KR100375643B1 (ko) 필름캐리어및이를포함하는반도체장치
KR20000023581A (ko) 하나 이상의 인쇄 회로 기판 또는 하나 이상의 프레스 스크린과 하나 이상의 하이브리드를 메탈라이징하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041201

Effective date: 20060428