JP2006108705A - 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 - Google Patents

軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 Download PDF

Info

Publication number
JP2006108705A
JP2006108705A JP2005339301A JP2005339301A JP2006108705A JP 2006108705 A JP2006108705 A JP 2006108705A JP 2005339301 A JP2005339301 A JP 2005339301A JP 2005339301 A JP2005339301 A JP 2005339301A JP 2006108705 A JP2006108705 A JP 2006108705A
Authority
JP
Japan
Prior art keywords
bump
electronic component
electrical contact
insulating layer
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005339301A
Other languages
English (en)
Other versions
JP4226589B2 (ja
Inventor
Harry Hedler
ヘドラー，ハリー
Alfred Haimerl
ハイメール，アルフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006108705A publication Critical patent/JP2006108705A/ja
Application granted granted Critical
Publication of JP4226589B2 publication Critical patent/JP4226589B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】電気接点の領域で機械的応力に強い電子部品を提供することである。さらに、このような部品の製造方法を明示する。
【解決手段】電子回路をボンディングのために、電子部品の少なくとも第１表面２に電子回路、並びに電気接点１を有する電子部品は、第１表面２に絶縁材料からなる少なくとも一つの軟質バンプ３が配置されている。軟質バンプ３上に、少なくとも一つの電気接点１が配置されており、軟性バンプ３の表面上、または内部で、少なくとも１つの電気接点１と電子回路との間に回路パターン８が配置されている。
【選択図】図６

Description

発明の詳細な説明
本発明は、電子部品の少なくとも第１表面上に、電子回路と、この電子回路のボンディングに役立つ電気接点とを有する電子部品に関する。
こうした部品を、例えば半田球、コンタクトピン、または、電子部品とこの部品が実装される基板との間の直接的な半田接合を介してボンディングするときの問題点として、熱応力を受けたとき電子部品と基板との線膨張が異なる点を挙げられる。これにより、基板と電子部品との間の半田接合に機械的応力が現れる。一方で、このような応力は、部品または基板の他の機械的負荷によっても現れることがある。こうした応力により、部品と基板との間の半田接合が破損する、または破壊される可能性がある。
従来技術として、米国特許第5,685,885 号により、軟質層上に電気接点を配置する技術が知られている。しかし、この層は、発生する機械的応力を最適に吸収する程には、十分な弾性を持たないことが明らかとなっている。さらに、開示されている層を有する部品の製造には、比較的にコストがかかる。
そこで、本発明の課題は、電気接点の領域で機械的応力に強い電子部品を提供することである。さらに、このような部品の製造方法を明示する。
本発明によれば、電子部品の第１表面上に部品の電気接点が配置されており、絶縁材からなる少なくとも１つの軟質バンプがこの第１表面上に設けられており、この少なくとも１つの軟質バンプ上に少なくとも１つの電気接点が配置されている。こうして、電子部品上における電気接点の弾性被着を達成できる。従って、部品が熱応力または機械的応力を受けた場合、この応力を、軟質バンプによって吸収できる。従来技術による連続層とは異なり、バンプでは、このような吸収をはるかに良好に行える。というのも、バンプは、より大きな運動自由度を有し、それゆえに、補償できる範囲をより大きくできる。
米国特許公報5,874,782 が各種材料からなるバンプを示している。しかしそこで問題とされているのは準幾何学的検討だけ、つまり互いに接触した２つの平面の間の距離を橋絡することだけである。この距離がそこでは絶縁性プラスチックで充填され、それ自体軟質の材料をバンプ用に使用する場合でも、熱応力または機械的応力の結果としての応力の補償は行うことができない。
本発明による配置が特別の重要性を持つのは、その寸法が部品の電子回路もしくは回路チップの寸法にほとんど一致している電子部品、すなわち、いわゆるチップサイズ部品においてである。このような部品では、電子回路もしくは回路チップの他に、電子部品で応力をくい止める他のハウジング素子が事実上設けられていない。このため、このような部品では、電気接点の破損または破壊の発生する可能性が非常に高い。まさにこうした場合に、本発明により提案されるような軟質バンプによって、過度に高い機械的応力の発生を防止でき、それとともに、部品の動作信頼性を保証できる。
かくして、電子部品の電気接点が軟質バンプ上に配置され、このバンプが、発生する機械的応力を補償する。バンプ上で電気接点との導電接合を実現するために、例えば、軟質バンプ表面における電気接点と電子回路との間に、回路パターンを配置しておくことができる。電子回路は、例えば軟質バンプに直接隣接させることができる。一方、軟質バンプと電子回路との間に、追加の導体パターンを配置し、軟質バンプを電子回路から離間配置することもできる。
軟質バンプ表面における回路パターンの代わりに、軟質バンプの内部において、電気接点と電子回路との間に回路パターンを配置しておくこともできる。これにより、軟質バンプ上の電気接点から出発して、軟質バンプを通過し、電子回路へと導かれる導電接合を実現できる。
基本的に、軟質バンプ全体を、軟質導電性材料から製造することもできる。この場合、導電接合を、他の材料からなる別の回路パターンによってではなく、軟質材料自体によって実現できる。しかし、このためには、軟質材料の選択と材料組成とを限定する、きわめて特殊な材料が必要である。さらに、このような材料は、一般に、回路パターンを形成する純粋の回路材料よりも、高オームである。従って、本発明による解決策では、バンプの軟質挙動と回路挙動とを別々に最適化することが可能である。
他の導体パターンを電子回路と軟質バンプとの間に設ける場合、これらの導体パターンを、電子部品の第１表面を少なくとも部分的に覆う絶縁層上に配置しておくことができ、絶縁層が軟質バンプに隣接する。これにより、例えば間接的構造化によって、つまり絶縁層の構造化によって、導体パターンの構造化を行える。
上記の電子部品は、基本的に、使用可能なあらゆる好適な形状に構成することが可能である。このため、この部品を、例えば半導体部品または高分子部品とすることができる。軟質バンプ上の電気接点も、任意に構成できるので、電子部品の各特殊用途に適合させられる。電気接点は、例えば導電層、導電ピンまたは導電球によって形成することができる。
電子部品上への軟質バンプの被着は、簡単で安価に実施可能な圧着プロセス（Drckprozess ）による、可能な方法によって行われる。今日において技術的に可能な圧着プロセスによって、このようなバンプの強度範囲（Festigungstoleranzen）に要求される条件を満たすことができる。
軟質バンプは、射出成形またはスタンピングによって形成することもできる。この場合、材料として、熱可塑性プラスチックまたは熱硬化性プラスチックを使用することが好ましい。また、これらに代えて、ＡＢＳ（アクリロニトリル／ブタジエン／スチレン）プラスチック、ＰＣ（ポリカーボネート）プラスチック、ＰＡ（ポリアミド）プラスチックまたはＰＰＯ（ポリフェニレンオキシド）プラスチックを使用することもできる。
同様に、絶縁層の被着も、圧着プロセスによって行える。導体パターンもしくは回路パターンおよび電気接点を製造するための導電性材料は、例えばスパッタメタライジングまたは化学メタライジング等の通常の方法によって、軟質バンパもしくは絶縁層上に被着できる。このための特殊な方法が、WO 98/55 669およびWO 99/05 895に述べられている。この方法では、まず、絶縁層中で核形成を行い、次に、これらの領域のメタライジングを行う。従来技術であるこれらの方法に代えて、軟質バンプの表面、場合によっては軟質層の表面に対する粗面化を行うこともできる。この粗面化は、表面のレーザ処理によって、または他の好適な方法によって行える。この粗面化により、メタライジングの後に塗布される導電性材料の付着性を向上できる。この場合、メタライジングの塗布前、表面粗面化後に、粗い表面上に、金属核または他の好適な核を塗布することもできる。これらの核は、好適なあらゆる材料、例えばパラジウムで構成できる。
以下、本発明の特有な実施形態を、図１〜図７に基づいて説明する。なお、以下では、例としてチップサイズ半導体部品を示す。
図１は、絶縁層を圧着した後の半導体チップを示す図である。図２は、軟質バンプを圧着した後の、図１の半導体チップを示す図である。図３は、第１メタライジング被着後の、図２の半導体チップを示す図である。図４は、第２メタライジング被着後の、図３の半導体チップを示す図である。図５は、接点箇所に半田球を被着した後の、図４の半導体チップを示す図である。図６は、図５の部品の全体図である。図７は、図３・図４に対する選択的実施形態の導電接合を示す図である。図８は、半弾性軟質バンプおよび絶縁層をスタンピングした後の半導体チップを示す図である。図９は、メタライジング被着後における、図８の半導体チップを示す図である。図１０は、弾性軟質バンプスタンピング後の半導体チップを示す図である。図１１は、半弾性絶縁層被着後の図１０の半導体チップを示す図である。図１２は、メタライジング被着後の図１１の半導体チップを示す図である。
図１〜図５を用いて、本発明による軟質バンプを有する電子部品の製造を例示的に説明する。図１に示すように、図１に断片的に示した半導体チップ６上に、まず、絶縁層７を被着し、この絶縁層７によって、半導体チップ６の第１表面２を部分的に覆う。この絶縁層７の被着および構造化は、通常の方法で行える。しかし、簡単で安価に実施可能な圧着法を適用することが理想的である。
次に、図２が示すように、軟質バンプ３を半導体チップ６の第１表面２領域に被着することで、この軟質バンプ３を、絶縁層の上または横に配置しておくことができる。
これにより、後の工程において回路パターン８および導体パターン４を形成する領域内で、レーザを利用して軟質バンプ３および絶縁層７の表面の粗面化を行える。このことを、図２に垂直矢印で示す。表面を粗面化することで、特に、各表面への回路パターン８および導体パターン４の導電性材料の付着性を向上できる。
次に、メタライジングを、軟質バンク３の表面と絶縁層７の表面とに塗布する。このメタライジングは、図３および図４に示すように、例えば２工程で形成できる。この場合、まず、第１基本メタライジング４ａ・８ａを形成し、または、表面上への核４ａ・８ａの析出を行う。これらの核は、それぞれ絶縁層上に導体パターンを形成し、かつ、軟質バンプ上に回路パターンを形成するために役立つ。核は、例えばパラジウム等のあらゆる好適な材料で構成できる。次に、最終的メタライジング４ｂ・８ｂを形成し、導体パターンおよび回路パターンを最終的に形成する。このメタライジングにより、軟質バンプ上にあらかじめ形成されている電気接点１を介して、電子部品のボンディングを行うことができる。しかし、図５に示すように、まず半田球５を軟質バンプ３上に取り付け、その後、この半田球５によって電気接点１を形成するという選択肢もある。
図６は、電子部品の横断面全体を示す概略図である。この図では、軟質バンプ３を電子部品の縁に示してある。また、導体パターン４は、半導体チップ６内の図示しない電子回路における、相応する端子へと通じている。なお、バンプ３を、好適な手順で、第１表面２の全体にわたって分散配置することもできる。
図７に、図３・図４の回路パターンに対する代案を示す。この案では、回路パターン９が、軟質バンプ３に挿通されている。このような構成は、例えば、以下のように製造できる。すなわち、まず、図１に示したように、絶縁層７を半導体チップ６上に被着する。次に、導体パターン４を絶縁層７上に製造するためのメタライジングを先に行う。その後、はじめて、軟質バンプ３の被着を、例えば圧着プロセスによって行う。最後に、例えばレーザ構造化によって、軟質バンプ３の表面から内部に向けて、回路パターン９を形成する。そして、最終的メタライジングを行う。
ここで、図８および図９によって、電子部品の製造例について説明する。本発明の軟質バンプは、スタンピング（Spritzpraegen ）によって製造される。
図８に、半導体チップ６を部分的に示す。このチップ６上に、絶縁層７および軟質バンプ３が被着されている。スタンピングによれば、有利なことに、軟質層７および軟質バンプ３を、単一の作業工程で被着できる。このため、相応に形成されたダイ（Wergzeug）を用意し、そのなかにプラスチック、例えば熱可塑性プラスチックまたは熱硬化性プラスチックを入れる。そして、ダイ内で、絶縁層７および軟質バンプ３を予備的に成形する。次に、エンボスプロセスにおいて、ダイを半導体チップ６の第１表面２に載置し、プラスチック、例えば半弾性材料（絶縁層７、軟質バンプ３）を半導体チップ６と接合する。プロセスガイド（Prozessfuehrung ）は、スタンピングによって簡単に形成可能である。圧着法とは異なり、半導体チップ上に、はるかに微細な構造を被着することができる。
半弾性プラスチック材料から製造される軟質バンプは、可撓性かつ圧縮可能であるという性質を有する。従って、軟質バンプは、バネとしては作用しない。軟質バンプ３の弾性は、もっぱらバンプの幾何学的造形を介して達成される。本実施例では、軟質バンプ３がその高さの割に比較的細い。これにより、半導体チップ６の第１表面と平行な方向におけるバネ作用を生じさせることが可能となる。なお、半導体チップ６の第１表面に直角なバネ作用は生じない。
半導体チップ６の第１表面全体に、プラスチック、すなわち、絶縁層７および軟質バンプ３を配することも考えられる。その後の過程では、後に導体パターンが備えられることになる領域を、レーザによって、活性化、すなわち粗面化できる。次に、この活性化された導体パターンの核生成が行われ、これにより、これらの箇所でのみ、そのなかに被着された導体パターンのメタライジングが付着したままとなる。１つの選択肢として、絶縁層７の全体を、すべての箇所で例えばレーザによって除去することにより、半導体チップ６の第１表面における、後に導体パターンを形成する個所のみに絶縁層７を被着しておく、ということも考えられよう。この処置においても、活性化および核生成は行われる。
スタンピングによる利点として、軟質バンプ３および絶縁層７は、１つの過程で半導体チップ６の第１表面に被着できるが、これは必ずしも不可欠ではない。絶縁層７および軟質バンプ３を、２つの別々の刻印過程によって、半導体チップ６上に被着することも、同様に考えられる。
射出成形過程による軟質バンプ３および絶縁層７の製造にも、同様のことがいえる。この場合、キャビティーを有する予め作製されたダイを半導体チップ６の第１表面２に被着し、次に、このキャビティーにプラスチックを注入する。この場合にも、この過程を、１工程または２工程のいずれかで実施できる。
図９は、メタライジング８の被着後における、本発明の半導体チップを示す。すでに上述したように、導体パターンのメタライジングは、プラスチックが活性化されて核生成された箇所のみにある。本実施例において、メタライジング８は、横断面で、軟質バンプ３の表面全体に被着されている。この措置は、半導体チップとプリント基板との間における半田接合を行う前に、半導体チップのテストを実施する必要のある場合に、特に有利である。
この場合、電気接点１と凹部を備えた配線面との間の一時的な電気的接合は、プリント基板の電気接点１と凹部を備えた配線面とに実現できる。また、電気接点１と凹部との間の電気的接合を、軟質バンプ３の側部導体パターンを介して実現できる。それゆえに、電気接点１は、配線面の凹部に挿入される。次に、半導体チップと配線面を有するプリント基板とは、半導体チップ６の第１表面２に平行にずらされる。これにより、個々の電気接点１と、配線面の側部に導体を備えた凹部との間の接触を実現するために、軟質バンプ３のばね作用が利用される。 十分なテスト後、欠陥のある半導体チップを取り除くことができる。あるいは、半導体チップとプリント基板との間に、固定半田接合を形成できる。
次に、図１０〜図１２に、軟質バンプ３が弾性要素と半弾性要素とからなる電気部品の製造を、例として示す。弾性バンプ３の被着は、スタンピング法または射出成形法のいずれかで行える。
第１工程では、弾性材料（例えばシリコーンまたはポリウレタン）からなる軟質バンプ３が、半導体チップ６の第１表面２に被着される。弾性プラスチックの材料特性は、一般に、金属化されないような性質である。この理由から、弾性素子上に、半弾性絶縁層７を被着する。半弾性絶縁層７は、半導体チップ６の第１表面の諸部分にも、弾性バンプ３の表面にも被着される。しかし、図１１からわかるように、軟質バンプ３の１側面には、半弾性絶縁層７がない。この措置は、軟質バンプ３における弾性素子３のバネ作用を支援するために有利である。この側面も絶縁層７で覆われてしまうと、不都合な状況下では、場合によっては、層７が裂けることがあろう。
ここで、半弾性絶縁層７の材料特性は、レーザによって活性化可能かつ核生成可能であるような性質である。これにより、次に、弾性絶縁層７における、あらかじめ活性化された領域に、メタライジングを被着することができる。導体パターンのメタライジングは、無電流で、すなわち化学的方法で行われることが好ましい。
軟質バンプ３のために弾性材料が使用されているため、軟質バンプ３の幾何学的構成に、特別の条件は要求されない。しかし、弾性絶縁層７・１１および導体パターンのを容易に被着させるために、軟質バンプの側面を、半導体チップ６の第１表面に対して直角に向けないことが好ましい。上記処理方式で半導体部品を形成するには、２つの部分からなるスタンピング過程もしくは射出成形過程が必要である。
図９および図１２における軟質バンプのメタライジング８は、すでに電気接点１を形成しており、この接点を介して電子部品のボンディングを行える。しかし、軟質バンプ上に半田球を付加的に被着することもできる。この場合、この半田球が、電気接点１を形成する（このことは図示していない）。
かくして、軟質ボンディングを有する半導体部品を製造するための本発明の方法は、実質的に、３つの連続する個別の工程を含む。第１工程では、半導体チップの第１表面に、プラスチック（特に高分子）を被着する。その際、プラスチックをあらかじめ構造化しておくことができる。次に、プラスチック中に含まれた（重金属）核を、例えば紫外光を使用し、好適な化学物質またはアプリオリ核活性化材料を使用することによって、活性化する。次に、第３工程では、導体パターンの化学的（すなわち無電流）メタライジングを行うことができる。プラスチックを半導体チップ上に被着するとき、あらかじめ半導体チップに軟質バンプを配し、これらのバンプによって、半導体部品における後の電気接点を形成することが好ましい。
絶縁層を圧着した後の半導体チップを示す図である。 軟質バンプを圧着した後の、図１の半導体チップを示す図である。 第１メタライジング被着後の、図２の半導体チップを示す図である。 第２メタライジング被着後の、図３の半導体チップを示す図である。 接点箇所に半田球を被着した後の、図４の半導体チップを示す図である。 図５の部品の全体図である。 図３・図４に対する選択的実施形態の導電接合を示す図である。 半弾性軟質バンプおよび絶縁層をスタンピングした後の半導体チップを示す図である。 メタライジング被着後における、図８の半導体チップを示す図である。 弾性軟質バンプスタンピング後の半導体チップを示す図である。 半弾性絶縁層被着後の図１０の半導体チップを示す図である。 メタライジング被着後の図１１の半導体チップを示す図である。

Claims (19)

  1. 電子回路をボンディングするために、電子部品の少なくとも第１表面（２）に電子回路と電気接点（１）とを有する電子部品であって、
    第１表面（２）上に、少なくとも１つのバンプ（３）が配置されており、
    この少なくとも１つのバンプ（３）上に、少なくとも１つの電気接点（１）が配置されているものにおいて、
    バンプ（３）が、熱応力または機械的応力の結果として現れる応力が接点域内で捕捉されるような軟性を有する絶縁材料からなり、
    バンプ（３）の表面上で、少なくとも１つの電気接点（１）と電子回路との間に回路パターン（８）が配置され、
    絶縁層（７、１１）が、少なくとも部分的に第１表面（２）を覆ってバンプ（３）に隣接しており、
    導体パターン（４）が、絶縁層上に配置されてバンプ（３）と電子回路との間に導電接合を形成し、
    上記絶縁層（７、１１）が、少なくとも部分的にバンプ（３）を覆うことを特徴とする電子部品。
  2. 電子回路をボンディングするために、電子部品の少なくとも第１表面（２）に電子回路と電気接点（１）とを有する電子部品であって、
    第１表面（２）上に、少なくとも１つのバンプ（３）が配置されており、
    この少なくとも１つのバンプ（３）上に、少なくとも１つの電気接点（１）が配置されているものにおいて、
    バンプ（３）が、熱応力または機械的応力の結果として現れる応力が接点域内で捕捉されるような軟性を有する絶縁材料からなり、
    バンプ（３）の内部で、少なくとも１つの電気接点（１）と電子回路との間に回路パターンが配置されており、
    絶縁層（７、１１）が、少なくとも部分的に第１表面（２）を覆ってバンプ（３）に隣接しており、
    導体パターン（４）が、絶縁層上に配置されてバンプ（３）と電子回路との間に導電接合を形成し、
    上記絶縁層（７、１１）が、少なくとも部分的にバンプ（３）を覆うことを特徴とする電子部品。
  3. 上記絶縁層（７、１１）が、弾性を有していることを特徴とする、請求項１または２記載の電子部品。
  4. 上記電子部品が半導体部品であることを特徴とする、請求項１〜３のいずれか１項記載の電子部品。
  5. 上記電気接点（１）が、導電層または導電球（５）によって形成されることを特徴とする、請求項１〜４のいずれか１項記載の電子部品。
  6. 電子部品を製造するための方法において、
    上記電子部品は、
    電子回路をボンディングするために、電子部品の少なくとも第１表面（２）に電子回路と電気接点（１）とを有し、
    第１表面（２）上に、少なくとも１つのバンプ（３）が配置されており、
    この少なくとも１つのバンプ（３）上に、少なくとも１つの電気接点（１）が配置されており、
    バンプ（３）が、熱応力または機械的応力の結果として現れる応力が接点域内で捕捉されるような軟性を有する絶縁材料からなり、
    バンプ（３）の表面上で、少なくとも１つの電気接点（１）と電子回路との間に回路パターン（８）が配置されているものであり、
    上記バンプ（３）の被着を、圧着プロセスによって行うことを特徴とする方法。
  7. 電子部品を製造するための方法において、
    上記電子部品は、
    電子回路をボンディングするために、電子部品の少なくとも第１表面（２）に電子回路と電気接点（１）とを有し、
    第１表面（２）上に、少なくとも１つのバンプ（３）が配置されており、
    この少なくとも１つのバンプ（３）上に、少なくとも１つの電気接点（１）が配置されており、
    バンプ（３）が、熱応力または機械的応力の結果として現れる応力が接点域内で捕捉されるような軟性を有する絶縁材料からなり、
    バンプ（３）の内部で、少なくとも１つの電気接点（１）と電子回路との間に回路パターンが配置されているものであり、
    上記バンプ（３）の被着を、圧着プロセスによって行うことを特徴とする方法。
  8. 電子部品を製造するための方法において、
    上記電子部品は、
    電子回路をボンディングするために、電子部品の少なくとも第１表面（２）に電子回路と電気接点（１）とを有し、
    第１表面（２）上に、少なくとも１つのバンプ（３）が配置されており、
    この少なくとも１つのバンプ（３）上に、少なくとも１つの電気接点（１）が配置されており、
    バンプ（３）が、熱応力または機械的応力の結果として現れる応力が接点域内で捕捉されるような軟性を有する絶縁材料からなり、
    バンプ（３）の表面上で、少なくとも１つの電気接点（１）と電子回路との間に回路パターン（８）が配置されているものであり、
    上記バンプ（３）を、射出成形またはスタンピングによって成形することを特徴とする方法。
  9. 電子部品を製造するための方法において、
    上記電子部品は、
    電子回路をボンディングするために、電子部品の少なくとも第１表面（２）に電子回路と電気接点（１）とを有し、
    第１表面（２）上に、少なくとも１つのバンプ（３）が配置されており、
    この少なくとも１つのバンプ（３）上に、少なくとも１つの電気接点（１）が配置されており、
    バンプ（３）が、熱応力または機械的応力の結果として現れる応力が接点域内で捕捉されるような軟性を有する絶縁材料からなり、
    バンプ（３）の内部で、少なくとも１つの電気接点（１）と電子回路との間に回路パターンが配置されているものであり、
    上記バンプ（３）を、射出成形またはスタンピングによって成形することを特徴とする方法。
  10. 上記バンプ（３）が、熱可塑性プラスチックまたは熱硬化性プラスチックからなることを特徴とする、請求項８または９記載の方法。
  11. 上記バンプ（３）の被着後に、バンプ（３）の表面粗面化を、少なくとも後の回路パターン（８）となる領域で、特にレーザを利用して行うことを特徴とする、請求項６〜１０のいずれか１項記載の方法。
  12. 上記バンプ（３）の表面を粗面化した後、かつ、バンプ（３）の表面に回路パターン（８）を形成するための導電材料を被着する前に、バンプ（３）の表面に核の析出が行われることを特徴とする、請求項１１記載の方法。
  13. 上記の核がパラジウムからなることを特徴とする、請求項１２記載の方法。
  14. 上記バンプ（３）表面上での回線パターン（８）の形成を、粗面化表面上に導電材料を析出することによって行うことを特徴とする、請求項１１〜１３のいずれか１項記載の方法。
  15. 上記電子部品には、少なくとも部分的に第１表面（２）を覆うように、絶縁層（７）が形成されており、
    上記絶縁層（７）の被着を、圧着プロセスによって行うことを特徴とする、請求項６〜１４のいずれか１項記載の方法。
  16. 上記電子部品には、少なくとも部分的に第１表面（２）を覆うように、絶縁層（７、１１）が形成されており、
    上記絶縁層（７、１１）を、射出成形またはスタンピングによって成形することを特徴とする、請求項６〜１４のいずれか１項記載の方法。
  17. 上記電子部品の絶縁層上には、バンプ（３）と電子回路との間に導電接合を形成する導体パターン（４）が形成されており、
    上記絶縁層（７、１１）の表面粗面化を、少なくとも、導体パターン（４）の形成領域で、特にレーザを利用して行うことを特徴とする、請求項１５または１６記載の方法。
  18. 絶縁層（７、１１）の表面を粗面化した後、かつ、絶縁層（７、１１）の表面に回路パターン（８）を形成するための導電材料を被着する前に、絶縁層（７、１１）の表面に核の析出が行われることを特徴とする、請求項１７記載の方法。
  19. 上記の核がパラジウムからなることを特徴とする、請求項１８記載の方法。
JP2005339301A 1999-06-17 2005-11-24 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法 Expired - Fee Related JP4226589B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19927750 1999-06-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001505058A Division JP2003502866A (ja) 1999-06-17 2000-04-11 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法

Publications (2)

Publication Number Publication Date
JP2006108705A true JP2006108705A (ja) 2006-04-20
JP4226589B2 JP4226589B2 (ja) 2009-02-18

Family

ID=7911618

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001505058A Pending JP2003502866A (ja) 1999-06-17 2000-04-11 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
JP2005339301A Expired - Fee Related JP4226589B2 (ja) 1999-06-17 2005-11-24 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001505058A Pending JP2003502866A (ja) 1999-06-17 2000-04-11 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法

Country Status (5)

Country Link
US (2) US6956287B2 (ja)
EP (1) EP1186035A1 (ja)
JP (2) JP2003502866A (ja)
KR (1) KR20020011440A (ja)
WO (1) WO2000079589A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
WO2000079589A1 (de) 1999-06-17 2000-12-28 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10063914A1 (de) * 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
DE10126296B4 (de) * 2001-05-30 2008-04-17 Qimonda Ag Verfahren zur Herstellung eines elektronischen Bauelements
DE10143790B4 (de) * 2001-09-06 2007-08-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
JP2003163312A (ja) * 2001-11-28 2003-06-06 Shinkawa Ltd 半導体装置の製造方法
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE10261410B4 (de) * 2002-12-30 2008-09-04 Qimonda Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
US20040222518A1 (en) * 2003-02-25 2004-11-11 Tessera, Inc. Ball grid array with bumps
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
JP3873986B2 (ja) * 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102004030813B4 (de) * 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US8680534B2 (en) 2005-01-11 2014-03-25 Semileds Corporation Vertical light emitting diodes (LED) having metal substrate and spin coated phosphor layer for producing white light
US8012774B2 (en) * 2005-01-11 2011-09-06 SemiLEDs Optoelectronics Co., Ltd. Coating process for a light-emitting diode (LED)
KR101357765B1 (ko) * 2005-02-25 2014-02-11 테세라, 인코포레이티드 유연성을 갖는 마이크로 전자회로 조립체
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
JP5149876B2 (ja) * 2009-07-23 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8492746B2 (en) 2011-09-12 2013-07-23 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) dice having wavelength conversion layers
US8410508B1 (en) 2011-09-12 2013-04-02 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method
US8841146B2 (en) 2011-09-12 2014-09-23 SemiLEDs Optoelectronics Co., Ltd. Method and system for fabricating light emitting diode (LED) dice with wavelength conversion layers having controlled color characteristics
US8912021B2 (en) 2011-09-12 2014-12-16 SemiLEDs Optoelectronics Co., Ltd. System and method for fabricating light emitting diode (LED) dice with wavelength conversion layers
CN103906803B (zh) 2011-10-31 2016-05-25 提克纳有限责任公司 用于形成激光直接构建基材的热塑性组合物
AT17082U1 (de) * 2020-04-27 2021-05-15 Zkw Group Gmbh Verfahren zur befestigung eines elektronischen bauteils

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641254A (en) * 1969-06-27 1972-02-08 W S Electronic Services Corp Microcircuit package and method of making same
US4001870A (en) 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US4074342A (en) 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5519850A (en) 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US4902606A (en) 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4740700A (en) 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4885126A (en) 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JP2781560B2 (ja) 1988-01-22 1998-07-30 日本電気株式会社 半導体装置及びその製造方法
US5074947A (en) 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5180311A (en) 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JP2958136B2 (ja) * 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
IL104056A (en) 1991-12-13 1997-02-18 Hoechst Ag Process for the preparation of L-phosphinothricin and its derivatives
JP2833326B2 (ja) 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
JP3151219B2 (ja) 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
JPH0684917A (ja) 1992-08-31 1994-03-25 Tanaka Kikinzoku Kogyo Kk 高周波用バンプの形成方法
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
DE4300652C1 (de) * 1993-01-13 1994-03-31 Bosch Gmbh Robert Verfahren zur Herstellung einer hybrid integrierten optischen Schaltung und Vorrichtung zur Emission von Lichtwellen
JP3214186B2 (ja) 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JPH07115096A (ja) 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5491302A (en) 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5777379A (en) 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5874782A (en) 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US5749997A (en) 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
DE19618447A1 (de) * 1996-05-08 1997-11-20 Studiengesellschaft Kohle Mbh Lithographisches Verfahren zur Erzeugung von Nanostrukturen auf Oberflächen
DE19639934A1 (de) 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US5783465A (en) 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
WO1998050950A1 (fr) 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
DE19723734C2 (de) 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
DE19731346C2 (de) * 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
JPH1167776A (ja) 1997-08-21 1999-03-09 Citizen Watch Co Ltd 突起電極およびその製造方法
US6140456A (en) * 1997-10-24 2000-10-31 Quester Techology, Inc. Chemicals and processes for making fluorinated poly(para-xylylenes)
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
US6100175A (en) * 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate
US6075712A (en) * 1999-01-08 2000-06-13 Intel Corporation Flip-chip having electrical contact pads on the backside of the chip
US6426564B1 (en) * 1999-02-24 2002-07-30 Micron Technology, Inc. Recessed tape and method for forming a BGA assembly
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
WO2000079589A1 (de) 1999-06-17 2000-12-28 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements

Also Published As

Publication number Publication date
US7820482B2 (en) 2010-10-26
JP4226589B2 (ja) 2009-02-18
EP1186035A1 (de) 2002-03-13
JP2003502866A (ja) 2003-01-21
WO2000079589A1 (de) 2000-12-28
US6956287B2 (en) 2005-10-18
US20050208703A1 (en) 2005-09-22
KR20020011440A (ko) 2002-02-08
US20020089058A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
JP4226589B2 (ja) 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
US7777352B2 (en) Semiconductor device with semiconductor device components embedded in plastic package compound
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
JP4366316B2 (ja) ランド・グリッド・アレイ用のインタポーザ及びこれの製造方法
US20060121719A1 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
JPH0917829A (ja) フィルムキャリアおよびそれを用いてなる半導体装置
KR20060080549A (ko) 반도체 장치
JP2000228460A (ja) ポリマースタッドグリッドアレイのための基板の製造のための方法
US9320153B2 (en) Printed wiring board and method for manufacturing the same
US20210243901A1 (en) Printed circuit board and method of fabricating the same
US6660942B2 (en) Semiconductor device with an exposed external-connection terminal
US6485999B1 (en) Wiring arrangements having electrically conductive cross connections and method for producing same
KR20160072822A (ko) 전자 모듈 및 전자 모듈의 제조 방법
US7056764B2 (en) Electronic sensor device and method for producing the electronic sensor device
US6781215B2 (en) Intermediate base for a semiconductor module and a semiconductor module using the intermediate base
US7148566B2 (en) Method and structure for an organic package with improved BGA life
KR100602847B1 (ko) 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
TW201021652A (en) Process of fabricating circuit board
US20040029361A1 (en) Method for producing semiconductor modules and a module produced according to said method
WO2007100173A1 (en) Multi-layer package structure and fabrication method thereof
JP2005109486A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2923145B2 (ja) 回路端子付プラスチック成形品
WO2024057447A1 (ja) コネクタ接続構造及びその製造方法
WO2023203757A1 (ja) 実装部品の位置決め固定構造及び製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees