DE19639934A1 - Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl - Google Patents

Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl

Info

Publication number
DE19639934A1
DE19639934A1 DE1996139934 DE19639934A DE19639934A1 DE 19639934 A1 DE19639934 A1 DE 19639934A1 DE 1996139934 DE1996139934 DE 1996139934 DE 19639934 A DE19639934 A DE 19639934A DE 19639934 A1 DE19639934 A1 DE 19639934A1
Authority
DE
Germany
Prior art keywords
chip
platforms
connections
connection
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1996139934
Other languages
English (en)
Inventor
Luc Jansseune
Robert Brand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996139934 priority Critical patent/DE19639934A1/de
Priority to PCT/DE1997/002200 priority patent/WO1998013863A1/de
Publication of DE19639934A1 publication Critical patent/DE19639934A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Description

Die Erfindung betrifft ein Verfahren zur Montage eines unge­ häusten Halbleiterchips auf einem Verdrahtungssubstrat, bei dem die Chipanschlüsse zunächst durch Anschlußflecken (Bond­ pads) auf der Oberseite (Gesicht) des Chips gebildet sind, auf die anschließend unter Wärmeeinwirkung veränderliche An­ schlußpodeste (Bumps) mittels einer Maskentechnik aufgebracht werden und bei dem der Chip zur Direktkontaktierung seiner Anschlußpodeste mit den Substratanschlüssen auf sein Gesicht gedreht und auf die Substratanschlüsse aufgesetzt wird, wor­ aufhin durch Wärmeeinwirkung eine dauerhafte Verbindung zwi­ schen den Anschlußpodesten und den Substratanschlüssen herge­ stellt wird.
Solche Montageverfahren sind allgemein als Flipchip-Kontak­ tierung bekannt. Wesentlich ist dabei nicht nur die Tatsache, daß der Chip auf sein Gesicht gedreht wird, sondern vor allem auch die direkte Kontaktierung eines Halbleiterchips auf ei­ nem Substrat ohne Kontaktierdrähte oder Anschlußbeinchen.
Üblicherweise erfolgt die bekannte Direktkontaktierung durch Löten, wobei auf einem oder beiden Verbindungspartnern schmelzfähige Anschlußpodeste, beispielsweise Kupferkugeln oder andere Löthöcker aufgebracht werden, die, durch Bestüc­ ken der umgedrehten Chips auf das Substrat in direkten Kon­ takt gebracht, aufgeschmolzen werden können und so die Ver­ bindung herstellen. Im einzelnen werden bei den bekannten Verfahren häufig Keramiksubstrate eingesetzt, die Anschluß­ pads der Chips sind aus Aluminium, auf dem oft noch eine Chrom- und Nickelschicht abgeschieden wird. Die montierten und kontaktierten Chips werden anschließend meist noch durch Aufkleben einer Kappe oder durch Versiegeln gegen Umgebungs- und Handhabungseinflüsse geschützt.
Mit steigender Anschlußzahl und kleiner werdendem Anschlußra­ ster wird es aufgrund der erforderlichen Geometrie (Position, Ausdehnung) der immer schwieriger und aufwendiger, die An­ schlußpodeste mittels Siebdrucken herzustellen. Auch bei Chips mit nur wenigen Anschlüssen bedarf es nach der herkömm­ lichen Methode einer zielgenauen und deshalb aufwendigen Be­ stückung, um die feinstrukturierten Chips mit ihren kleinflä­ chigen Anschlußpads bzw. Bumps mit einem eher grob struktu­ riertem Substrat, beispielsweise einem Leadframe, zu verbin­ den. Hinzu kommt, daß bei den üblichen einzelnen Anschluß­ bumps, die relativ zur Gesamtfläche des Chips als fast punkt­ förmig angesehen werden können, meist eine Unterfüllung des einige 10 µm tiefen Raumes zwischen der Substrat- und der Chipfläche vorgesehen werden muß, um eine Kapillarwirkung und damit größere Spannungen auf die Anschlußbumps zu vermeiden.
In EPP, Juli/August 1993, ist auf Seite 46 ein Flip-Chip-Montage­ verfahren beschrieben, bei dem zunächst ein Passivi­ sierungs-Polyimid mit niedriger Dielektrizitätskonstante per Siebdruck auf einen Wafer bei Aussparung der Bond-Pads aufge­ druckt wird. Die Passivisierung dient einerseits als Schutz­ schicht und bildet andererseits einen Damm um die Bond-Pads. In zwei darauf folgenden Montageschritten werden insgesamt zwei Schichten eines elektrischen Leitklebers per Schablone auf die Bond-Pads gedruckt. Durch den letzten der beiden Schritte werden Kleber-Bumps erzeugt, so daß der Wafer für die Flip-Chip-Montage vorbereitet ist. Dazu werden die ein­ zelnen Chips auf dem Wafer noch voneinander getrennt. Auf dem Substrat werden zu den Bond-Pads äquivalente Kontaktstellen aufgebracht. Dies geschieht ebenfalls durch Bedrucken des Substrates mit einem Leitkleber. Nachfolgend werden Substrat und Chip zueinander justiert, und der Chip wird in den Kleber auf das Substrat gedrückt. Den Abschluß bildet das Aushärten des Klebers unter Wärmezufuhr.
Die Aufgabe der Erfindung besteht darin, ein Verfahren der eingangs genannten Art anzugeben, daß insbesondere bei Halb­ leiterchips mit einer geringen Anzahl von Chipanschlüssen ei­ ne wenig aufwendige Art der Verarbeitung von nackten Chips erlaubt. Als Substrat soll dabei insbesondere auch ein kunst­ stoffumspritztes Leadframe einsetzbar sein.
Erfindungsgemäß wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß zunächst mittels Siebdruck eine isolierende Polymerpaste auf das Chipgesicht aufgedruckt wird, wobei nur die zu kontaktierenden Anschluß­ flecken freigelassen werden und daß anschließend mittels Siebdruck Anschlußpodeste aufgedruckt werden, die jeweils die zu kontaktierenden Anschlußflecken sowie einen Teil der iso­ lierenden Polymerpaste überdecken.
Im folgenden wird die Erfindung anhand der Figuren der Zeich­ nung und eines Ausführungsbeispieles näher erläutert. Es zei­ gen:
Fig. 1 bis 3 das Chipgesicht in drei aufeinanderfolgenden Verfahrensstadien gemäß der Erfindung,
Fig. 4 in einer geschnittenen Seitenansicht einen Chip, der mit dem Gesicht nach unten auf ein umspritztes Lead­ frame bestückt ist,
Fig. 5 eine schematische Ansicht von oben auf die Anordnung gemäß Fig. 4.
In Fig. 1 ist ein Chipgesicht 2 mit den üblichen A1-Bondpads 3 zu erkennen. Wie an sich bereits bekannt, werden die Bond­ pads 3 zunächst mit stromlos abgeschiedenem Nickel überzogen. Diese chemische Behandlung erfolgt üblicherweise an noch nicht vereinzelten Chips 1, also bei einem Wafer. Anschlie­ ßend erfolgt erfindungsgemäß ein Präzisionssiebdruck mit iso­ lierender Polymerpaste 5 auf den Wafer. Dabei werden nur die zu kontaktierenden Bondpads 3, im dargestellten Fall also nur die zwei linken Anschlüsse, freigelassen. Es resultiert ein Chipgesicht 2 gemäß Fig. 2. Als nächster Verfahrensschritt erfolgt der Präzisionssiebdruck eines Leitklebers auf den Wa­ fer. Der Leitkleber wird dabei sowohl auf die isolierende Po­ lymerpaste 5 als auch auf die Bondpads 3 gedruckt, so daß, wie in Fig. 3 dargestellt, relativ große, flächige Bereiche als Anschlußpodeste 4 entstehen. Nach dem Drucken, bei dem ein Chipgesicht 2 gemäß Fig. 3 resultiert, wird der Kleber vorgetrocknet.
Anschließend wird der nackte Chip 1 (Die) aus dem Wafer ent­ nommen und umgedreht mit den Bumps 4 nach unten auf den um­ spritzten Leadframe (6) bestückt, vergleiche Fig. 4. Das An­ drücken des Chips 1 auf dem Leadframe kann vorteilhafterweise mittels eines beheizten Stempels durchgeführt werden. Durch die Beheizung des Chips 1 von seiner Rückseite her wird der Leitkleber ausgehärtet, wobei durch die nur partielle Aufhei­ zung des Chips 1 lediglich geringe Spannungen auf die An­ schlußpodeste 4 entstehen. Die Oberfläche des Leadframes 7 kann beispielsweise blankes oder vernickeltes Kupfer sein. Prinzipiell könnte auch eine Lotpaste statt Leitkleber ver­ wendet werden, wobei dann allerdings der zur Umspritzung 6 des Leadframes 7 verwendete Kunststoff ausreichend hitzebe­ ständig sein muß. Das Aushärten des Leitklebers in einem Ofen bei ca. 120°C für ca. 15 Minuten hingegen ist für die meisten Kunststoffe unproblematisch.
In Fig. 5 ist eine in der Umspritzung 6 vorgesehene Führung 8 für den Chip 1 dargestellt.
Die Erfindung ist besonders vorteilhaft anwendbar bei Modu­ len, z. B. Sensoren, Smart-Connectoren oder Chipkarten, deren ICs nur drei oder vier, jedenfalls im Verhältnis zur Chipflä­ che nur wenige Anschlüsse aufweisen. Infrage kommen bei­ spielsweise Hall-Sensoren oder Smart-Connectoren für die Kfz-Technik, bei denen auf einem umspritzten Leadframe ein Logik-IC angeordnet ist, wobei das Gehäuse unter anderem noch einen Sensor bzw. einen Schalter aufnimmt. Ein solches Smart-Connector-Gehäuse ist typischerweise auf der einen Seite mit Verbraucheranschlüssen und auf der anderen Seite mit einem Steckerkragen versehen.
Im Zusammenhang mit einer geringen Anschlußzahl erlaubt die Erfindung auf einfache Weise die fast beliebige Vergrößerung der Anschlußpodeste, wodurch einerseits eine zielgenaue Be­ stückung nicht mehr erforderlich ist. Aufgrund der flächig ausgeführten Anschlußpodeste wird es, abhängig von der Ge­ samtfläche des Chipgesichts, in vielen Fällen außerdem mög­ lich sein, auf eine Unterfüllung des verbleibenden, nicht von Anschlußpodesten besetzten Raumes zwischen dem Chipgesicht und dem Substrat zu verzichten.

Claims (5)

1. Verfahren zur Montage eines Halbleiterchips (1) auf einem Verdrahtungssubstrat (7), bei dem die Chipanschlüsse zunächst durch Anschlußflecken (3) (Bondpads) auf der Oberseite (2) (Gesicht) des Chips (1) gebildet sind, auf die anschließend unter Wärmeeinwirkung veränderliche Anschlußpodeste (4) (Bumps) mittels einer Maskentechnik aufgebracht werden, und bei dem der Chip (1) zur Direktkontaktierung seiner Anschluß­ podeste (4) mit den Substratanschlüssen auf sein Gesicht (2) gedreht und auf die Substratanschlüsse aufgesetzt wird, wor­ aufhin durch Wärmeeinwirkung eine dauerhafte Verbindung zwi­ schen den Anschlußpodesten (4) und den Substratanschlüssen hergestellt wird, dadurch gekennzeichnet, daß zunächst mittels Siebdruck eine isolierende Polymerpaste (5) auf das Chipgesicht (2) aufgedruckt wird, wobei nur die zu kontaktierenden Anschlußflecken (3) freigelassen werden, und das anschließend mittels Siebdruck Anschlußpodeste (4) aufgedruckt werden, die jeweils die zu kontaktierenden An­ schlußflecken (3) sowie einen Teil der isolierenden Polymer­ paste (5) überdecken.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Drucken der Anschlußpodeste (4) ein Leitkleber ver­ wendet wird, der nachfolgend durch Beheizung des Halbleiter­ chips (1) ausgehärtet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Verdrahtungssubstrat (7) ein bereits mit Kunststoff (6) umspritzter metallischer Systemträger (7) (Leadframe) verwendet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der umgedrehte Halbleiterchip (1) auf den umspritzten Leadframe (7) bestückt, und mittels eines beheizten Stempels auf das Leadframe (7) angedrückt wird, wobei der Leitkleber aushärtet.
5. Verfahren nach einem der vorhergehenden Ansprüche, da­ durch gekennzeichnet, daß die Fläche der Anschluß­ podeste (4) jeweils mindestens dreifach größer als die Fläche eines Anschlußfleckens (3) ausgebildet wird.
DE1996139934 1996-09-27 1996-09-27 Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl Ceased DE19639934A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1996139934 DE19639934A1 (de) 1996-09-27 1996-09-27 Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
PCT/DE1997/002200 WO1998013863A1 (de) 1996-09-27 1997-09-26 Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996139934 DE19639934A1 (de) 1996-09-27 1996-09-27 Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl

Publications (1)

Publication Number Publication Date
DE19639934A1 true DE19639934A1 (de) 1998-04-09

Family

ID=7807188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996139934 Ceased DE19639934A1 (de) 1996-09-27 1996-09-27 Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl

Country Status (2)

Country Link
DE (1) DE19639934A1 (de)
WO (1) WO1998013863A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
DE19940564A1 (de) * 1999-08-26 2001-04-05 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
WO2002047448A2 (en) * 2000-12-05 2002-06-13 Honeywell International Inc. Attaching devices using polymers
DE10143437A1 (de) * 2001-09-05 2003-03-27 Hella Kg Hueck & Co Vorrichtung zur Ermittlung der Position eines Schaltstocks oder eines Wählhebels eines Fahrzeuggetriebes
US6897568B2 (en) 2000-03-31 2005-05-24 Infineon Technologies Ag Electronic component with flexible contacting pads and method for producing the electronic component
US6906928B2 (en) 2001-04-02 2005-06-14 Infineon Technologies Ag Electronic component with a semiconductor chip, and method of producing the electronic component
WO2006058882A1 (de) * 2004-12-01 2006-06-08 Siemens Aktiengesellschaft Biochemisches halbleiterchiplabor mit angekoppeltem adressier- und steuerchip und verfahren zur herstellung desselben
DE10045043B4 (de) * 1999-09-13 2008-01-10 Sharp K.K. Halbleiterbauteil und Verfahren zu dessen Herstellung
US7820482B2 (en) 1999-06-17 2010-10-26 Qimonda Ag Method of producing an electronic component with flexible bonding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326816A1 (de) * 1993-08-10 1995-02-16 Giesecke & Devrient Gmbh Elektronisches Modul für Karten und Herstellung eines solchen Moduls

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN168174B (de) * 1986-04-22 1991-02-16 Siemens Ag
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
US5525838A (en) * 1993-04-08 1996-06-11 Citizen Watch Co., Ltd. Semiconductor device with flow preventing member
EP0714553B1 (de) * 1993-08-17 1999-11-03 PFC Corporation Methode zur formung von elektrisch leitenden polymerverbindungen auf elektronischen substraten
EP0645805B1 (de) * 1993-09-29 2000-11-29 Matsushita Electric Industrial Co., Ltd. Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4326816A1 (de) * 1993-08-10 1995-02-16 Giesecke & Devrient Gmbh Elektronisches Modul für Karten und Herstellung eines solchen Moduls

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
EPP, Juli 1996, S. 22-23 *
EPP, Juli/August 1993, S. 46 *
productronic, 7/96, S. 26-27 *
TR TRANSFER, Nr. 10, 1996, S. 6 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
US7820482B2 (en) 1999-06-17 2010-10-26 Qimonda Ag Method of producing an electronic component with flexible bonding
US6555415B2 (en) 1999-06-17 2003-04-29 Infineon Technologies Ag Electronic configuration with flexible bonding pads
DE19940564A1 (de) * 1999-08-26 2001-04-05 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
DE19940564C2 (de) * 1999-08-26 2002-03-21 Infineon Technologies Ag Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
US6557769B2 (en) 1999-08-26 2003-05-06 Infineon Technologies Ag Smart card module, smart card with the smart card module, and method for producing the smart card module
DE10045043B4 (de) * 1999-09-13 2008-01-10 Sharp K.K. Halbleiterbauteil und Verfahren zu dessen Herstellung
US7312533B2 (en) 2000-03-31 2007-12-25 Infineon Technologies Ag Electronic component with flexible contacting pads and method for producing the electronic component
US6897568B2 (en) 2000-03-31 2005-05-24 Infineon Technologies Ag Electronic component with flexible contacting pads and method for producing the electronic component
WO2002047448A2 (en) * 2000-12-05 2002-06-13 Honeywell International Inc. Attaching devices using polymers
WO2002047448A3 (en) * 2000-12-05 2002-10-10 Honeywell Int Inc Attaching devices using polymers
US6906928B2 (en) 2001-04-02 2005-06-14 Infineon Technologies Ag Electronic component with a semiconductor chip, and method of producing the electronic component
DE10143437A1 (de) * 2001-09-05 2003-03-27 Hella Kg Hueck & Co Vorrichtung zur Ermittlung der Position eines Schaltstocks oder eines Wählhebels eines Fahrzeuggetriebes
WO2006058882A1 (de) * 2004-12-01 2006-06-08 Siemens Aktiengesellschaft Biochemisches halbleiterchiplabor mit angekoppeltem adressier- und steuerchip und verfahren zur herstellung desselben

Also Published As

Publication number Publication date
WO1998013863A1 (de) 1998-04-02

Similar Documents

Publication Publication Date Title
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE69725926T2 (de) Fügemethode für Substrate und Struktur
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
WO2001075969A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
EP0944922A1 (de) Chip-modul sowie verfahren zu dessen herstellung
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE102009043587A1 (de) Funktionelles Laminat
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE19541039A1 (de) Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
EP1309998B1 (de) Verfahren zur elektrischen verbindung eines halbleiterbauelements mit einer elektrischen baugruppe
DE19958328A1 (de) Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
DE10012882C2 (de) Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection