DE19630593C2 - Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung - Google Patents

Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung

Info

Publication number
DE19630593C2
DE19630593C2 DE19630593A DE19630593A DE19630593C2 DE 19630593 C2 DE19630593 C2 DE 19630593C2 DE 19630593 A DE19630593 A DE 19630593A DE 19630593 A DE19630593 A DE 19630593A DE 19630593 C2 DE19630593 C2 DE 19630593C2
Authority
DE
Germany
Prior art keywords
substrate
integrated circuit
pads
adhesive
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19630593A
Other languages
English (en)
Other versions
DE19630593A1 (de
Inventor
Michael Feil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19630593A priority Critical patent/DE19630593C2/de
Publication of DE19630593A1 publication Critical patent/DE19630593A1/de
Application granted granted Critical
Publication of DE19630593C2 publication Critical patent/DE19630593C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Verbinden einer integrierten Schaltung mit einem Substrat und auf eine elektronische Schaltungsanordnung, insbesondere auf die direkte Montage von ungehäusten integrierten Schal­ tungen auf Substrate.
Die direkte Montage von ungehausten integrierten Schaltungen auf Schaltungsträgern findet im Zuge der allgemeinen Minia­ turisierung elektronischer Geräte und Schaltungen ein immer breiteres Anwendungsfeld vor, wie z. B. bei Chipkarten für vielfältige Anwendungen. Der Wegfall des Gehäuses spart Platz und Gewicht und verringert die Zahl der Verbindungs­ stellen, um den elektrischen Kontakt von einer integrierten Schaltung zu den Anschlüssen auf dem Schaltungsträger oder Substrat herzustellen. Eine zuverlässige Montage von unge­ häusten ICs auf Leiterplatten oder flexiblen Schaltungsträ­ gern bereitet wegen der großen Differenzen der thermischen Ausdehnungskoeffizienten derzeit Probleme.
Bei der Montage von ungehäusten integrierten Schaltungen sind in der Technik drei typische Verfahren bekannt. Diese sind die Drahtkontaktierung, das automatische Filmbonden und die Flip-Chip-Technik, welche im Nachfolgenden kurz darge­ stellt werden.
Bei der Drahtkontaktierung wird eine integrierte Schaltung, die in Form eines Chips vorliegt, mit ihrer Rückseite auf dem Substrat befestigt. Ein gebräuchliches Verbindungsmate­ rial ist je nach Anforderung elektrisch leitender oder nicht leitender Klebstoff. Die elektrische Kontaktierung der An­ schlüsse der integrierten Schaltung mit einem Anschlußflä­ chenmuster auf einem Substrat erfolgt über feine Drähte, die beispielsweise aus Gold oder Aluminium bestehen. Um die Ver­ bindungsdrähte vor mechanischen Einwirkungen zu schützen, wird über den Chip eine Abdeckung beispielsweise aus Epoxid­ harz mit einer ausreichenden Dicke vorgesehen, damit die Verbindungsdrähte, die von der Oberseite des Chips zum Sub­ strat hin bogenförmig vorstehen, vollständig von dem Epoxid­ harz umschlossen bzw. eingekapselt sind. Diese Technik hat sich vor allem bei Aluminiumoxid als Substratmaterial be­ währt, da die thermischen Ausdehnungskoeffizienten von Sili­ zium und Aluminiumoxid relativ nahe beieinander liegen. Mittlerweile wird diese Technik auch auf Leiterplatten und flexiblen Schaltungsträgern beherrscht.
Wesentliche Einschränkungen dieser Technik im Vergleich zu anderen Verfahren sind der relativ große Raumbedarf der An­ ordnung aus Chip und Epoxidharzabdeckung und der Kontaktan­ schlußfläche selbst, damit der Kontaktierungsdraht auf der­ selben geeignet befestigt werden kann, sowie ein benötigter Mindestabstand der Anschlußflächen auf der integrierten Schaltung, damit sich bei der Herstellung Kontaktdrähte ge­ genseitig nicht berühren. Ferner stellen die dünnen Kontakt­ drähte hochfrequenzmäßig relativ große Induktivitäten dar, die bei bestimmten Anwendungen stören. Bezüglich des Flä­ chenbedarfs kann von einem zusätzlichen Rand von mindestens 0,5 mm um die eigentliche Chipfläche herum ausgegangen wer­ den. Da der Draht, wie bereits angemerkt wurde, in einer bo­ genförmigen Schleife von der integrierten Schaltung zum Sub­ strat geführt wird, setzt sich die Gesamthöhe aus der Höhe des Bausteins und der Schleifenhöhe des Kontaktierungsdrah­ tes mit sicherer Einbettung im Abdeckmaterial zusammen. Da der Drahtdurchmesser beim automatischen Drahtkontaktieren oder Drahtbonden aus technischen Gründen nicht unter 15 µm sinken darf und das Bondwerkzeug auch gewisse Minimalabmes­ sungen nicht unterschreiten kann, beträgt der minimale Ab­ stand der Anschlüsse auf der integrierten Schaltung mindestens 80 bis 100 µm. Aufgrund der erwähnten Induktivität des Bonddrahtes verschlechtern sich die Übertragungseigenschaf­ ten von drahtgebondeten Bauteilen ab einigen GHz wesentlich.
Bei dem automatischen Filmbonden oder TAB (TAB = Tape Automated Bonding) wird die integrierte Schaltung in Form eines Chips mit ihrer Vorderseite auf einen Zwischenträger, wie z. B. eine Kunststoffolie auf einer Filmrolle mit einer Metallisierung für die Anschlüsse, angebracht. Die elektri­ schen Anschlüsse auf dem Chip dienen gleichzeitig zur Befe­ stigung auf dem Zwischenträger. Mechanische und elektrische Verbindung erfolgen also in einem Prozeßschritt. Insbeson­ dere ragen in eine Öffnung der Kunststoffolie, die der Größe des Chips entspricht, die Anschlüsse soweit hinein, daß sie die Kontaktanschlußflächen auf der integrierten Schaltung überdecken. Die Anschlüsse auf der integrierten Schaltung und/oder auf dem Zwischenträger müssen bei dem automatischen Filmbonden mit sogenannten Höckern versehen sein. Diese Höcker stellen kleine Erhebungen auf Kontaktanschlußflächen über die Ebene des Chips hinaus dar. Abhängig von dem Metal­ lisierungssystem für diese Höcker kann die Verbindung von dem Chip zu dem Zwischenträger durch einen Löt- oder Thermo­ kompressionsprozeß hergestellt werden. Die Befestigung auf dem eigentlichen Substrat erfolgt durch Ausstanzen aus den Film und durch einen weiteren Lötprozeß für die Außenan­ schlüsse.
Dieses Verfahren ist aus wirtschaftlichen Gründen lediglich für Anwendungen mit sehr großen Stückzahlen interessant, da die Zwischenträger- und die Höckerherstellung relativ auf­ wendig sind. Weitere Einschränkungen sind die zusätzlich benötigte Kontaktstelle, um von dem Chip zu dem Substrat zu kommen, wobei ferner ein im Vergleich zur Chipfläche allein erhöhter Platzbedarf aufgrund der notwendigen festen Zuord­ nung des Anschlußflächenmusters auf der integrierten Schal­ tung und dem Zwischenträger vorhanden ist.
Im Gegensatz zum automatischen Filmbonden wird bei einem als Flip-Chip-Technik bekannten Verfahren der Chip mit seiner Vorderseite direkt auf das Substrat montiert. Die Vordersei­ te, die das elektrische Anschlußflächenmuster der integrier­ ten Schaltung aufweist, kann somit eine elektrische Verbin­ dung zu dem Anschlußflächenmuster des Substrats herstellen. Dabei sind genauso wie bei dem TAB-Verfahren Höcker notwen­ dig. Der Verbindungsprozeß findet wiederum abhängig von der verwendeten Höckermetallisierung durch ein Löt- oder ein Thermokompressionsverfahren statt. Hierbei entspricht der benötigte Flächenbedarf der Chipgröße. Die Gesamthöhe der Schaltung setzt sich aus der Höhe des Substrats sowie der Höhe des Chips und der Höhe der verwendeten Höcker zusammen.
Ein in jüngster Zeit entwickelter anisotrop leitfähiger Klebstoff kann in nur einem Prozeßschritt gleichzeitig eine mechanische und elektrische Verbindung einer integrierten Schaltung mit einem Substrat bewerkstelligen. Dieser aniso­ trop leitfähige Klebstoff ist mit Metallteilchen gefüllt, derart, daß beim Kleben unter Druck nur in der Richtung senkrecht zur Fügefläche eine elektrisch leitfähige Verbin­ dung entsteht. Die Metallteilchen können massive Metallteil­ chen oder auch Kunststoffteilchen sein, die eine leitfähige, d. h. metallische, Oberfläche aufweisen.
Eine Flip-Chip-Technik mit einem anisotrop leitfähigen Kleb­ stoff ist beispielsweise in den Artikeln "Flip-Chip techno­ logies for chip-on-glass applications (LCD)" von D. Wojcie­ chowski, u. a., und "Flip-chip bonding with solder-filled anisotropic adhesive" von P. Savolainen, u. a., beschrieben. In beiden Artikeln weist eine mit einem Substrat zu verbin­ dende integrierte Schaltung ein Anschlußflächenmuster mit am Rand angeordneten Anschlußflächen auf. Diese Anschlußflächen sind mit Höckern versehen, um elektrische Kontakte der An­ schlußflächen mit entsprechenden Anschlußflächen auf dem Substrat zu ermöglichen.
Da bei den meisten herkömmlichen integrierten Schaltungen das Anschlußflächenmuster der integrierten Schaltung aus Anschlußflächen besteht, die entlang des Randes des Chips an­ geordnet sind, sind die kleinen und sehr starren Verbin­ dungselemente bei einer Verwendung von Substratmaterialien, wie z. B. gedruckten Schaltungsplatinen, flexiblen Schal­ tungsträgern und dergleichen, welche sich in ihren thermi­ schen Ausdehnungskoeffizienten wesentlich von Silizium, das das Material der integrierten Schaltung ist, unterscheiden, großen thermomechanischen Spannungen ausgesetzt. Dies ist die Ursache für starke Zuverlässigkeitsprobleme. Diesem Pro­ blem wird in der Technik allgemein durch eine Unterfütterung der integrierten Schaltung mit einem sogenannten "Under­ filler" begegnet. Diese Underfiller sind meist Kunststoffe auf Epoxidharzbasis. Dieselben sollen einen Teil der thermo­ mechanischen Spannungen aufnehmen, wodurch die einzelnen Verbindungspunkte etwas entlastet werden können.
In der Veröffentlichung von Pecht, Michael: "Integrated Cir­ cuit, Hybrid and Multichip Module Package Design Guidelines: A Focus on Reliability", John Wiley & Sons, Inc., New York, 1994, Seiten 34 bis 37 und 188 bis 189 wird im Abschnitt 7.2.3 der Flip-Chip-Aufbau mittels eines leitfähigen Kleb­ stoffs, der kleine Leiterpartikel aus Silber, Nickel und Gold enthält, die in einem dielektrischen Medium, wie z. B. einem Polymer, eingebunden sind, beschrieben. Durch Anwenden von Hitze und Druck wird eine Verbindung zwischen zwei An­ schlußhöckern hergestellt, wobei durch die Hitze und den Druck die in dem Medium enthaltenen leitfähigen Partikel miteinander in Kontakt kommen, und so eine elektrische Ver­ bindung herstellen. Der Kleber hat eine Dicke im Bereich der zufällig verteilten Partikel, die Verbindung über den Kleber erfolgt aber nur im Bereich der Anschlußhöcker.
Die US-A-5,235,140 beschreibt einen Elektroden-Bump für die Befestigung eines Flip-Chips, wobei eine große Elektrode auf einer Leiterplatte gebildet wird, auf der eine weitere, kleinere Elektrode erzeugt wird.
Die DE 34 14 961 A1 beschreibt ein Verfahren zum Bonden eines LSI-Chips auf einen Anschlußsockel. Hierbei wird zunächst ein hitzempfindlicher Kleber auf der Oberfläche eines Wa­ fers, der eine Mehrzahl von Chips enthält, aufgebracht. Elektrisch leitfähige Partikel werden aufgesprüht und die Anschlüsse der LSI-Chips werden auf die Elektroden des An­ schlußsockels ausgerichtet. Dann wird der Chip auf den Sockel gebondet.
In der Veröffentlichung von Cognetti, C., "Flip-Chip-Techno­ logie - reif für die Massenproduktion?", Productronic 4/5 1996, Seiten 74 bis 80 beschreibt eine Flip-Chip-Lötung. Der Chip wird im Rahmen der Verkapselung auf die Oberseite eines Chipträgers geklebt, der Anschluß erfolgt durch Lötung.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zum Verbinden einer integrierten Schaltung mit einem Substrat und eine verbesserte elektro­ nische Schaltungsanordnung zu schaffen, welche keine Höcker verwenden und auf einfache Art mit geringem Aufwand eine sichere elektrische und mechanische Verbindung der Elemente sicherstellt, und welche die Verwendung von Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten er­ lauben und dennoch zuverlässig und wirtschaftlich sind.
Diese Aufgabe wird durch ein Verfahren zum Verbinden einer integrierten Schaltung nach Anspruch 1 und durch eine elek­ tronische Schaltungsanordnung nach Anspruch 5 gelöst.
Gemäß einer vorteilhaften Weiterbildung der vorliegenden Erfindung können die Eigenschaften sowohl der elektrischen als auch der mechanischen Verbindung verbessert werden, wenn die ty­ pischerweise am Rand einer integrierten Schaltung angeord­ neten Kontaktstellen über die gesamte zur Verfügung stehende Fläche verteilt werden. Durch dieses flächige Verteilen der Kontakte über die gesamte aktive Fläche der integrierten Schaltung können bei einer erhöhten Zuverlässigkeit einer elektronischen Schaltung, die aus dem Substrat und der inte­ grierten Schaltung besteht, die Kontaktzwischenräume vergrößert und/oder die Anzahl der Kontakte an sich erhöht wer­ den.
Durch die vorliegende Erfindung wird vollständig auf Höcker auf den Anschlußflächen der jeweiligen Anschlußflächenmuster verzichtet, und die Dicke einer Anschlußfläche steht um ei­ nige Mikrometer über die Oberfläche des Substrates bzw. der integrierten Schaltung vor. Dies ist bereits ausreichend, um ein zuverlässige elektrische Verbindung herzustellen.
Somit ist es möglich, eine Vielzahl von voneinander elek­ trisch isolierten Verbindungen zwischen jeweiligen Anschluß­ flächen der integrierten Schaltung und des Substrats herzu­ stellen.
Die elastischen Eigenschaften des Klebstoffs erlauben die Verwendung von Substratmaterialien mit Ausdehnungskoeffi­ zienten, die sich stark von den thermischen Ausdehnungskoef­ fizienten für die Materialien, die für die integrierte Schaltung verwendet werden, wie z. B. Silizium oder Gallium­ arsenid, unterscheiden. Damit können die Materialien für das Substrat und für die integrierte Schaltung unabhängig von­ einander ausgewählt werden, um jeweilige voneinander abwei­ chende Anforderungen optimal zu erfüllen. Auch bei einer Verwendung von Materialien mit ähnlichen thermischen Ausdeh­ nungskoeffizienten minimieren die elastischen Eigenschaften des Klebstoffs dennoch mögliche thermomechanische Spannun­ gen, wodurch aufgrund einer gleichmäßigen Druckverteilung über den Fügeflächen die Zuverlässigkeit der mechanischen Verbindung entscheidend verbessert wird. Daher ist im Gegen­ satz zu der vorher beschriebenen Flip-Chip-Technik kein in einem extra Prozeßschritt anzubringender Underfiller erfor­ derlich.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegende Zeich­ nung erörtert. Es zeigt:
Fig. 1 eine Draufsicht auf die Vorderseite eines Chips.
Fig. 1 zeigt eine Draufsicht der Vorderseite einer inte­ grierten Schaltung 10, die in der Form eines ungehäusten Chips vorliegt. Heutzutage vorhandene Chips sind fast aus­ schließlich derart entworfen, daß sie lediglich an ihren Rändern verteilte Randanschlußflächen 12 aufweisen. Das Randanschlußflächenmuster entspricht somit einem Rechteck, an dessen Rändern die einzelnen Randanschlußflächen 12 ange­ ordnet sind. Zur Verbesserung der Verbindungseigenschaften durch einen anisotrop leitfähigen Klebstoff, der vorher be­ schrieben wurde, benötigt ein bevorzugtes Ausführungsbei­ spiel der vorliegenden Erfindung flächig verteilte Anschluß­ flächen 16.
Um die Randanschlußflächen 12 in flächig verteilte Anschluß­ flächen 16 umzuverteilen, werden fertig prozessierte Schei­ ben (Wafer), die eine integrierte Schaltung oder eine Mehr­ zahl von integrierten Schaltungen aufweisen können, mit ei­ ner zusätzlichen Isolationsschicht sowie mit einer zusätz­ lichen Leitschicht versehen. Aus Passivierungszwecken wird über die Leitschicht eine Passivierungsschicht aufgebracht. Für die Isolations-, Leit- und Passivierungsschicht können herkömmliche IC-Materialien, wie z. B. SiO2, Si3N4 and Al, sowie die dazu verfügbaren bekannten Prozesse verwendet werden. Ebenfalls ist es möglich, einen Dünnfilmprozeß mit Polyimid oder BCB als Dielektrikum und Metallisierungssy­ steme auf der Basis von Kupfer und Gold anzuwenden. Auf diese Weise entsteht das in Fig. 1 dargestellte Anschluß­ flächenmuster der integrierten Schaltung, das die flächig umverteilten Anschlußflächen 16 sowie Leiterbahnen 24 auf­ weist, die die Randanschlußflächen 12 mit den flächig ver­ teilten Anschlußflächen 16 verbinden, wobei dieselben durch das oben beschriebene Verfahren des flächigen Umverteilens hergestellt worden sind. Zukünftige integrierte Schaltungen können von vorneherein flächig verteilte Anschlußflächen 16 aufweisen, wobei dann der Schritt des flächigen Umverteilens der Randanschlußflächen 12 entfällt.
Ein Substrat weist auf einer Oberfläche ein Anschlußflächen­ muster auf, das dem Anschlußflächenmuster 16 der integrie­ rten Schaltung entspricht.
In einem ersten Schritt des erfindungsgemäßen Verfahrens zum Verbinden der integrierten Schaltung 10 mit dem Substrat wird entweder auf die Oberfläche der integrierten Schaltung 10, die das Anschlußflächenmuster 16 aufweist, oder auf die Oberfläche des Substrats, die das Anschlußflächenmuster auf­ weist, oder auf sowohl die integrierte Schaltung 10 als auch das Substrat der anisotrop leitfähige Kleber aufgebracht. Dies kann auf für Fachleute bekannte Art und Weise, wie z. B. durch Stempeldruck, Siebdruck, Dispensen oder auch durch so­ genannte Vorformen ("Preforms") geschehen. Davon abweichend kann das Aufbringen des anisotrop leitfähigen Klebstoffes auch durch Aufschleudern des Klebstoffs auf den gesamten Wa­ fer vor seiner Zerteilung in die einzelnen Chips geschehen. Dabei wird der Wafer erst nach dem Abtrocknen der Oberfläche des anisotrop leitfähigen Klebers in die einzelnen Chips 10 zerteilt.
In einem zweiten Schritt des erfindungsgemäßen Verfahrers werden das Substrat und die integrierte Schaltung 10 unter durch den anisotrop leitfähigen Klebstoff bestimmten Bedin­ gungen, wie z. B. bestimmten Druck- oder Temperaturverläufen, zusammengefügt. Wie bereits erwähnt wurde, weist der aniso­ trop leitfähige Klebstoff Metallteilchen auf, die in der Klebstoffmasse gleichmäßig verteilt sind und sich nicht be­ rühren, wenn der Klebstoff nicht unter Druck steht. Zwischen jeweiligen Anschlußflächen steht der Klebstoff jedoch auf­ grund des Vorstehens derselben über die jeweilige Passivie­ rungsschicht unter Druck, wodurch sich die Metallteilchen senkrecht zur Fügerichtung berühren und einen elektrisch leitenden Strompfad ausbilden.
Neben diesen durch die Metallteilchen gebildeten Strompfaden steht der anisotrop leitfähige Klebstoff nicht so stark unter Druck, derart, daß sich die in dem Klebstoff verteilter Metallteilchen nicht berühren, wodurch auch keine leitfähige Verbindung geschaffen ist.
Gemäß der vorliegenden Erfindung wird auf Höcker des Sub­ strats bzw. der integrierten Schaltung ganz verzichtet, was eine erhebliche Vereinfachung der elektronischen Schaltung 10 darstellt, da das relativ aufwendige z. B. Aufwachsen der Höcker hinfällig wird.
Wird ein anisotrop leitfähiger Klebstoff mit Teilchen, die einen im wesentlichen gleichmäßigen Durchmesser von bei­ spielsweise 20 µm aufweisen, verwendet, so ist das über die Oberfläche der integrierten Schaltung bzw. des Substrats vorstehende Anschlußflächenmuster allein in der Lage, zuver­ lässige elektrische Kontakte zu bilden. Das jeweilige An­ schlußflächenmuster steht um einige Mikrometer über die Oberfläche vor, auf der es aufgebracht ist, und bildet somit jeweils höchste Stellen der jeweiligen Oberfläche. Die Ober­ flächen von Chip und Substrat sind dabei mit Ausnahme der Anschlußflächen mit einer Passivierungsschicht versehen. So­ mit kommt bei dem Aneinanderfügen von integrierter Schaltung und Substrat im wesentlichen eine Lage von Metallteilchen des anisotrop leitfähigen Klebstoffs in zweiseitigen Kontakt mit den entsprechenden Anschlußflächen, wodurch aufgrund der vorstehenden Anschlußflächen nur an denselben ein elektri­ scher Kontakt erzeugt wird, der von den jeweiligen Nachbar­ kontakten elektrisch isoliert ist. Die Kleberdicke ent­ spricht damit im wesentlichen dem Durchmesser der Metall­ teilchen.
An dieser Stelle wird darauf hingewiesen, daß durch das er­ findungsgemäße Verfahren die mechanische und elektrische Verbindung in einem Prozeßschritt erreicht werden. Zusätz­ lich führen die flächig verteilten Anschlüsse zu entspannten Entwurfsregeln für Chipentwickler, da dieselben zum einen größere Anschlußflächen vorsehen können, und zum anderen breitere Verbindungen zu den einzelnen Anschlußflächen entwerfen können, da der jeweils für die einzelnen Anschlußflä­ chen 16 verfügbare Platz wesentlich größer ist als der für die Randanschlußflächen 12 vorhandene Fläche. Größere An­ schlußflächen sowie größere dazwischenliegende Anschlußflä­ chenabstände minimieren ebenfalls die Anforderungen an den anisotrop leitfähigen Klebstoff bezüglich des zuverlässigen Ausbildens von elektrischen Strompfaden, die voneinander elektrisch isoliert sein müssen.
Das erfindungsgemäße Verfahren schafft eine elektronische Schaltungsanordnung mit mehreren hundert einzelnen Verbin­ dungen pro Chip. Schließlich eröffnet die erfindungsgemäße Verbindungstechnik eine weitergehende Reduzierung der Chip­ fläche für die integrierte Schaltung 10, da beim Entwurf der integrierten Schaltung ein flächiges Anschlußflächenmuster zugelassen ist, das dazu führt, daß der Chipentwickler auch Anschlußflächen auf aktiven Bereichen des Chips vorsehen kann, wodurch auch die chipinternen Verbindungsleitungen und damit einhergehende chipinterne parasitäre Effekte verklei­ nert werden können.

Claims (5)

1. Verfahren zum Verbinden einer integrierten Schaltung (10) mit einem Substrat, mit folgenden Schritten:
Bereitstellen der integrierten Schaltung (10), die auf einer Oberfläche eine Mehrzahl von Anschlußflächen (12) aufweist, wobei die auf der Oberfläche angeordneten An­ schlußflächen auf aktiven Bereichen der integrierten Schaltung angeordnet sind;
Aufbringen eines anisotrop leitfähigen Klebstoffs ent­ weder auf die Oberfläche der integrierten Schaltung (10) oder auf eine Oberfläche des Substrats, wobei die Oberfläche des Substrats eine Mehrzahl von auf der Oberfläche des Substrats verteilt angeordneten An­ schlußflächen umfaßt, wobei mindestens eine der An­ schlußflächen der integrierten Schaltung oder des Sub­ strats vorsteht; und
Zusammenfügen des Substrats und der integrierten Schal­ tung (10), derart, daß die Anschlußflächen des Sub­ strats und die Anschlußflächen der integrierten Schal­ tung (10) zueinander ausgerichtet sind, wodurch das Substrat und die integrierte Schaltung (10) an den An­ schlußflächen elektrisch und mechanisch und außerhalb der Anschlußflächen mechanisch über den anisotrop leit­ fähigen Klebstoff miteinander verbunden werden, und wo­ bei die Dicke des Klebstoffs im wesentlichen dem Durch­ messer der leitfähigen Teilchen in dem Klebstoff ent­ spricht.
2. Verfahren nach Anspruch 1, bei dem ein flächiges Umver­ teilen des Randanschlußflächenmusters (12) der integrierten Schaltung mit einem Dünnfilmprozeß mit Poly­ imid oder BCB als Dielektrikum und Kupfer oder Gold als Metallisierung oder mit SiO2 oder Si3N4 als Dielek­ trikum und mit Al oder Poly-Silizium als Leitschicht durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem der anisotrop leitfähige Klebstoff durch Stempeldruck, Siebdruck oder Dispensen aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die integrierte Schaltung (10) eine Mehrzahl von Teilschal­ tungen auf einem Wafer aufweist, wobei der leitfähige Klebstoff auf dem gesamten Wafer aufgebracht wird, wo­ nach der Wafer nach Abtrocknen der Oberfläche desselben in einzelne Teilschaltungen zerteilt wird.
5. Elektronische Schaltungsanordnung mit folgenden Merkma­ len:
einer integrierten Schaltung (10), die auf einer Ober­ fläche eine Mehrzahl von Anschlußflächen (12) aufweist, wobei die auf der Oberfläche angeordneten Anschlußflä­ chen auf aktiven Bereichen der integrierten Schaltung angeordnet sind;
einem Substrat, das auf einer Oberfläche eine Mehrzahl von verteilt angeordneten Anschlußflächen umfaßt, wobei mindestens eine der Anschlußflächen der integrierten Schaltung oder des Substrats vorsteht; und
einem anisotrop leitfähigen Klebstoff, der entweder aaf die Oberfläche der integrierten Schaltung (10) oder auf eine Oberfläche des Substrats aufgebracht ist, wobei die Oberfläche des Substrats eine Mehrzahl von auf der Oberfläche des Substrats verteilt angeordneten An­ schlußflächen umfaßt;
wobei das Substrat und die integrierte Schaltung (10) derart zusammengefügt sind, daß die Anschlußflächen des Substrats und die Anschlußflächen der integrierten Schaltung (10) zueinander ausgerichtet sind, wodurch das Substrat und die integrierte Schaltung (10) an den Anschlußflächen elektrisch und mechanisch und außerhalb der Anschlußflächen mechanisch über den anisotrop leit­ fähigen Klebstoff miteinander verbunden sind, und wobei die Dicke des Klebstoffs im wesentlichen dem Durchmes­ ser der leitfähigen Teilchen in dem Klebstoff ent­ spricht.
DE19630593A 1996-07-30 1996-07-30 Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung Expired - Fee Related DE19630593C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19630593A DE19630593C2 (de) 1996-07-30 1996-07-30 Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19630593A DE19630593C2 (de) 1996-07-30 1996-07-30 Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE19630593A1 DE19630593A1 (de) 1998-02-05
DE19630593C2 true DE19630593C2 (de) 2001-07-05

Family

ID=7801195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19630593A Expired - Fee Related DE19630593C2 (de) 1996-07-30 1996-07-30 Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE19630593C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10133959A1 (de) * 2001-07-18 2003-02-06 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
DE102004014214B3 (de) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden eines Chips und eines Substrats
DE102005012496B3 (de) * 2005-03-16 2006-10-26 Technische Universität Berlin Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19910318B4 (de) * 1999-03-09 2004-06-03 Leopold Kostal Gmbh & Co Kg Optisch transparente Scheibe mit einer elektrisch leitfähigen Struktur, Verfahren zum Herstellen einer solchen sowie Verwendung der Scheibe und des Verfahrens
DE10059813A1 (de) * 2000-12-01 2002-06-13 Hahn Schickard Ges Vorrichtung zur Erfassung eines Fluiddrucks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414961A1 (de) * 1983-04-21 1984-10-25 Sharp K.K., Osaka Verfahren zum bonden von lsi-chips auf einen anschlusssockel
US5235140A (en) * 1992-05-21 1993-08-10 Eastman Kodak Company Electrode bump for flip chip die attachment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414961A1 (de) * 1983-04-21 1984-10-25 Sharp K.K., Osaka Verfahren zum bonden von lsi-chips auf einen anschlusssockel
US5235140A (en) * 1992-05-21 1993-08-10 Eastman Kodak Company Electrode bump for flip chip die attachment

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
COGNETTI, C.: Flip-Chip-Technologie-reif für Ma- ssenproduktion? In: productsonic 4/5, 1996, S. 74-80 *
PECHT, MICHAEL: "Integrated circuit, hybrid and multichip module package design guidelines: a focus on reliability", John Wiley & Sons, Inc, New York, 1994, S. 34-37 und 189 *
SAVOLAINEN, J. (u.a.): Flip-chip bonding with sol-der filled anisotropic adhesive, In: EuPac C96, Düsseldorf, DVS-Verlag 1996, S. 51-53 *
WOJCIECHOWSKI, A. (u.a.): Flip-chip technology forchip-on-glas applications (LCD), In: EuPac C96, Düsseldorf, DVS-Verlag 1996, S. 47-50 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10133959A1 (de) * 2001-07-18 2003-02-06 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
DE10133959B4 (de) * 2001-07-18 2006-08-17 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
DE102004014214B3 (de) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden eines Chips und eines Substrats
DE102005012496B3 (de) * 2005-03-16 2006-10-26 Technische Universität Berlin Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren

Also Published As

Publication number Publication date
DE19630593A1 (de) 1998-02-05

Similar Documents

Publication Publication Date Title
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE69525280T2 (de) Herstellungsverfahren einer mit Anschlusshöckern versehenen Halbleiteranordnung vom Filmträgertyp
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10222678A1 (de) Halbleitervorrichtung
DE19904258A1 (de) Halbleitervorrichtung
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE102007002707A1 (de) System-in Package-Modul
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE10238781A1 (de) Halbleitervorrichtung
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee