DE19541039A1 - Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung - Google Patents

Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung

Info

Publication number
DE19541039A1
DE19541039A1 DE1995141039 DE19541039A DE19541039A1 DE 19541039 A1 DE19541039 A1 DE 19541039A1 DE 1995141039 DE1995141039 DE 1995141039 DE 19541039 A DE19541039 A DE 19541039A DE 19541039 A1 DE19541039 A1 DE 19541039A1
Authority
DE
Germany
Prior art keywords
chip
substrate
connection
contact metallizations
connecting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1995141039
Other languages
English (en)
Other versions
DE19541039B4 (de
Inventor
David Finn
Manfred Rietzler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smartrac IP BV
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE1995141039 priority Critical patent/DE19541039B4/de
Publication of DE19541039A1 publication Critical patent/DE19541039A1/de
Application granted granted Critical
Publication of DE19541039B4 publication Critical patent/DE19541039B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • G06K19/07747Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung betrifft ein Chip-Modul mit einem Substrat und mindestens einem auf dem Substrat angeordneten Chip, wobei der Chip auf seinen Anschlußflächen mit erhöhten Kontaktmetallisierungen versehen ist, die elektrisch leitend mit auf einer Isolationsschicht des Substrats angeordneten An­ schlußleitern verbunden sind. Darüber hinaus betrifft die vor­ liegende Erfindung ein Verfahren sowie eine Vorrichtung zur Herstellung eines Chip-Moduls gemäß dem Oberbegriff des An­ spruchs 4 bzw. 15.
Chip-Module mit einem auf einem Substrat angeordneten Chip werden grundsätzlich überall dort eingesetzt, wo es darauf an­ kommt, durch die gegenüber den Chipanschlußflächen wesentlich vergrößerten Anschlußleiter des Substrats eine erleichterte elektrische Kontaktierung des Chips zu ermöglichen. So werden derartige Chip-Module beispielsweise in Chipkarten eingesetzt und ermöglichen über die freiliegend auf der Kartenoberfläche angeordneten Anschlußleiter des Substrats eine äußere Kontak­ tierung des durch die Anordnung auf der Rückseite des Sub­ strats im Innern der Chipkarte aufgenommenen Chips.
Chip-Module sind in unterschiedlichen Ausführungsformen be­ kannt. Ein übliches Verfahren zur Herstellung eines Chip-Mo­ duls besteht darin, den Chip mit seinen erhöhten Kontaktmetal­ lisierungen auf der Rückseite eines durchkontaktierten Sub­ strats anzuordnen, wobei die Kontaktmetallisierungen auf der Substratrückseite mit ersten Anschlußleitern verbunden sind, die über die Durchkontaktierungen mit weiteren, auf der Zu­ griffsseite des Substrats angeordneten Anschlußleitern elek­ trisch leitend verbunden sind. Hieraus resultiert eine auf den Anschlußleitern der Substratrückseite erhabene Anordnung der erhöhten Kontaktmetallisierungen mit entsprechender Ausbildung eines Spaltes zwischen der Oberfläche des Substrats und der Oberfläche des Chips. Um diese aufgrund der Spaltausbildung für eine Scherbeanspruchung ungünstige Verbindung zwischen dem Chip und dem Substrat zu sichern und gegebenenfalls darüber hinaus die Kontaktmetallisierungen bzw. die hierdurch kontak­ tierenden Anschlußleiter des Substrats zu versiegeln, ist es bekannt, den Spalt mit einem sogenannten "Underfiller" zu ver­ füllen. Dieses Verfahren ist auch unter dem Begriff "Underfilling-Technologie" bekannt.
Aufgrund der auf den Anschlußleitern des Substrats erhabenen Anordnung der erhöhten Kontaktmetallisierungen des Chips er­ gibt sich darüber hinaus eine relativ dicke Ausbildung eines derart hergestellten Chip-Moduls. Zudem erfordert die bekannte "Underfilling-Technologie" nach Herstellung der Verbindung der erhöhten Kontaktmetallisierungen des Chips mit den zugeordne­ ten Anschlußleitern des Substrats noch einen weiteren Arbeits­ schritt zur Applikation des Underfillers.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Chip-Modul vorzuschlagen, das sich durch eine insgesamt flache Ausbildung auszeichnet und mittels eines vereinfachten Her­ stellungsverfahrens herstellbar ist.
Diese Aufgabe wird durch ein Chip-Modul mit den Merkmalen des Anspruchs 1 gelöst.
Bei dem erfindungsgemäßen Chip-Modul sind die Anschlußleiter auf der Rückseite der dem Chip zugewandten Isolationsschicht angeordnet, die zum Eingriff der Kontaktmetallisierungen bis zu den Anschlußleitern reichende Ausnehmungen aufweist. Diese Ausnehmungen sind auf den Anschlußleitern mit einem elektrisch leitenden Verbindungsmaterial versehen, in das die erhöhten Kontaktmetallisierungen zumindest teilweise eingebettet sind.
Das erfindungsgemäße Chip-Modul ermöglicht aufgrund der in die Ausnehmungen des Substrats eingreifenden Anordnung der erhöh­ ten Kontaktmetallisierungen eine besonders abscherfeste Ver­ bindung zwischen dem Chip und dem Substrat. Darüber hinaus er­ gibt sich aufgrund dieser "Versenkung" der Kontaktmetallisie­ rungen in das Substrat eine besonders flache Ausbildung des Chip-Moduls. Überhaupt wird die Höhe des Chip-Moduls nicht durch die Verbindung beeinflußt, da die Kontaktmetallisierun­ gen zumindest teilweise in das Verbindungsmaterial eingebettet sind. Durch dieses Einbetten der Kontaktmetallisierungen in das Verbindungsmaterial ist es auch leicht möglich, gegebenen­ falls vorhandene Toleranzen in der Differenz zwischen der Höhe der erhöhten Kontaktmetallisierungen und der Tiefe der Ausneh­ mungen durch das Verbindungsmaterial auszugleichen und unter Aufrechterhaltung einer sicheren, elektrisch leitfähigen Ver­ bindung zwischen den Kontaktmetallisierungen des Chips und den Anschlußleitern des Substrats eine flachestmögliche Gesamtan­ ordnung aus Chip und Substrat zu schaffen, bei der die Ober­ fläche des Chips und die Oberfläche des Substrats unmittelbar benachbart, also ohne Spaltausbildung, aneinanderliegen kön­ nen. Somit kann bei der Herstellung des erfindungsgemäßen Chip-Moduls auch auf die von der "Underfiller-Technologie" her bekannte Applikation eines Underfillers verzichtet werden. Auch auf die die Abscherfestigkeit des Chip-Moduls erhöhende, mechanisch stabilisierende Wirkung des Underfillers kann ver­ zichtet werden, da durch die "Einbettung" der erhöhten Kon­ taktmetallisierungen und die damit verbundene, zumindest in Teilbereichen der Kontaktmetallisierungen allseitige Umhüllung der Kontaktmetallisierungen durch das Verbindungsmaterial eine besonders feste, mechanisch belastbare Verbindung geschaffen wird.
Gemäß einer bevorzugten Ausführungsform des Chip-Moduls sind die Isolationsschicht und die Anschlußleiter in ihrer Flächenausdehnung durch Außenränder des Chips begrenzt. Hier­ durch ist, ausgehend von der Chipgröße, die kleinstmögliche Ausbildung eines Chip-Moduls gegeben, so daß die Dimensionen des Chip-Moduls im wesentlichen mit den Dimensionen des Chips übereinstimmen und die wesentliche Änderung gegenüber dem Chip als solchem in der Ausbildung vergrößerter Anschlußflächen be­ steht. Ein derartig ausgebildetes Chip-Modul ist besonders ge­ eignet zur Verwendung bei einem Transponder, etwa einem Injek­ tionstransponder zur Kennung von Schlachtvieh, wo es insbeson­ dere auf eine besonders miniaturisierte Ausbildung des Trans­ ponders und somit auch des Chip-Moduls ankommt.
Zur weiteren Erhöhung der mechanischen Stabilität der bei dem Chip-Modul zwischen dem Chip und dem Substrat geschaffenen Verbindung kann auf der Chip-Oberfläche zusätzlich zu den elektrisch leitend mit der Chipstruktur verbundenen, erhöhten Kontaktmetallisierungen mindestens ein weiterer von der Chip­ struktur elektrisch unabhängiger Metallisierungsvorsprung vor­ gesehen sein, der in eine Befestigungsausnehmung der Isolati­ onsschicht eingreift. Durch diesen Metallisierungsvorsprung, der identisch mit den elektrische Anschlüsse bildenden, erhöh­ ten Kontaktmetallisierungen ausgebildet und hergestellt sein kann, wird ein "Kontaktmetallisierungsdummy" geschaffen, der lediglich eine mechanisch stabilisierende Funktion hat.
Erfindungsgemäß weist das Verfahren zur Herstellung des vor­ stehend in verschiedenen Ausführungsformen erörterten Chip-Mo­ duls folgende Verfahrensschritte auf:
Einsetzen der erhöhten Kontaktmetallisierungen des Chips in die Ausnehmungen der Isolationsschicht, und
Herstellung einer mechanisch belastbaren Verbindung zwischen den Kontaktmetallisierungen und den Anschlußleitern über das Verbindungsmaterial, wobei die Kontaktmetallisierungen zumin­ dest teilweise in das Verbindungsmaterial eingebettet werden. Das erfindungsgemäße Verfahren ermöglicht die Herstellung ei­ nes besonders flachen und ohne die Notwendigkeit der Applika­ tion eines Underfillers mechanisch stabilen Chip-Moduls.
Das zur Herstellung der Verbindung benötigte Verbindungsmate­ rial kann nach Art und Darreichungsform unterschiedlich be­ schaffen sein. So kann das Verbindungsmaterial vor dem Einset­ zen der erhöhten Kontaktmetallisierungen in die Ausnehmungen durch flächigen Auftrag auf die Oberfläche der Isolations­ schicht und anschließendes Abziehen der Oberfläche in die Aus­ nehmungen eingebracht werden.
Auch besteht die Möglichkeit, das Verbindungsmaterial vor oder nach dem Einsetzen der erhöhten Kontaktmetallisierungen in die Ausnehmungen in einem Dosierverfahren in flüssigem Zustand in die Ausnehmungen einzubringen.
Eine weitere Möglichkeit der Applikation des Verbindungsmate­ rials besteht darin, vor dem Einsetzen der erhöhten Kontaktme­ tallisierungen das Verbindungsmaterial in stückiger Form, etwa als Blei/Zinn-Lotkugeln, in die Ausnehmungen einzubringen.
Auch kann das zur Herstellung des Chip-Moduls verwendete Sub­ strat bereits soweit vorbereitet sein, daß die Kontaktmetalli­ sierungen in Ausnehmungen eingesetzt werden, die im Bereich der Anschlußleiter bereits mit einem Verbindungsmaterialauf­ trag versehen sind. Hierdurch ist es möglich, das erfindungs­ gemäße Verfahren zur Herstellung eines Chip-Moduls auch ausge­ hend von bereits vom Substrathersteller entsprechend präpa­ rierten Substraten durchzuführen, wodurch eine besonders ko­ stengünstige Durchführung des Verfahrens möglich wird.
Als besonders vorteilhaft hinsichtlich der Relativpositionie­ rung des Chips und des Substrats als Voraussetzung für die nachfolgende Verbindung der erhöhten Kontaktmetallisierungen des Chips mit den Anschlußleitern des Substrats erweist es sich, daß beim Einsetzen der Kontaktmetallisierungen die Ausnehmungen als Zentrierhilfe verwendet werden können. Nach Einsenken der Kontaktmetallisierungen in die Ausnehmungen ist automatisch die richtige Relativpositionierung für die nach­ folgende Verbindung sichergestellt. Auf aufwendige Bildüberwachungsverfahren, wie sie häufig zur Überwachung der korrekten Relativpositionierung bei der Applikation von Chips verwendet werden, kann demnach verzichtet werden.
Wenn die Verbindung zwischen dem Verbindungsmaterial und den Kontaktmetallisierungen bzw. dem Verbindungsmaterial und den Anschlußleitern unter Einwirkung von Druck und Temperatur er­ folgt, ist sichergestellt, daß eine Verbindung zwischen dem Chip und dem Substrat geschaffen wird, bei dem die benachbar­ ten Oberflächen von Chip und Substrat aneinander anliegen, wo­ durch sich bei entsprechender Bemessung der Verbindungsmateri­ almenge eine zumindest teilweise Einbettung der erhöhten Kon­ taktmetallisierungen in das Verbindungsmaterial auch bei einem Verbindungsmaterial mit hoher Grenzflächenspannung ergibt.
Die Verbindung zwischen dem Verbindungsmaterial und den Kon­ taktmetallisierungen kann entsprechend dem an sich bekannten "Flip-Chip"-Verfahren erfolgen, bei dem der Chip mit seinen Kontaktmetallisierungen unter Temperatureinwirkung gegen das Verbindungsmaterial gedrückt wird. Hierbei erfolgt demnach die zur Herstellung der Verbindung notwendige Erwärmung des Ver­ bindungsmaterials während des Plazierens.
Die Verbindung kann aber auch so erfolgen, daß erst nach er­ folgter Plazierung eine Erwärmung des Verbindungsmaterials und eine Herstellung der Verbindung im sogenannten "Reflow-Verfah­ ren" erfolgt.
Unabhängig vom Zeitpunkt der Wärmeeinbringung in das Verbin­ dungsmaterial erweist es sich als besonders vorteilhaft, wenn die Einbringung der Wärme in das Verbindungsmaterial über die Anschlußleiter des Substrats erfolgt. Auf diese Art und Weise bleibt bei Herstellung der Verbindung der Chip im wesentlichen frei von thermischen Belastungen.
Weiterhin ist es vorteilhaft, wenn während der Herstellung der Verbindung, also im erweichten oder aufgeschmolzenen Zustand des Verbindungsmaterials, eine Funktionsprüfung des Chips er­ folgt. Hierbei bilden die Anschlußleiter des Substrats die Prüfkontakte. Die Durchführung dieser elektrischen Prüfung, in der Regel eine Durchgangsprüfung, während des erweichten bzw. aufgeschmolzenen Zustand des Verbindungsmaterials bietet den Vorteil, daß bei Detektierung eines defekten Chips dieser leicht gegen einen neuen Chip ausgetauscht werden kann, bevor die Verbindung aushärtet.
Eine ökonomisch besonders vorteilhafte Variante des Verfahrens besteht darin, das Substrat in einem bandförmigen Substrat­ träger angeordnet, einer Plaziereinrichtung zur Applikation des Chips zuzuführen und nach Applikation des Chips und Ver­ binden der Kontaktmetallisierungen des Chips mit den Anschluß­ leitern des Substrats das fertiggestellte Chip-Modul aus dem Substratträger zu separieren.
Die erfindungsgemäße Vorrichtung zur Herstellung des eingangs anhand verschiedener Ausführungsformen erörterten Chip-Moduls weist eine Chipplaziereinrichtung und eine Heizeinrichtung auf, die Komponenten einer stationären Einrichtung bilden, an denen das mit dem Chip zu bestückende Substrat vorbeibewegt wird. Hierdurch wird eine besonders wirtschaftliche Fertigung des Chip-Moduls ermöglicht.
Wenn darüber hinaus der Chipplaziereinrichtung eine Verbin­ dungsmaterialapplikationseinrichtung vorgeordnet ist, die eine weitere Komponente der stationären Einrichtung bildet, sind in einer kompakten Einheit sämtliche zur Herstellung des Chip-Mo­ duls notwendigen Einrichtungen vereint.
Eine besonders sichere Relativpositionierung von Chip und Sub­ strat als Voraussetzung zur Durchführung der nachfolgenden Verbindung zwischen den Kontaktmetallisierungen des Chips und den Anschlußleitern des Substrats läßt sich erzielen, wenn die Chipplaziereinrichtung einen Wegaufnehmer zur Messung der ver­ tikalen Relativlage des Chips bezogen auf das Substrat auf­ weist. Ein derartiger Wegaufnehmer kann nicht nur zur Bestim­ mung der Relativlage verwendet werden, sondern ermöglicht dar­ über hinaus im Zusammenwirken mit einer in der Horizontalebene bewegbaren Ausbildung der Chipplaziereinrichtung oder einer entsprechend bewegbar ausgebildeten Substratzuführeinrichtung ein adaptives Plazieren. Die Bewegung in der Horizontalebene kann auch ungeordnet, etwa durch eine Vibrationseinrichtung bewirkt, ausgeführt werden.
Nachfolgend wird das erfindungsgemäße Chip-Modul anhand eines Ausführungsbeispiels sowie eines Verfahrens und einer Vorrich­ tung zu dessen Herstellung unter Bezugnahme auf die Zeichnun­ gen näher erläutert. Es zeigen:
Fig. 1 ein Chip-Modul in perspektivischer Darstellung mit ei­ nem Chip und einem darauf angeordneten Substrat;
Fig. 2 das in Fig. 1 dargestellte Chip-Modul in einer Teil­ schnittansicht gemäß Schnittlinienverlauf II-II in Fig. 1;
Fig. 3 den Chip und das Substrat unmittelbar vor deren Verbin­ dung zur Ausbildung des Chip-Moduls;
Fig. 4 eine Vorrichtung zur Herstellung des in Fig. 1 darge­ stellten Substrats in einer Schemadarstellung;
Fig. 5 einen bandförmig ausgebildeten Substratträger mit ein­ zelnen Substraten in einer Abschnittsdarstellung.
Fig. 1 zeigt ein Chip-Modul 10 mit einem Chip 11 und einem darauf kontaktierten Substrat 12. Das Substrat 12 weist auf der dem Chip 11 abgewandten Oberseite einer hier als Träger­ schicht 13 ausgebildeten Isolationsschicht Anschlußleiter 14, 15 auf, die bei dem hier dargestellten Beispiel in zweifacher Anzahl und sich im wesentlichen längs über die Trägerschicht 13 erstreckend auf dieser angeordnet sind.
Der Chip 11 weist bei dem in Fig. 1 dargestellten Ausführungs­ beispiel zwei in der Fachliteratur unter dem Begriff "Bump" bekannte erhöhte Kontaktmetallisierungen 16, 17 auf, die eine in Fig. 1 nicht näher dargestellte Passivierungsschicht 18 (Fig. 2) des Chips 11 durchdringen und aus dieser hervorragen.
Obwohl Fig. 1 einen lediglich mit zwei Kontaktmetallisierungen 16, 17 versehenen Chip 11 zeigt, wie er beispielsweise in eine hier nicht näher dargestellte Chipkarte eingesetzt wird, wird betont, daß die nachfolgenden Ausführungen ebenso Chips mit einer hiervon abweichenden Anzahl von Kontaktmetallisierungen, insbesondere solche mit einer Vielzahl von Kontaktmetallisie­ rungen, betreffen, wobei in solchen Fällen auch das mit einem derartigen Chip zu verbindende Substrat in entsprechender Weise mit einer größeren Anzahl von Anschlußleitern ausgeführt ist. Die in Fig. 1 dargestellte Ausführung wurde aufgrund der damit verbundenen besonders übersichtlichen Darstellungsmög­ lichkeit gewählt.
Fig. 2 verdeutlicht in einer umgekehrten Teilschnittdarstel­ lung des in Fig. 1 gezeigten Chip-Moduls 10 die Art und Weise der Ausführung der Verbindung der Kontaktmetallisierung 17 mit dem Anschlußleiter 15 des Substrats 12. Deutlich zu erkennen ist, wie die Kontaktmetallisierung 17 in eine in der Träger­ schicht 13 im Bereich der Kontaktmetallisierung 17 ausgebil­ dete Ausnehmung 19 eingreift. Die Ausnehmung 19 in der Träger­ schicht 13 reicht bis zu dem auf der Rückseite der dem Chip 11 zugewandten Trägerschicht 13 angeordneten Anschlußleiter 15 und gibt diesen im Bereich eines gegenüberliegend einer Außen­ kontaktseite 20 angeordneten rückwärtigen Chipkontaktbereichs 21 frei.
In der Ausnehmung 19 befindet sich ein Verbindungsmaterial 22, das sowohl zur Herstellung einer elektrisch leitfähigen Ver­ bindung zwischen der Kontaktmetallisierung 17 und dem Chipkon­ taktbereich 21 des Anschlußleiters 17 als auch zur Herstellung einer mechanisch sicheren Verbindung zwischen dem Chip 11 und dem Substrat 12 dient.
Eine Zusammenschau der Fig. 2 und 3 erläutert die Herstellung der in Fig. 2 dargestellten Verbindung zwischen der Kontaktme­ tallisierung 17 und dem Anschlußleiter 15 über das Verbin­ dungsmaterial 22. Bei dem in den Fig. 2 und 3 dargestellten Verbindungsmaterial 22 handelt es sich um einen auf den Chip­ kontaktbereich 21 des Anschlußleiters 15 aufgebrachten Lotauf­ trag in fester Form. Die für den Lotauftrag gewählte Lotzusam­ mensetzung ist dabei auf die für die Kontaktmetallisierung 17 verwendete Legierung bzw. Materialzusammensetzung abgestimmt. Im Falle der Verwendung von Gold für die Kontaktmetallisierung 17 bietet sich als Verbindungsmaterial ein Blei/Zinn-Lot an. Statt des Lotauftrags kann beispielsweise auch ein elektrisch leitender Kleber auf Epoxidharzbasis oder auch ein thermopla­ stischer Kleber Verwendung finden.
In jedem Fall wird unabhängig von der Beschaffenheit des Ver­ bindungsmaterials die in Fig. 2 dargestellte Verbindung zwi­ schen der Kontaktmetallisierung 17 und dem Chip-Kontaktbereich 21 des Anschlußleiters 15 durch Einführen (Pfeil 38 in Fig. 3) der Kontaktmetallisierung 17 ausgehend von einer Anordnung des Chips 11 oberhalb des Substrats 12 (Fig. 3) in die Ausnehmung 19 unter Verdrängung des Verbindungsmaterials 22 ausgeführt. Um bei einer derart hergestellten Verbindung eine wiederhol­ genaue, gleichbleibende Gesamthöhe H des aus dem Chip 11 und dem Substrat 12 gebildeten Chip-Moduls 10 sicherzustellen, ist es ausreichend, die Kontaktmetallisierung 17 bis zur Anlage der Passivierungsschicht 18 des Chips 11 an der dem Chip 11 zugewandten Oberfläche der Trägerschicht 13 in die Ausnehmung 19 einzuführen.
Wie aus Fig. 2 deutlich hervorgeht, bildet sich auch bei nur teilweiser Versenkung der Kontaktmetallisierung 17 in das Ver­ bindungsmaterial 22 eine alle freiliegenden Seiten der hier vereinfacht als Quader dargestellten Kontaktmetallisierung 17 betreffende Benetzung aus. Hieraus resultieren entsprechend geringe elektrische Widerstände im Kontaktbereich der Kontakt­ metallisierung 17 und des Verbindungsmaterials 22 sowie eine gute mechanische Haftung.
Um insbesondere bei starker Füllung der Ausnehmung 19 mit Ver­ bindungsmaterial 22 die Ausbildung von Druckpolstern infolge von Kompressionseffekten in der Ausnehmung 19 zu verhindern, kann die Trägerschicht 13 des Substrats 12 auf ihrer dem Chip zugewandten Oberseite mit einem von der Ausnehmung 19 nach au­ ßen führenden rillenförmigen Entlüftungskanal 23 oder anderen geeigneten Einrichtungen versehen sein.
Neben der in Fig. 1 dargestellten, als Trägerschicht 13 ausge­ bildeten Isolationsschicht kann auf den Anschlußleitern noch eine diese zumindest bis auf Kontaktausnehmungen abdeckende, weitere Isolationsschicht angeordnet sein. Darüber hinaus kann das Chip-Modul auch mit einer etwa auf dem Substrat angeordne­ ten integrierten Spule zur Ausbildung eines Transponders ver­ sehen sein.
Die zum Versenken der Kontaktmetallisierung 17 in das Verbin­ dungsmaterial 22 notwendige Erweichung des Verbindungsmateri­ als bzw. das Aufschmelzen des Verbindungsmaterials kann gleichzeitig mit Aufbringen des zum Verdrängen des Verbin­ dungsmaterials notwendigen Drucks erfolgen, wie beispielsweise in Fig. 4 dargestellt. Fig. 4 zeigt eine Chip-Modulherstel­ lungseinrichtung 24 mit zwei in einer stationären Einrichtung zusammengefaßten Komponenten, nämlich einer Chipplaziereinrichtung 25 und einer Heizeinrichtung 26. Wie Fig. 4 zeigt, wird der Chip 11 von oben mit seinen nach unten gerichteten Kontaktmetallisierungen 16, 17 gegen das hier in einem Substratträger 27 angeordnete Substrat 12 verfahren. Da­ bei werden die Kontaktmetallisierungen 16, 17 zur Anlage an das in den Ausnehmungen 19 auf dem Chipkontaktbereich 21 (Fig. 2) der Anschlußleiter 14, 15 angeordnete Verbindungsmaterial 22 gebracht. Während der Kontaktierung der Kontaktme­ tallisierungen 16, 17 mit dem Verbindungsmaterial 22 kann über die von unterhalb des Substratträgers 27 gegen das betreffende Substrat 12 bewegte Heizeinrichtung 26 eine Kontaktbeheizung der Anschlußleiter 14, 15 erfolgen. Unter dem Druck der Chipplaziereinrichtung 25 dringen dann die Kontaktmetallisie­ rungen 16, 17 in das unter der Temperatureinwirkung erwei­ chende Verbindungsmaterial 22 ein.
Alternativ zu der vorstehend beschriebenen Erwärmung des Ver­ bindungsmaterials 22 während der Plazierung des Chips 11, ist es auch möglich, das Verbindungsmaterial 22 nachfolgend der Plazierung der Chips 11 in einem Reflow-Verfahren aufzuschmel­ zen und hierdurch die für die Verbindung des Verbindungsmate­ rials 22 mit den Kontaktmetallisierungen 16, 17 notwendige Benetzung der Kontaktmetallisierungen zu bewirken. Je nach Beschaffenheit des Verbindungsmaterials kann es dabei notwen­ dig sein, durch eine zusätzliche, der Chipplaziereinrichtung 25 nachgeordnete Druckeinrichtung durch Druck auf die Kontaktmetallisierungen 16, 17 den Grenzflächenwiderstand des Verbindungsmaterials 22 zu überwinden, um ein Versenken der Kontaktmetallisierungen 16, 17 im Verbindungsmaterial 22 zur Erzielung der beschriebenen Einbettung der Kontaktmetallisie­ rungen 16, 17 im Verbindungsmaterial 22 zu ermöglichen.
Fig. 5 zeigt den im Zusammenhang mit der in Fig. 4 dargestell­ ten Chip-Modul-Herstellungseinrichtung 24 bereits erwähnten Substratträger 27 in einer Draufsicht. Wie die Draufsicht ver­ deutlicht, weist der Substratträger 27 eine Vielzahl kontinu­ ierlich aufeinanderfolgend ausgebildeter Substrate 12 auf, die über ihre substratübergreifend ausgebildeten Anschlußleiter 14, 15 miteinander verbunden sind. Zur Separierung eines ein­ zelnen Substrats 11, wie es in Fig. 1 dargestellt ist, aus dem Substratträger 27 ist lediglich ein Stanzvorgang längs der strichpunktiert in Fig. 5 eingezeichneten Stanzlinien 37 not­ wendig. Durch den Stanzvorgang werden Verbindungsbereiche 29, 30 der Anschlußleiter 14, 15 sowie mit einer Perforation 31 versehene, als Traktionsränder ausgebildete Außenränder 32, 33 des Substratträgers 27 abgetrennt. Eine derartige Ausbildung des Substratträgers 27 ermöglicht eine kontinuierliche Ferti­ gung von Chip-Modulen 10, wobei, wie in Fig. 4 dargestellt, der Substratträger 27 mit den darin vorgesehenen Substraten 12 in Vorschubrichtung 34 an der Chipplaziereinrichtung 25 getak­ tet vorbeigeführt wird.
Um die über das Verbindungsmaterial 22 erfolgende, in Fig. 2 am Beispiel der Kontaktmetallisierung 17 dargestellte mechani­ sche Verbindung zwischen dem Chip 11 und dem Substrat 12 noch weiter zu verbessern ist es möglich, wie in Fig. 1 angedeutet, neben den Kontaktmetallisierungen 16, 17, die zur elektrischen Kontaktierung des Substrats 12 dienen, weitere Metallisierungsvorsprünge 35, 36 vorzusehen, die entsprechend den Kontaktmetallisierungen 16, 17 ausgebildet sind und in hier nicht näher dargestellte, in der Ausbildung den Ausneh­ mungen 19 entsprechende Befestigungsausnehmungen eingesetzt sind. Auch hier findet in identischer Weise, wie bei den Kontaktmetallisierungen 16, 17, eine Verbindung der Metalli­ sierungsvorsprünge 35, 36 mit den Anschlußleitern 14, 15 statt, wobei diese Verbindung jedoch lediglich der mechani­ schen Sicherung des Chips auf dem Substrat dient und keine elektrische Kontaktfunktion hat.

Claims (17)

1. Chip-Modul mit einem Substrat und mindestens einem auf dem Substrat angeordneten Chip, wobei der Chip auf seinen Anschlußflächen mit erhöhten Kontaktmetallisierungen ver­ sehen ist, die elektrisch leitend mit auf einer Isolati­ onsschicht des Substrats angeordneten Anschlußleitern verbunden sind, dadurch gekennzeichnet, daß die Anschlußleiter (14, 15) auf der Rückseite der dem Chip (11) zugewandten Isolationsschicht (13) angeordnet sind, die zum Eingriff der Kontaktmetallisierungen (16, 17) bis zu den Anschlußleitern (14, 15) reichende Ausneh­ mungen (19) aufweist, und in den Ausnehmungen (19) auf den Anschlußleitern (14, 15) ein elektrisch leitendes Verbindungsmaterial (22) angeordnet ist, in das die er­ höhten Kontaktmetallisierungen (16, 17) zumindest teil­ weise eingebettet sind.
2. Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Isolationsschicht (13) und die Anschlußleiter (14, 15) in ihrer Flächenausdehnung durch Außenränder des Chips (11) begrenzt sind.
3. Chip-Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf der Chipoberfläche neben den elektrisch leitend mit der Chipstruktur verbundenen, in die Ausnehmungen (19) eingreifenden, erhöhten Kontaktmetallisierungen (16, 17) mindestens ein weiterer elektrisch von der Chipstruk­ tur unabhängiger Metallisierungsvorsprung (35, 36) vorge­ sehen ist, der in eine Befestigungsausnehmung der Isola­ tionsschicht (13) eingreift.
4. Verfahren zur Herstellung eines Chip-Moduls nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Verfahrensschritte:
Einsetzen der erhöhten Kontaktmetallisierungen (16, 17) des Chips (11) in die Ausnehmungen (19) der Isolations­ schicht (13);
Herstellung einer mechanisch belastbaren Verbindung zwi­ schen den Kontaktmetallisierungen (16, 17) und den An­ schlußleitern (14, 15) über das Verbindungsmaterial (22), wobei die erhöhten Kontaktmetallisierungen (16, 17) zu­ mindest teilweise in das Verbindungsmaterial (22) einge­ bettet werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Verbindungsmaterial (22) vor dem Einsetzen der Kontaktmetallisierungen (16, 17) durch flächigen Auftrag auf die Oberfläche der Isolationsschicht (13) und anschließendes Abziehen der Oberfläche in die Ausnehmun­ gen (19) eingebracht wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Verbindungsmaterial (22) vor oder nach dem Ein­ setzen der Kontaktmetallisierungen (16, 17) in einem Do­ sierverfahren in flüssigem Zustand in die Ausnehmungen (19) eingebracht wird.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Verbindungsmaterial (22) vor dem Einsetzen der Kontaktmetallisierungen (16, 17) in stückiger Form in die Ausnehmungen (19) eingebracht wird.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Kontaktmetallisierungen (16, 17) in Ausnehmungen (19) eingesetzt werden, die im Bereich der Anschlußleiter (14, 15) mit einem Verbindungsmittelauftrag versehen sind.
9. Verfahren nach einem oder mehreren der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß beim Einsetzen der Kontaktmetallisierungen (16, 17) die Ausnehmungen (19) als Zentrierhilfe verwendet werden.
10. Verfahren nach einem oder mehreren der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die Verbindung zwischen dem Verbindungsmaterial (22) und den Kontaktmetallisierungen (16, 17) unter Einwirkung von Druck und Temperatur erfolgt.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Verbindung zwischen dem Verbindungsmaterial (22) und den Kontaktmetallisierungen (16, 17) im Reflow-Ver­ fahren erfolgt.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Einbringung von Wärme in das Verbindungsmaterial (22) über die Anschlußleiter (14, 15) des Substrats (12) erfolgt.
13. Verfahren nach einem oder mehreren der Ansprüche 4 bis 12, dadurch gekennzeichnet, daß während der Herstellung der Verbindung zwischen dem Verbindungsmaterial (22) und den Kontaktmetallisierungen (16, 17) eine Funktionsprüfung des Chips (11) erfolgt.
14. Verfahren nach einem oder mehreren der Ansprüche 4 bis 13, dadurch gekennzeichnet, daß das Substrat in einem bandförmigen Substratträger (27) einer Plaziereinrichtung zur Applikation des Chips (11) zugeführt wird und nach Applikation des Chips und Verbindung der Kontaktmetallisierungen (16, 17) des Chips (11) mit den Anschlußleitern (14, 15) des Substrats (12) das fertiggestellte Chip-Modul (10) aus dem Substratträ­ ger (27) separiert wird.
15. Vorrichtung zur Herstellung eines Chip-Moduls nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Chipplaziereinrichtung (25) und eine Heizeinrichtung (26), die Komponenten einer stationären Einrichtung bil­ den, an denen das mit dem Chip (11) zu bestückende Sub­ strat (12) vorbeibewegt wird.
16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß der Chipplaziereinrichtung (25) eine Verbindungsmaterialapplikationseinrichtung vorgeordnet ist, die eine weitere Komponente der stationären Einrich­ tung bildet.
17. Vorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Chipplaziereinrichtung (25) einen Wegaufnehmer zur Messung der vertikalen Relativlage des Chips (11) be­ zogen auf das Substrat (12) aufweist.
DE1995141039 1995-11-03 1995-11-03 Chip-Modul sowie Verfahren zu dessen Herstellung Expired - Fee Related DE19541039B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995141039 DE19541039B4 (de) 1995-11-03 1995-11-03 Chip-Modul sowie Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995141039 DE19541039B4 (de) 1995-11-03 1995-11-03 Chip-Modul sowie Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE19541039A1 true DE19541039A1 (de) 1997-05-07
DE19541039B4 DE19541039B4 (de) 2006-03-16

Family

ID=7776562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995141039 Expired - Fee Related DE19541039B4 (de) 1995-11-03 1995-11-03 Chip-Modul sowie Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE19541039B4 (de)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728693A1 (de) * 1997-07-04 1999-01-14 Siemens Ag Halbleitermodul
WO2000068994A1 (de) 1999-05-05 2000-11-16 David Finn Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls
EP1816592A1 (de) 2006-02-06 2007-08-08 Assa Abloy Identification Technology Group AB Herstellungsverfahren für ein RFID-Etikett mit mindestens einer Antenne mit zwei Endpunkten und IC-Chip
DE10101948B4 (de) * 2000-01-14 2008-01-10 Evergrand Holdings Ltd. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
US7546671B2 (en) 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US7971339B2 (en) 2006-09-26 2011-07-05 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US7980477B2 (en) 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
US7979975B2 (en) 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US8286332B2 (en) 2006-09-26 2012-10-16 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8322624B2 (en) 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
US8646675B2 (en) 2004-11-02 2014-02-11 Hid Global Gmbh Laying apparatus, contact-making apparatus, movement system, laying and contact-making unit, production system, method for production and a transponder unit
DE102018125901A1 (de) * 2018-10-18 2020-04-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements, Halbleiterchip, elektronisches Bauelement und Verfahren zur Herstellung eines Halbleiterchips
DE102015114645B4 (de) 2015-09-02 2023-03-23 Infineon Technologies Ag Chipkarte, vorrichtung und verfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
ES2355682T3 (es) 2007-09-18 2011-03-30 Hid Global Ireland Teoranta Procedimiento para la unión de un conductor de cable dispuesto sobre un sustrato.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818728A (en) * 1986-12-03 1989-04-04 Sharp Kabushiki Kaisha Method of making a hybrid semiconductor device
EP0439137A2 (de) * 1990-01-23 1991-07-31 Sumitomo Electric Industries, Ltd. Substrat zur Verpackung einer Halbleitervorrichtung, Verpackungsstruktur und -methode
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
DE4424396A1 (de) * 1994-07-11 1996-01-18 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818728A (en) * 1986-12-03 1989-04-04 Sharp Kabushiki Kaisha Method of making a hybrid semiconductor device
EP0439137A2 (de) * 1990-01-23 1991-07-31 Sumitomo Electric Industries, Ltd. Substrat zur Verpackung einer Halbleitervorrichtung, Verpackungsstruktur und -methode
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
DE4424396A1 (de) * 1994-07-11 1996-01-18 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HUBACHER, E.: Known Good Die test for C4 (or other) Bumped Die. In: Motorola Technical Developments, July 1995, pp. 74-77 *
JP 06342794 A. In: Patent Abstracts of Japan *
STEINBERGER, H.: Automatische Bestickung "draht- loser" Bauelemente. In: Elektronik 25, 13.12.1985,S. 102-106 *
Technologien und Untersuchungen massiver Lot- depots. In: Productronic 5-1995, S. 42-45 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728693A1 (de) * 1997-07-04 1999-01-14 Siemens Ag Halbleitermodul
DE19728693C2 (de) * 1997-07-04 1999-04-29 Siemens Ag Halbleitermodul
WO2000068994A1 (de) 1999-05-05 2000-11-16 David Finn Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls
DE19920593A1 (de) * 1999-05-05 2000-11-23 David Finn Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
US7105915B1 (en) 1999-05-05 2006-09-12 David Finn Chip carrier a chip module and method of manufacturing the chip module
DE10101948B4 (de) * 2000-01-14 2008-01-10 Evergrand Holdings Ltd. Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
US8646675B2 (en) 2004-11-02 2014-02-11 Hid Global Gmbh Laying apparatus, contact-making apparatus, movement system, laying and contact-making unit, production system, method for production and a transponder unit
EP1816592A1 (de) 2006-02-06 2007-08-08 Assa Abloy Identification Technology Group AB Herstellungsverfahren für ein RFID-Etikett mit mindestens einer Antenne mit zwei Endpunkten und IC-Chip
US7971339B2 (en) 2006-09-26 2011-07-05 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8091208B2 (en) 2006-09-26 2012-01-10 David Finn Method of forming an inlay substrate having an antenna wire
US8286332B2 (en) 2006-09-26 2012-10-16 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US7546671B2 (en) 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US7979975B2 (en) 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US8322624B2 (en) 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
US7980477B2 (en) 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
DE102015114645B4 (de) 2015-09-02 2023-03-23 Infineon Technologies Ag Chipkarte, vorrichtung und verfahren
DE102018125901A1 (de) * 2018-10-18 2020-04-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements, Halbleiterchip, elektronisches Bauelement und Verfahren zur Herstellung eines Halbleiterchips
US11842980B2 (en) 2018-10-18 2023-12-12 Osram Opto Semiconductors Gmbh Method for producing an electronic component, wherein a semiconductor chip is positioned and placed on a connection carrier, corresponding electronic component, and corresponding semiconductor chip and method for producing a semiconductor chip

Also Published As

Publication number Publication date
DE19541039B4 (de) 2006-03-16

Similar Documents

Publication Publication Date Title
DE19651566B4 (de) Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
DE19541039A1 (de) Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE19708617C2 (de) Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
EP1186035A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE102013102542A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
EP3399546A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
EP2873032A1 (de) Transponderlage und verfahren zu deren herstellung
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE10141571A1 (de) Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
DE4327560A1 (de) Verfahren zum Kontaktieren von Leiterbahnanordnungen und Kontaktanordnung
WO2007031298A1 (de) Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls
DE102006006561B4 (de) Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls
EP1002452B1 (de) Kontaktanordnung zur verbindung zweier substrate sowie verfahren zur herstellung einer derartigen kontaktanordnung
EP3375263A1 (de) Kontaktieranordnung für ein leiterplattensubstrat und verfahren zum kontaktieren eines leiterplattensubstrats
DE102015212789A1 (de) Solarmodul, Verfahren zum Herstellen eines Solarmoduls und Verfahren zur Reparatur und/oder zum Nachrüsten eines Solarmoduls
DE102018216971A1 (de) Verfahren zum Herstellen einer Wafer-Verbindung
EP1221134A2 (de) Chipkarte und verfahren zur herstellung einer chipkarte
DE19918852C1 (de) Chipkarte mit Flip-Chip und Verfahren zu ihrer Herstellung
DE19831634A1 (de) Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
DE102011005933A1 (de) Verfahren zum Herstellen eines von einer Moldmasse umgebenen Schaltungsträgers
DE102018201326B4 (de) Kontaktanordnung, elektronisches Leistungsmodul und Verfahren zur Herstellung eines elektronischen Leistungsmoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: RIETZLER, MANFRED, 87616 MARKTOBERDORF, DE

Owner name: ASSA ABLOY IDENTIFICATION TECHNOLOGY GROUP AB, STO

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER

8181 Inventor (new situation)

Inventor name: FINN, DAVID, 87459 PFRONTEN, DE

Inventor name: RIETZLER, MANFRED, 87616 MARKTOBERDORF, DE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SMARTRAC IP B.V., AMSTERDAM, NL

8328 Change in the person/name/address of the agent

Representative=s name: PATENT- UND RECHTSANWAELTE BOECK - TAPPE - V.D. ST

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603