DE102004005361B4 - Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen - Google Patents

Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen Download PDF

Info

Publication number
DE102004005361B4
DE102004005361B4 DE102004005361A DE102004005361A DE102004005361B4 DE 102004005361 B4 DE102004005361 B4 DE 102004005361B4 DE 102004005361 A DE102004005361 A DE 102004005361A DE 102004005361 A DE102004005361 A DE 102004005361A DE 102004005361 B4 DE102004005361 B4 DE 102004005361B4
Authority
DE
Germany
Prior art keywords
resist mask
interconnects
contact surfaces
layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004005361A
Other languages
English (en)
Other versions
DE102004005361A1 (de
Inventor
Axel Brintzinger
Octavio Trovarelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102004005361A priority Critical patent/DE102004005361B4/de
Priority to US11/049,615 priority patent/US7271095B2/en
Publication of DE102004005361A1 publication Critical patent/DE102004005361A1/de
Application granted granted Critical
Publication of DE102004005361B4 publication Critical patent/DE102004005361B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Abstract

Verfahren zur Herstellung von metallischen Leitbahnen (2) und Kontaktflächen auf elektronischen, eine erste Kupfer-Keimschicht (4) aufweisenden Bauelementen (1), mit Kupfer-Nickel-Gold-Schichtaufbau, wobei die Leitbahnen (2) und Kontaktflächen mit folgenden, in zeitlicher Reihenfolge auszuführenden Prozessschritten hergestellt werden:
– Herstellen eines ersten Resist-Maske (9), aus positivem Resist,
– flächiges Aufbringen einer Diffusionsbarriere (10) und anschließend einer zweiten Kupfer-Keimschicht (11), die Struktur der ersten Resist-Maske (9) fortführend,
– Herstellen eines zweiten Resist-Maske (12) auf der zweiten Keimschicht (11), so dass die zweite Keimschicht (11) im Bereich der herzustellenden Leitbahnen (2) und Kontaktflächen frei bleibt,
– galvanisches Abscheiden eines Kupferkerns (3) der Leitbahnen (2) auf der freiliegenden zweiten Keimschicht (11),
– Strippen der zweiten Resist-Maske (12),
– Ätzen der Diffusionsbarriere (10) und der zweiten Keimschicht (11),
– Aufbringen eines Nickel-Gold-Schicht (5) auf dem Kupferkern (3) und
– Strippen der ersten Resist-Maske (9).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen, eine erste Kupfer-Keimschicht aufweisenden Bauelementen, mit Kupfer-Nickel-Gold-Schichtaufbau, wobei mittels einer ersten Resist-Maske aus positivem Resist und einer zweiten Resist-Maske der Kupferkern der Leitbahnen und Kontaktflächen galvanisch abgeschieden und von einer Nickel-Gold-Schicht umhüllt wird.
  • Derartige in einer Ebene angeordnete Leitbahnen dienen bekanntermaßen insbesondere der Umverdrahtung der Kontaktflächen (Kontakt-Pads) des Bauelements in die auf der Oberfläche des Bauelements vorzugsweise als Raster angeordnete Anschlusskontakte, die in verschiedenen Anwendungsfällen auch als Kontaktflächen ausgeführt sind und mit deren Hilfe das Bauelement in eine elektronische Schaltung integriert wird. Diese Anordnungen gewinnen zunehmend für Wafer-Level-Packages oder Chip-Size-Packages an Bedeutung, die im Wafer-Verband gefertigt werden und vor der Vereinzelung für die üblichen, nachfolgenden Montageprozesse alle gleichzeitig Umverdrahtung, Schutzpassivierung (BCB) und Anschlusskontakte erhalten. Um der stetigen Forderung nach noch kleineren Bauelementeabmessungen gerecht zu werden, weisen diese Bauelemente keine Gehäuse sondern höchstens schützende Passivierungs- oder Kunststoffschichten auf, so dass deren Abmessungen genau oder nahezu denen des enthaltenen integrierten Schaltkreises (Chips) entsprechen.
  • Im Wesentlichen ist kein gesonderter Schutz der Leitbahnen vorgesehen. Da jedoch nach Zuverlässigkeitstests, beispiels weise den Ultrakurzzeittests (HAST), die Leitbahnen Korrosionsanzeichen aufwiesen, wurde eine nach Entfernung der ersten Maske zu fertigende zweite Maske entworfen, mit welcher das als Leitbahn oder Anschlusskontakt dienende Metall von einem anderen, nichtkorrodierendem Metall umhüllt wird. In dem Verfahren des US-Patents 4,861,425 wird der Anschlusskontakt mit einem Metall umhüllt, dessen Schmelzpunkt niedriger ist, als der des Metalls des Kontakts. Das umhüllende Metall ist dabei in der Regel das Lot, welches der späteren Verbindung der Lötverbindung dient. Zum Schutz der Leitbahnen ist es ebenso bekannt, diese in einem vergleichbaren Zwei-Masken-Verfahren mit einer gesputterten Nickel-Gold-Schicht zu umhüllen, bestehend aus einem Nickellager und einem Goldlager.
  • In der deutschen Patentschrift DE 101 56 054 C1 hingegen ist ein Verfahren zur Herstellung von Leitbahnen beschrieben, bei welchem zur Umhüllung der Leitbahn lediglich eine Maske verwendet wird. Diese wird in einem Zwischenschritt zwischen dem Abscheiden der Leitbahn in den Maskenöffnungen und deren Umhüllung durch einen isotropen Ätzprozess verbreitert, so dass ein die Leitbahn umgebender Zwischenraum entsteht. Der Zwischenraum gestatten es, die frei liegenden seitlichen Flanken der Leitbahn in die Umhüllung mit einer Nickel-Gold-Schicht einzubeziehen.
  • Jedoch wurde festgestellt, dass aufgrund der tatsächlichen, bei der Maskenstrukturierung entstehenden geneigten Flankenform der Öffnungen jener Maske, welche dem Abscheiden der Leitbahn oder des Kontaktes dient, beide an ihren Flanken einen Überhangbereich ausbilden. In diesem Überhangbereich verbleibt ein Rest des Maskenmaterials (Resists) nach dessen Entwicklung (1), welcher wiederum die Ursache für Korrosion oder für eine Kontamination des Bauelements sein kann.
  • Eine weitere Möglichkeit zum Schutz der Leitbahnen besteht in dem Aufbringen einer passivierenden Schicht aus die lektrischem Material über das gesamte Bauelement. Dieser ganzflächige dünne Überzug ist jedoch für Bauelemente, welche eine dreidimensionale Struktur im Sinne von über die Bauelementoberfläche hinausragenden Objekten aufweisen nicht geeignet. Solche Objekte sind beispielsweise nachgiebige Erhebungen (Elastomer-Bumps), welche die Anschlusskontakte des Bauelements tragen und der zuverlässigen Kontaktierung bei der Verbindung von Materialien deutlich abweichender Ausdehnungskoeffizienten dienen.
  • Da von diesen Erhebungen die den Überzug bildende Masse häufig abfließt, die Leitbahnen aber auch diese Erhebungen bedecken können und darüber hinaus die Anschlusskontakte auf der Kuppe der Erhebungen den Leitbahnen vergleichbar aufgebaut sind und deshalb die gleichen Probleme aufweisen, ist dieser Schutz nicht anwendbar.
  • Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem metallische Leitbahnen und Kontakt flächen auf verschiedenen elektronischen Bauelementen kostengünstig mit den bekannten und erprobten Verfahren herstellbar sind, welche die oben dargestellten Nachteile nicht aufweisen.
  • Erfindungsgemäß wird die Aufgabe durch das im Anspruch 1 dargestellte Verfahren entsprechend der dort genannten Merkmale gelöst.
  • Mit Hilfe dieses Verfahrens ist gewährleistet, dass die Leitbahnen und die Kontaktflächen so hergestellt werden, dass sie vollständig von einer schützenden Schicht umgeben sind und der Einschluss kontaminierender Materialien, beispielsweise von Resistresten selbst bei dessen fototechnischer Entfernung, vollständig vermieden werden.
  • Dieser Vorteil wird dadurch erzielt, dass der Überhang, welcher aufgrund der geneigten Flanken der ersten Resist-Maske an den Flanken des galvanisch abgeschiedenen Kupferkerns der Leitbahnen und Kontaktflächen zum einen verringert wird, indem auf die erste Resist-Maske, diese überlagernd, eine zweite, strippbare Resist-Maske so aufgebracht wird, dass die Kupferflanken zumindest im oberen Abschnitt steiler werden und außerdem durch die Möglichkeit des Strippens vollständig entfernt werden.
  • Das Strippen der zweiten Resist-Maske wird durch das Einfügen einer zweilagigen Schicht zwischen erster und zweiter Resist-Maske ermöglicht. Diese Zwischenschicht besteht aus einem ersten Layer, welcher als Diffusionsbarriere dient, und aus einem zweiten Layer, welcher als Keimschicht für das galvanische Abscheiden des Kupferkerns dient. Die Zwischenschicht wird deshalb nach dem galvanischen Auftragen des ersten Resists und dessen Strukturierung aufgebracht und bildet nach dem Ätzen des nicht vom Kupferkern überdeckten Bereichs letztendlich den unteren Teil der späteren, den Kupferkern der Leitbahn und der Kontaktfläche vollständig umhüllenden Schicht.
  • Den zweiten, oberen Teil der umhüllenden Schicht bildet eine auf den Kupferkern aufgebrachte Nickel-Gold-Schicht, die ebenfalls aus zwei Lagern, dem Nickel- und dem Goldlager besteht und sich an die freien Abschlüsse der Diffusionsbarriere und Keimschicht anschließen, so dass nunmehr der Kupferkern vollständig umhüllt ist. Dieser schichtartige Aufbau einer Leitbahn unter Verwendung von Kupfer als elektrischen Leiter wird bekanntermaßen bevorzugt und sollte auch in der vorgestellten Erfindung beibehalten werden, da Kupfer eine gute elektrische Leitfähigkeit aufweist und Gold hervorragend als Kontaktfläche geeignet ist, während Nickel hauptsächlich als Haftmittler zwischen den beiden Materialien dient.
  • Diese den Kupferkern vollständig umhüllende Schicht hat außer der Tatsache, dass sie durch das Verkapseln des Kupferkerns Korrosion verhindert, zum Beispiel an freiliegenden und damit im feuchten Medium während eines Zuverlässigkeitstests als elektrolytische Elemente wirkenden Kupfer-Nickel-Gold-Übergängen, den Vorteil, dass auch die erste Resist-Maske gestrippt werden kann und somit deren hygroskopische Eigenschaft nicht zu Schädigungen und Ausfällen führen kann.
  • Da die zweite Resist-Maske auf der ersten und mit deren Maskenöffnungen korrespondierend aufzutragen ist, sieht eine besonders vorteilhafte Ausführungsform der Erfindung vor, dass die Struktur der zweiten Resist-Maske der Struktur der ersten Resist-Maske entspricht. Das führt durch die Überlagerung der Flanken der Maskenöffnungen insbesondere dazu, dass die Flanken steiler und infolge dessen die Überhänge des Kupferkerns geringer werden, was die vollständige Entfernung der zweiten, oberen Resist-Maske begünstigt.
  • Die übereinstimmenden Strukturen der ersten und der zweiten Resist-Maske ermöglichen somit, dass beide Resists lithografisch mit einer Maske strukturiert werden können.
  • Indem entsprechend einer speziellen Ausführung der Erfindung die Diffusionsbarriere aus Tantal-Nitrid besteht, ist eine sehr wirksame Diffusionsbarriere zwischen dem Kupfer der Leitbahn und dem elektronischen Bauelement vorhanden. Gleichzeitig kann das Tantal-Nitrid auch als Ätzbarriere für die Kupfer-Keimschicht in einem nachfolgenden standardmäßigen Ätzschritt dienen.
  • Zur Herstellung der Diffusionsbarriere und der Kupfer-Keimschicht ist in einer anderen vorteilhaften erfinderischen Ausgestaltung vorgesehen, dass beide Schichten gesputtert werden. Damit kommt ein erprobter Verfahrensschritt zur Anwendung, mit dem differenzierbare und präzise, dünne Schichten herstellbar sind, was von besonderem Vorteil ist, um die erfindungsgemäße, vollständige Umhüllung des Kupferkerns der Leitbahnen und Kontaktflächen zu erzeugen.
  • Für die Anwendung des Verfahrens in der Wafer-Level-Package-Technologie handelt es sich wie beschrieben bei dem elektronischen Bauelement um ein Halbleiterbauelement, welches in diesen speziellen Anwendungsfall sich noch im Wafer-Verband befindet und in dieser Fertigungsphase mit den der Umverdrahtung dienenden Leitbahnen und Kontaktflächen versehen wird. Ebenso ist es jedoch auch möglich, dass das elektronische Bauelement ein bereits vereinzeltes Halbleiterbauelement oder ein Polymerbauelement ist, je nach dem wo und unter welchen Anforderungen derartige Leitbahnen und Kontaktflächen benötigt werden.
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt in
  • 1 eine schematische Schnittdarstellung durch eine Leitbahn entsprechend dem Stand der Technik und
  • 2 eine schematische Darstellung der erfindungsgemäßen Verfahrensschritte.
  • In 1 ist ein elektronisches Bauelement 1, im Ausführungsbeispiel ein Halbleiterbauelement dargestellt, auf welchem eine Leitbahn 2 aufgebracht ist. Die Leitbahn 2 besteht aus einem Kupferkern 3, welcher auf einer ersten Keimschicht 4 aus Kupfer angeordnet und ansonsten von einer Nickel-Gold-Schicht 5 umhüllt ist.
  • Der Kupferkern 3 weist an seinen seitlichen Flanken 6 einen Überhang 7 auf, der durch einen Resist-Rest 8 ausgefüllt ist. Dieser Resist-Rest 8 ist ein Rest der bekanntermaßen durch fotografische Entwicklung entfernten positiven ersten Resist-Maske und verursacht aufgrund seiner hygroskopischen Eigenschaften Fehler in Zuverlässigkeitstests, die unter feuchten Umgebungsbedingungen stattfinden.
  • In 2a) bis e) sind dagegen schematisch die wesentlichen erfindungsgemäßen Verfahrensschritte zur Herstellung einer vollständig umhüllten Leitbahn 2 abgebildet.
  • In 2a) ist ein mittels erster Keimschicht 4 kupferkaschiertes, elektronisches Halbleiterbauelement 1, versehen mit einer ersten Resist-Maske 9 dargestellt. Die erste Resist-Maske 9 besteht in diesem Ausführungsbeispiel aus einem elektrophoretischen Resist und ist galvanisch abgeschieden. Die Strukturierung des Resist erfolgt lithografisch und weist Öffnungen überall dort auf, wo Leitbahnen 2 und Kontaktflächen herzustellen sind. Die Oberfläche der ersten Resist-Maske 9 und deren Öffnung flächig überdeckend, ist die Diffusionsbarriere 10 aus Tantal-Nitrid und nachfolgend die zweite Keimschicht 11 aus Kupfer aufgesputtert. Die Dicke der Diffusionsbarriere 10 muss dabei ausreichend sein, um einen niedrigen Kontaktwiderstand und einen hohen Korrosionsschutz zu gewährleisten.
  • Das elektronische Halbleiterbauelement 1 in 2b) weist bereits die auf der zweiten Keimschicht 11 ebenfalls galvanisch abgeschiedene und lithografisch strukturierte zweite Resist-Maske 12 auf, wobei die dargestellte Öffnung der zweiten Resist-Maske 12 die gleiche Größe und Position aufweist, wie die Öffnung der ersten Resist-Maske 9. Lediglich die übereinander liegenden Flanken 6 der Öffnungen der ersten 9 und zweiten Resist-Masken 12 zeigen unterschiedliche Neigungen. In die Öffnung der ersten 9 und zweiten Resist-Masken 12 ist durch galvanische Abscheidung der Kupferkern 3 der Leitbahn 2 aufgebracht, der infolge der Flanken 6 einen wannenähnlichen Querschnitt zeigt.
  • Der Zustand des elektronischen Halbleiterbauelements 1 nach dem anschließenden, vollständigen Entfernen der zweiten Resist-Maske 12 mittels Strippen und dem Ätzen der Diffusionsbarriere 10 sowie der zweiten Keimschicht 11, ist in 2c) zu sehen. Die wannenähnliche Form des Kupferkerns 3 mit einem geringen Überhang 7 und das Vorhandensein der ersten Resist-Maske 9 führt dazu, dass sowohl die Diffusionsbarriere 10 als auch die zweite Keimschicht 11 nicht nur unterhalb des Kupferkerns 3 sondern auch im unteren Bereich dessen seitlicher Begrenzung verblieben ist und einen schalenförmigen Querschnitt aufweist.
  • Anschließend erfolgt das Plattieren des Kupferkerns 3 nacheinander mit Nickel und Gold. Da das Plattieren im Bereich der Öffnung der ersten Resist-Maske 9 erfolgt und aufgrund der beschriebenen schalenförmigen Form der aus Diffusionsbarriere 10 und Keimschicht 11 gebildeten Schicht schließt sich die aus einem Nickel- 13 und einem Gold-Layer 14 bestehende Nickel-Gold-Schicht 5 an die Schicht aus Diffusionsbarriere 10 und Keimschicht 11 lückenlos an, so dass der Kupferkern 3 durch diese beiden Schichtsysteme, wie in 2d) ersichtlich, vollständig umhüllt ist.
  • Nach der Umhüllung des Kupferkerns 3 erfolgt das Strippen der ersten Resist-Maske 9, wodurch diese vollständig ent fernt wird (2d) und anschließend das Ätzen der ersten, das Halbleiterbauelement bedeckenden Keimschicht 4 aus Kupfer (2e).
    • 1
    elektronisches Bauelement
    2
    Leitbahn
    3
    Kupferkern
    4
    erste Keimschicht
    5
    Nickel-Gold-Schicht
    6
    Flanken
    7
    Überhang
    8
    Resist-Rest
    9
    erste Resist-Maske
    10
    Diffusionsbarriere
    11
    zweite Keimschicht
    12
    zweite Resist-Maske
    13
    Nickel-Layer
    14
    Gold-Layer

Claims (7)

  1. Verfahren zur Herstellung von metallischen Leitbahnen (2) und Kontaktflächen auf elektronischen, eine erste Kupfer-Keimschicht (4) aufweisenden Bauelementen (1), mit Kupfer-Nickel-Gold-Schichtaufbau, wobei die Leitbahnen (2) und Kontaktflächen mit folgenden, in zeitlicher Reihenfolge auszuführenden Prozessschritten hergestellt werden: – Herstellen eines ersten Resist-Maske (9), aus positivem Resist, – flächiges Aufbringen einer Diffusionsbarriere (10) und anschließend einer zweiten Kupfer-Keimschicht (11), die Struktur der ersten Resist-Maske (9) fortführend, – Herstellen eines zweiten Resist-Maske (12) auf der zweiten Keimschicht (11), so dass die zweite Keimschicht (11) im Bereich der herzustellenden Leitbahnen (2) und Kontaktflächen frei bleibt, – galvanisches Abscheiden eines Kupferkerns (3) der Leitbahnen (2) auf der freiliegenden zweiten Keimschicht (11), – Strippen der zweiten Resist-Maske (12), – Ätzen der Diffusionsbarriere (10) und der zweiten Keimschicht (11), – Aufbringen eines Nickel-Gold-Schicht (5) auf dem Kupferkern (3) und – Strippen der ersten Resist-Maske (9).
  2. Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen nach Anspruch 1, dadurch gekennzeichnet, dass die Struktur der zweiten Resist-Maske (12) der Struktur der ersten Resist-Maske (9) entspricht.
  3. Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen nach Anspruch 2, dadurch gekennzeichnet, dass die Strukturierung der ersten und der zweiten Resist-Maske (9, 12) lithografisch mit der gleichen Maske erfolgt.
  4. Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Diffusionsbarriere (10) aus Tantal-Nitrid besteht.
  5. Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen nach einem der Ansprüche 1 bis 3, da durch gekennzeichnet, dass die Diffusionsbarriere (10) und die zweite Kupfer-Keimschicht (11) gesputtert werden.
  6. Verfahren zur Herstellung von Metall-Leitbahnen nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das elektronische Bauelement (1) ein Halbleiterbauelement ist.
  7. Verfahren zur Herstellung von Metall-Leitbahnen nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das elektronische Bauelement (1) ein Polymerbauelement ist.
DE102004005361A 2004-02-03 2004-02-03 Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen Expired - Fee Related DE102004005361B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004005361A DE102004005361B4 (de) 2004-02-03 2004-02-03 Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
US11/049,615 US7271095B2 (en) 2004-02-03 2005-02-02 Process for producing metallic interconnects and contact surfaces on electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004005361A DE102004005361B4 (de) 2004-02-03 2004-02-03 Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen

Publications (2)

Publication Number Publication Date
DE102004005361A1 DE102004005361A1 (de) 2005-09-01
DE102004005361B4 true DE102004005361B4 (de) 2008-01-17

Family

ID=34813110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004005361A Expired - Fee Related DE102004005361B4 (de) 2004-02-03 2004-02-03 Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen

Country Status (2)

Country Link
US (1) US7271095B2 (de)
DE (1) DE102004005361B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394713B2 (en) * 2010-02-12 2013-03-12 Freescale Semiconductor, Inc. Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
US20130125968A1 (en) * 2011-11-18 2013-05-23 Sunpreme, Ltd. Low-cost solar cell metallization over tco and methods of their fabrication
EP3400762A4 (de) 2016-01-08 2019-08-14 Lilotree, L.L.C. Leiterplattenoberflächenbeschichtung, verfahren zur verwendung und daraus hergestellte anordnungen
IT201800007967A1 (it) * 2018-08-08 2020-02-08 St Microelectronics Srl Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione
IT201800007968A1 (it) * 2018-08-08 2020-02-08 St Microelectronics Srl Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
CN115188678B (zh) * 2022-06-24 2024-03-19 弘大芯源(深圳)半导体有限公司 一种微波集成电路导电互联的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
US6663787B1 (en) * 2001-02-06 2003-12-16 Advanced Micro Devices, Inc. Use of ta/tan for preventing copper contamination of low-k dielectric layers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
DE10156054C2 (de) 2001-11-15 2003-11-13 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
DE102004005022B4 (de) * 2004-01-30 2006-02-16 Infineon Technologies Ag Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
US6663787B1 (en) * 2001-02-06 2003-12-16 Advanced Micro Devices, Inc. Use of ta/tan for preventing copper contamination of low-k dielectric layers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WONG, K.K.H.[u.a.]: "Metallization by plating for high performance multichip modules", IN: IBM J. Res. Develop. Vol. 42, No. 5, Sept. 1998, pp. 587-596 *

Also Published As

Publication number Publication date
US20050186772A1 (en) 2005-08-25
DE102004005361A1 (de) 2005-09-01
US7271095B2 (en) 2007-09-18

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
EP1351298B1 (de) Method for producing a semiconductor wafer
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE19541039A1 (de) Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE2315710B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE10318078A1 (de) Verfahren zum Schutz der Umverdrahtung auf Wafern/Chips
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102016103354A1 (de) Optoelektronisches bauteil mit einem leiterrahmen
DE102010005465B4 (de) Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
DE102022124574A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE10300711B4 (de) Verfahren zur Passivierung eines Halbleiterchipstapels
DE102010062547B4 (de) Verfahren zur Herstellung einer Schaltungsanordnung
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE102004023897A1 (de) Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee