IT201800007968A1 - Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione - Google Patents

Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione Download PDF

Info

Publication number
IT201800007968A1
IT201800007968A1 IT102018000007968A IT201800007968A IT201800007968A1 IT 201800007968 A1 IT201800007968 A1 IT 201800007968A1 IT 102018000007968 A IT102018000007968 A IT 102018000007968A IT 201800007968 A IT201800007968 A IT 201800007968A IT 201800007968 A1 IT201800007968 A1 IT 201800007968A1
Authority
IT
Italy
Prior art keywords
layer
coating region
region
conductive
coating
Prior art date
Application number
IT102018000007968A
Other languages
English (en)
Inventor
Samuele Sciarrillo
Paolo Colpani
Francesco Maria Pipia
Simone Bossi
Ivan Venegoni
Carmela Cupeta
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102018000007968A priority Critical patent/IT201800007968A1/it
Priority to US16/535,029 priority patent/US11469194B2/en
Publication of IT201800007968A1 publication Critical patent/IT201800007968A1/it
Priority to US17/944,983 priority patent/US20230005848A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“METODO DI FABBRICAZIONE DI UNO STRATO DI RIDISTRIBUZIONE, STRATO DI RIDISTRIBUZIONE E CIRCUITO INTEGRATO INCLUDENTE LO STRATO DI RIDISTRIBUZIONE”
La presente invenzione è relativa ad un metodo di fabbricazione di uno strato di ridistribuzione, a uno strato di ridistribuzione e ad un circuito integrato includente lo strato di ridistribuzione. In particolare, lo strato di ridistribuzione è uno strato di ridistribuzione in rame (Cu) con finitura in nichel-palladio (NiPd).
Come è noto, i circuiti integrati (IC) sono costituiti da diversi strati sovrapposti realizzati con materiali semiconduttori, isolanti e conduttivi, tipicamente definiti dalla fotolitografia.
In una prima fase (front end of line, FEOL) di un processo di fabbricazione di un circuito integrato, singoli dispositivi quali, tra gli altri, transistor, diodi, resistori e condensatori sono configurati sulla superficie di una fetta.
In una seconda fase (back end of line, BEOL) i singoli dispositivi sono interconnessi da linee di metallo conduttivo. In particolare, per via della complessità delle moderne configurazioni di IC e dell’alta densità dei singoli dispositivi, il processo di back end of line, BEOL, comprende fabbricare diversi strati di metallo impilati, isolati elettricamente l’uno dall’altro da strati dielettrici; vie attraverso gli strati dielettrici consentono di collegare un qualsiasi strato di metallo agli strati di metallo al di sotto e/o al di sopra dell’altro.
In una terza fase del processo di fabbricazione di IC, uno strato di ridistribuzione (RDL) è configurato sopra l’ultimo strato di interconnessione di metallo. Come è noto, lo strato di ridistribuzione è uno strato di metallo aggiuntivo usato per instradare le piazzole di ingresso/uscita verso altre posizioni sull’area di piastrina, consentendo una unione chip su chip più semplice.
La figura 1 mostra schematicamente una vista in sezione trasversale di una porzione di un IC 1 includente uno strato di ridistribuzione 2 secondo la tecnica anteriore. In particolare, l’IC 1 è rappresentato in un sistema di coordinate spaziali definito da tre assi x, y, z ortogonali tra loro e la vista in sezione trasversale è presa su un piano xz, definito dall’asse x e dall’asse z. Nella parte che segue, spessori, profondità ed altezze sono intesi come misurati lungo l’asse z, e i significati di “sommità” e “fondo”, “al di sopra” e “al di sotto” sono definiti facendo riferimento alla direzione dell’asse z.
L’IC 1 include uno strato di interconnessione 3, costituito da materiale conduttivo; lo strato di ridistribuzione 2 include uno strato dielettrico 4 che si estende al di sopra dello strato di interconnessione 3 e un primo strato di passivazione 6 che si estende al di sopra dello strato dielettrico 4.
Lo strato di ridistribuzione 2 comprende inoltre una regione di barriera 8, che si estende su una superficie di sommità 6a del primo strato di passivazione 6 e attraverso l’intera profondità del primo strato di passivazione 6 e dello strato dielettrico 4, in modo da essere a contatto con lo strato di interconnessione 3.
Lo strato di ridistribuzione 2 comprende inoltre una regione conduttiva 10, che si estende sulla sommità della regione di barriera 8. In particolare, in una vista dall’alto dell’IC 1, la regione conduttiva 10 si estende solo all’interno dell’area definita dalla regione di barriera 8. Di conseguenza, la regione conduttiva 10 non è a contatto con il primo strato di passivazione 6.
Inoltre, lo spessore della regione di barriera 8 è inferiore alla somma degli spessori dello strato dielettrico 4 e del primo strato di passivazione 6. Di conseguenza, una parte della regione conduttiva 10 si estende al di sotto della superficie di sommità 6a del primo strato di passivazione 6. In altri termini, la regione di barriera 8 e la regione conduttiva 10 formano una via attraverso lo strato dielettrico 4 e il primo strato di passivazione 6, fornendo un percorso conduttivo dallo strato di interconnessione 3 alla superficie di sommità 6a del primo strato di passivazione 6.
Lo strato di ridistribuzione 2 comprende inoltre una prima regione di rivestimento 12, che si estende al di sopra del primo strato di passivazione 6, intorno alla regione conduttiva 10 e alla regione di barriera 8 e al di sopra della regione conduttiva 10. La prima regione di rivestimento 12 è a contatto con la superficie di sommità 6a del primo strato di passivazione 6, della regione conduttiva 10 e della regione di barriera 8. In altri termini, la prima regione di rivestimento 12 copre completamente le porzioni della regione di barriera 8 e della regione conduttiva 10 che si estendono al di sopra della superficie di sommità 6a del primo strato di passivazione 6.
Lo strato di ridistribuzione 2 comprende inoltre una seconda regione di rivestimento 14, che si estende al di sopra del primo strato di passivazione 6, intorno alla prima regione di rivestimento 12 e al di sopra della prima regione di rivestimento 12. La seconda regione di rivestimento 14 è a contatto con il primo strato di passivazione 6 e la prima regione di rivestimento 12. In altri termini, la seconda regione di rivestimento 14 copre completamente la prima regione di rivestimento 12.
Lo strato di ridistribuzione 2 comprende inoltre un secondo strato di passivazione 16 (ad esempio poliammide, PBO, epossi, eccetera), che si estende al di sopra del primo strato di passivazione 6 e intorno alla seconda regione di rivestimento 14.
In particolare, una scelta conveniente dei materiali conduttivi per lo strato di ridistribuzione 2 è tale per cui la regione conduttiva 10 è realizzata in rame (Cu), la prima regione di rivestimento 12 è realizzata in nichel (Ni) e la seconda regione di rivestimento 14 è realizzata in palladio (Pd).
In particolare, la scelta di nichel e palladio come pila di finitura sulla regione conduttiva 10 è dovuta ai suoi vantaggi ben noti rispetto all’alluminio come superficie di unione per i fili di rame, per esempio in termini di finestra di unione, resistenza al taglio, danneggiamento della piazzola ed affidabilità.
Uno svantaggio noto dello strato di ridistribuzione 2 secondo la tecnica anteriore è dovuto ad un problema del metodo di fabbricazione tipicamente utilizzato, che implica una crescita per riduzione di nichel su rame, per formare la prima regione di rivestimento 12 intorno e al di sopra della regione conduttiva 10. Tipicamente, al termine di questa fase, la prima regione di rivestimento 12 non è completamente a contatto con la superficie di sommità 6a del primo strato di passivazione 6 e un piccolo spazio vuoto dell’ordine di pochi nanometri può essere presente tra la prima regione di rivestimento 12 e il primo strato di passivazione 6.
Di conseguenza, la superficie di nichel non è completamente sigillata, rimanendo esposta alle condizioni ambientali. Come è noto, in presenza di alta temperatura ed elevato tasso di umidità, la superficie di nichel può essere danneggiata da processi di corrosione. Inoltre, è noto che campi elettrici elevati possono portare alla formazione di strutture dendritiche in grado di elettromigrare dare luogo a cortocircuiti tra le due linee di nickel, portando infine ad un guasto dell’IC.
Lo scopo della presente invenzione è fornire un metodo di fabbricazione di uno strato di ridistribuzione, uno strato di ridistribuzione e un circuito integrato includente lo strato di ridistribuzione, per superare i problemi precedentemente illustrati. In particolare, uno degli scopi della presente invenzione è sigillare completamente la superficie di nichel in uno strato di ridistribuzione di rame con finitura di Ni/Pd.
Secondo la presente invenzione, sono forniti un metodo di fabbricazione di uno strato di ridistribuzione, uno strato di ridistribuzione e un circuito integrato includente lo strato di ridistribuzione, come definito nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, sono adesso descritte sue forme di realizzazione preferite, puramente a titolo di esempio non limitativo e facendo riferimento ai disegni allegati, in cui:
- la figura 1 è una vista in sezione trasversale di una porzione di un circuito integrato includente uno strato di ridistribuzione secondo la tecnica anteriore;
- la figura 2 è una vista in sezione trasversale di una porzione di un circuito integrato includente uno strato di ridistribuzione secondo una forma di realizzazione della presente invenzione;
- la figura 3 è una vista in sezione trasversale di un’altra porzione del circuito integrato di figura 2, includente la porzione di figura 2;
- le figure da 4A a 4I sono viste in sezione trasversale delle rispettive fasi di un metodo di fabbricazione dello strato di ridistribuzione di figura 2;
- la figura 5 è una vista in sezione trasversale di una porzione di un circuito integrato includente uno strato di ridistribuzione secondo un’altra forma di realizzazione della presente invenzione; e
- le figure da 6A a 6F sono viste in sezione trasversale delle rispettive fasi di un metodo di fabbricazione dello strato di ridistribuzione di figura 5.
La figura 2 mostra schematicamente una vista in sezione trasversale di una porzione di un IC 21 includente uno strato di ridistribuzione 22 secondo una forma di realizzazione della presente invenzione. In particolare, l’IC 21 di figura 2 è rappresentato in un sistema di coordinate spaziali definito da tre assi x, y, z ortogonali tra loro e la vista in sezione trasversale è presa su un piano xz, definito dall’asse x e dall’asse z.
L’IC 21 include uno strato di interconnessione 23, realizzato con un materiale conduttivo, quale alluminio o rame. In particolare, lo strato di interconnessione 23 è l’ultima linea di metallo della BEOL di IC 21.
Lo strato di ridistribuzione 22 comprende uno strato dielettrico 24 che si estende al di sopra dello strato di interconnessione 23 e un primo strato di passivazione 26 che si estende al di sopra dello strato dielettrico 24. Nella parte che segue, l’espressione “strato isolante” si riferisce alla pila costituita dallo strato dielettrico 24 e dal primo strato di passivazione 26.
In particolare, lo strato dielettrico 24 è costituito da un materiale isolante, quale diossido di silicio (SiO2) e ha uno spessore compreso per esempio tra 900 nm e 1200 nm.
In particolare, il primo strato di passivazione 26 è realizzato con un materiale isolante, quale nitruro di silicio (Si3N4) e ha uno spessore compreso per esempio tra 500 nm e 650 nm. Il primo strato di passivazione 26 è delimitato da una superficie di sommità 26a e da una superficie di fondo 26b, la superficie di fondo 26b essendo a contatto con lo strato dielettrico 24.
Lo strato di ridistribuzione 22 comprende inoltre una regione di barriera 28. Una prima porzione della regione di barriera 28 si estende al di sopra della superficie di sommità 26a del primo strato di passivazione 26; una seconda porzione della regione di barriera 28, a contatto con la prima porzione, si estende al di sotto della superficie di sommità 26a del primo strato di passivazione 26 e attraverso l’intera profondità del primo strato di passivazione 26 e dello strato dielettrico 24, in modo da essere a contatto con lo strato di interconnessione 23.
Lo strato di ridistribuzione 22 comprende inoltre una regione conduttiva 30, che si estende sulla sommità della regione di barriera 28. In particolare, in una vista dall’alto dell’IC 21, non mostrato nelle figure, la regione conduttiva 30 si estende solo all’interno dell’area definita dalla regione di barriera 28. Di conseguenza, la regione conduttiva 30 non è a contatto con il primo strato di passivazione 26. Nella parte che segue, l’espressione “corpo conduttivo” si riferisce alla pila composta dalla regione di barriera 28 e dalla regione conduttiva 30.
Inoltre, lo spessore della regione di barriera 28 è minore dello spessore combinato dello strato dielettrico 24 e del primo strato di passivazione 26. Di conseguenza, una porzione della regione conduttiva 30 si estende al di sotto della superficie di sommità 26a del primo strato di passivazione 26. In altri termini, la regione di barriera 28 e la regione conduttiva 30 formano una via attraverso lo strato dielettrico 24 e il primo strato di passivazione 26, fornendo un percorso conduttivo dallo strato di interconnessione 23 alla superficie di sommità 26a del primo strato di passivazione 26, che si estende inoltre al di sopra della superficie di sommità 26a del primo strato di passivazione 26.
In particolare, la regione di barriera 28 è costituita da materiale conduttivo, quale titanio (Ti), o titaniotungsteno (TiW) o nitruro di titanio (TiN) ed ha uno spessore compreso per esempio tra 270 nm e 330 nm.
In particolare, la regione conduttiva 30 è realizzata con materiale conduttivo, quale rame (Cu) ed ha uno spessore compreso per esempio tra 8 μm e 12 μm.
Lo strato di ridistribuzione 22 comprende inoltre una prima regione di rivestimento 32, che si estende al di sopra della regione conduttiva 30 e intorno alla regione conduttiva 30, in corrispondenza delle pareti laterali della porzione della regione conduttiva 30 al di sopra della superficie di sommità 26a del primo strato di passivazione 26.
In particolare, la prima regione di rivestimento 32 è realizzata con materiale conduttivo, quale nichel (Ni) ed ha uno spessore compreso per esempio tra 1 μm e 1,8 μm.
Secondo un aspetto della presente descrizione, la prima regione di rivestimento 32 non è a contatto con il primo strato di passivazione 26. In particolare, la porzione della prima regione di rivestimento 32 che si estende intorno alle pareti laterali della regione conduttiva 30 ha una superficie 32a rivolta direttamente verso la superficie di sommità 26a del primo strato di passivazione 26 e sostanzialmente parallela alla superficie di sommità 26a del primo strato di passivazione 26, ad una distanza Hgap dalla superficie di sommità 26a del primo strato di passivazione 26, detta distanza essendo compresa per esempio tra 10 nm e 50 nm, detta distanza essendo misurata lungo l’asse z.
Lo strato di ridistribuzione 22 comprende inoltre una seconda regione di rivestimento 34, che si estende al di sopra del primo strato di passivazione 26, intorno alla prima regione di rivestimento 32 e al di sopra della prima regione di rivestimento 32. La seconda regione di rivestimento 34 è a contatto con il primo strato di passivazione 26 e la prima regione di rivestimento 32. In altri termini, la seconda regione di rivestimento 34 copre completamente la prima regione di rivestimento 32.
In particolare, la seconda regione di rivestimento 34 è realizzata con materiale conduttivo, quale palladio (Pd) ed ha uno spessore compreso per esempio tra 0,2 μm e 0,5 μm.
Secondo un aspetto della presente invenzione, la seconda regione di rivestimento 34 si estende tra il primo strato di passivazione 26 e la prima regione di rivestimento 32, riempendo uno spazio vuoto avente un’altezza Hgap tra la prima regione di passivazione 26 e la prima regione di rivestimento 32. In altri termini, la seconda regione di rivestimento 34 sigilla completamente la prima regione di rivestimento 32. Di conseguenza, diversamente dal caso dello strato di ridistribuzione 2 di figura 1 secondo la tecnica anteriore, la prima regione di rivestimento 32 non è esposta alle condizioni ambientali, prevenendo il rischio di corrosioni. Pertanto, lo strato di ridistribuzione 22 di figura 2 secondo la presente forma di realizzazione ha un’affidabilità migliorata rispetto alla tecnica anteriore, specialmente in condizioni di elevata temperatura ed elevato tasso di umidità.
Lo strato di ridistribuzione 22 comprende inoltre un secondo strato di passivazione 36, che si estende al di sopra del primo strato di passivazione 26 e intorno alla seconda regione di rivestimento 34. In particolare, il secondo strato di passivazione 36 è costituito da un materiale isolante, quale poliimmide, PBO, epossi, eccetera.
La figura 3 mostra schematicamente una vista in sezione trasversale di un’altra porzione dell’IC 21, includente la porzione di figura 2, corrispondente all’area all’interno delle linee tratteggiate in figura 3. Elementi già mostrati nella vista di figura 2 sono designati con gli stessi numeri di riferimento e non sono ulteriormente descritti.
La figura 3 mostra che la regione di barriera, la regione conduttiva, la prima regione di rivestimento e la seconda regione di rivestimento fanno rispettivamente parte di uno strato di barriera 38, uno strato conduttivo 40, un primo strato di rivestimento 42 e un secondo strato di rivestimento 44. Il secondo strato di passivazione 36 si estende al di sopra del secondo strato di rivestimento 44. Inoltre, il secondo strato di passivazione 36 può includere un’apertura 46 che espone parzialmente il secondo strato di rivestimento 44, per consentire un’unione mediante filo mediante un filo 48, per esempio realizzato in rame.
Come è evidente dalla figura 3, in base alla conformazione di instradamento degli strati di interconnessione e dello strato di ridistribuzione 22 dell’IC 21, una sezione trasversale dell’IC 21 può includere aree in cui lo strato di barriera 38 e lo strato conduttivo 40 non formano una via attraverso il primo strato di passivazione 26 e lo strato dielettrico 24 per raggiungere lo strato di interconnessione 23. In ogni caso, vi è sempre uno spazio vuoto avente un’altezza Hgap tra il primo strato di rivestimento 42 e il primo strato di passivazione 26, detto spazio vuoto è stato riempito dal secondo strato di rivestimento 44.
Inoltre, l’IC 21 comprende inoltre strati di interconnessione di metallo, strati isolanti e vie compresi nella BEOL che si estendono al di sotto dello strato di interconnessione 23 e indicati nel complesso con il numero di riferimento 50.
Le figure da 4A a 4I mostrano schematicamente una vista in sezione trasversale delle fasi di un metodo di fabbricazione di uno strato di ridistribuzione secondo una forma di realizzazione della presente invenzione; in particolare, il metodo delle figure da 4A a 4I è un metodo di fabbricazione dello strato di ridistribuzione 22 di figura 2. Lo strato di ridistribuzione è rappresentato in un sistema di coordinate spaziali definite dai tre assi x, y, z ortogonali tra loro e la vista in sezione trasversale è presa su un piano xz, definito dall’asse x e dall’asse z.
Facendo riferimento alla figura 4A, si fornisce una fetta 60, includente uno strato di interconnessione 63. In particolare, lo strato di interconnessione 63 è lo strato di metallizzazione più esterno della back end of line di un circuito integrato. Gli strati inferiori del circuito integrato non sono mostrati nelle figure da 4A a 4I.
Uno strato dielettrico 64 è formato al di sopra dello strato di interconnessione 63. In particolare, lo strato dielettrico 64 è costituito da un materiale isolante, quale diossido di silicio (SiO2) ed ha uno spessore compreso per esempio tra 900 nm e 1200 nm.
Un primo strato di passivazione 66 è formato al di sopra dello strato dielettrico 64. In particolare, il primo strato di passivazione 66 è realizzato con un materiale isolante, quale nitruro di silicio (Si3N4) ed ha uno spessore compreso per esempio tra 500 nm e 650 nm. Nella parte che segue, l’espressione “strato isolante” si riferisce alla pila composta dallo strato dielettrico 64 e dal primo strato di passivazione 66.
Quindi, figura 4B, una trincea 67 è formata attraverso il primo strato di passivazione 66 e lo strato dielettrico 64, fino ad esporre una superficie dello strato di interconnessione 63. Per esempio, la trincea 67 è formata da convenienti fasi di fotolitografia ed attacco chimico a secco di un tipo noto, applicate in corrispondenza della superficie esposta del primo strato di passivazione 66.
Quindi, figura 4C, uno strato di barriera 68 è formato al di sopra del primo strato di passivazione 66, per esempio mediante deposizione fisica in fase vapore (PVD). Lo strato di barriera 68 riempie parzialmente la trincea 67, coprendo le pareti laterali precedentemente esposte dello strato dielettrico 64 e del primo strato di passivazione 66 e la superficie precedentemente esposta dello strato di interconnessione 63.
In particolare, lo strato di barriera 68 è costituito da materiale conduttivo, quale titanio (Ti), o titaniotungsteno (TiW) o nitruro di titanio (TiN). Inoltre, lo spessore dello strato di barriera 68 è inferiore allo spessore combinato dello strato dielettrico 64 e del primo strato di passivazione 66 e in particolare è compreso per esempio tra 270 nm e 330 nm. Quindi, uno strato di seme 69 è formato al di sopra dello strato di barriera 68, riempendo parzialmente la trincea 67. Per esempio, lo strato di seme 69 è depositato mediante PVD.
In particolare, lo strato di seme 69 è realizzato con materiale conduttivo, quale rame (Cu) ed ha uno spessore compreso per esempio tra 180 nm e 220 nm, in modo tale che la trincea 67 sia riempita soltanto parzialmente dallo strato di seme 69.
Quindi, figura 4D, una maschera fotolitografica 70’ è applicata sulla superficie esposta dello strato di seme 69. In particolare, la conformazione della maschera fotolitografica 70’ è progettata considerando che le aperture nella maschera definiscono aree in cui si formerà uno strato in una fase successiva del metodo di fabbricazione.
In particolare, la figura 4D mostra un’apertura 70” della maschera fotolitografica 70’, l’apertura 70” essendo centrata sulla trincea parzialmente riempita 67 in modo che la trincea 67 non sia coperta dalla maschera fotolitografica 70’.
Quindi, figura 4E, uno strato conduttivo 70 è formato al di sopra delle porzioni dello strato di seme 69 non coperte dalla maschera fotolitografica 70’. Lo spessore dello strato conduttivo 70 è sufficientemente elevato per riempire completamente la trincea 67 e per riempire parzialmente l’apertura 70” della maschera fotolitografica 70’.
In particolare, lo strato conduttivo 70 è realizzato con lo stesso materiale conduttivo dello strato di seme 69, quale rame (Cu) ed ha uno spessore compreso per esempio tra 8 μm e 12 μm.
In particolare, lo strato conduttivo 70 è formato mediante elettrodeposizione. Quindi, la maschera fotolitografica 70’ è rimossa mediante un processo di rimozione a umido, esponendo le porzioni dello strato di seme 69 non coperte dallo strato conduttivo 70.
Quindi, figura 4F, dette porzioni esposte dello strato di seme 69, non coperte dello strato conduttivo 70, sono rimosse per esempio mediante attacco chimico a umido, fino ad esporre le porzioni dello strato di barriera 68 sottostanti ad esse. Pertanto, le restanti porzioni dello strato di seme 69, coperte dallo strato conduttivo 70, formano, insieme allo strato conduttivo 70, la regione conduttiva 30 dello strato di ridistribuzione 22 di figura 2.
Quindi, le porzioni esposte dello strato di barriera 68 sono rimosse, per esempio mediante attacco chimico a umido, fino ad esporre le porzioni del primo strato di passivazione 66 sottostanti, senza influire sulle porzioni dello strato di barriera 68 al di sotto dello strato conduttivo 70, per esempio utilizzando tecniche di fotolitografia standard. Di conseguenza, la regione di barriera 28 dello strato di ridistribuzione 22 di figura 2 è formata.
Quindi, figura 4G, un primo strato di rivestimento 72 è formato mediante deposizione per riduzione (electroless deposition), in corrispondenza delle superfici esposte dello strato di barriera 68 e dello strato conduttivo 70. Pertanto, il primo strato di rivestimento 72 copre completamente lo strato conduttivo 70 e lo strato di barriera 68 ed è a contatto con la superficie parzialmente esposta del primo strato di passivazione 66 indicata con il numero di riferimento 66a. In particolare, il primo strato di rivestimento 72 è a contatto con la superficie esposta 66a del primo strato di passivazione 66 in corrispondenza di una superficie di fondo 72a del primo strato di rivestimento 72.
In particolare, il primo strato di rivestimento 72 è realizzato con un materiale conduttivo, quale nichel (Ni) ed ha uno spessore compreso per esempio tra 1 μm e 1,8 μm.
Quindi, figura 4H, un trattamento termico è applicato sulla fetta 60 per creare uno spazio vuoto 73 tra detta superficie 66a del primo strato di passivazione 66 e la superficie di fondo del primo strato di rivestimento 72. In particolare, lo spazio vuoto 73 ha l’altezza Hgap nell’intervallo da 10 a 50 nm.
Secondo un aspetto della presente invenzione, il trattamento termico comprende una prima fase di aumentare la temperatura della fetta 60 da temperatura ambiente ad una temperatura elevata. La temperatura ambiente è compresa per esempio tra 20°C e 25°C; la temperatura elevata e compresa per esempio tra 245°C e 255°C. In particolare, l’aumento di temperatura avviene durante un primo intervallo di tempo, compreso per esempio tra 10 s e 60 s.
Quindi, in una seconda fase, dopo la prima fase del trattamento termico, la fetta è mantenuta alla temperatura elevata per un secondo intervallo di tempo compreso per esempio tra 30 s e 180 s.
Quindi, in una terza fase, dopo la seconda fase del trattamento termico, la temperatura della fetta 60 è diminuita dalla temperatura elevata alla temperatura ambiente in un terzo intervallo di tempo (ad esempio che non dura più di 180 s).
In particolare, mentre si applica il trattamento termico, la fetta 60 è mantenuta in un’atmosfera di azoto (N2) ad una pressione compresa tra 1,0 e 5,0 Torr.
La Richiedente ha verificato che applicando sulla fetta 60 il trattamento termico sopradescritto, si possono modificare convenientemente alcune proprietà meccaniche dello strato di barriera 68, dello strato conduttivo 70 e del primo strato di rivestimento 72. In particolare, il coefficiente di espansione termica e il modulo di Young sono modificati con il trattamento termico, e la sollecitazione residua di detti strati viene modificata, determinando, al termine del trattamento termico, nella formazione dello spazio vuoto 73.
Quindi, figura 4I, un secondo strato di rivestimento 74 è formato mediante deposizione per riduzione, in corrispondenza delle superfici esposte del primo strato di rivestimento 72. In particolare, il secondo strato di rivestimento 74 cresce a partire dal primo strato di rivestimento 72, che si estende al di sopra del primo strato di rivestimento 72, intorno alle pareti laterali del primo strato di rivestimento 72 e all’interno dello spazio vuoto tra il primo strato di rivestimento 72 e la superficie 66a del primo strato di passivazione 66. Pertanto, il secondo strato di rivestimento 74 sigilla completamente il primo strato di rivestimento 72 e lo strato di barriera 68 ed è a contatto con la superficie 66a del primo strato di passivazione 66. Di conseguenza, il primo strato di rivestimento 72 non è esposto all’ambiente.
In particolare, il secondo strato di rivestimento 74 è realizzato con materiale conduttivo, quale palladio (Pd) ed ha uno spessore compreso per esempio tra 0,2 μm e 0,5 μm.
Quindi, un secondo strato di passivazione è formato al di sopra del primo strato di passivazione 26 e intorno alla seconda regione di rivestimento 94. In particolare, il secondo strato di passivazione è realizzato con un materiale isolante, quale poliimmide. Pertanto, si ottiene lo strato di ridistribuzione 22 di figura 2.
La Richiedente ha verificato che un possibile problema dello strato di ridistribuzione 22 di figura 2 consiste nel rischio di formare fessurazioni nel primo strato di passivazione 26 dopo aver applicato il trattamento termico sulla fetta 60, in base alle proprietà meccaniche del materiale usato per il primo strato di passivazione 26.
La figura 5 mostra schematicamente una vista in sezione trasversale di una porzione di un IC 81 includente uno strato di ridistribuzione 82 secondo un’altra forma di realizzazione della presente invenzione; gli elementi in comune con l’IC 21 e lo strato di ridistribuzione 22 di figura 2 sono designati dagli stessi numeri di riferimento non sono ulteriormente descritti.
Lo strato di ridistribuzione 82 è diverso dallo strato di ridistribuzione 22 di figura 2 per la presenza di distanziatori 86. In particolare, lo strato di ridistribuzione 82 comprende distanziatori 86 che si estendono al di sopra della e a contatto con la superficie di sommità 26a del primo strato di passivazione 26.
In particolare, i distanziatori 86 sono in materiale isolante, quale diossido di silicio (SiO2) o nitruro di silicio (Si3N4) ed hanno uno spessore Hgap2 compreso per esempio tra 10 nm e 100 nm (in particolare, 25 nm).
Lo strato di ridistribuzione 82 comprende inoltre una regione di barriera 88, che si estende al di sopra dei distanziatori 86 e attraverso l’intera profondità del primo strato di passivazione 26 e dello strato dielettrico 24, in modo da essere a contatto con lo strato di interconnessione 23.
Lo strato di ridistribuzione 82 comprende inoltre una regione conduttiva 90, che si estende sulla sommità della regione di barriera 88. In particolare, in una vista dall’alto dell’IC 81, non mostrato nelle figure, la regione conduttiva 90 si estende soltanto all’interno dell’area definita dalla regione di barriera 88. Di conseguenza, la regione conduttiva 90 non è a contatto con il primo strato di passivazione 26. Nella parte che segue, l’espressione “corpo conduttivo” si riferisce alla pila composta dalla regione di barriera 88 e dalla regione conduttiva 90.
Inoltre, lo spessore della regione di barriera 88 è minore dello spessore combinato dello strato dielettrico 24 e del primo strato di passivazione 26. Di conseguenza, una parte della regione conduttiva 90 si estende al di sotto della superficie di sommità 26a del primo strato di passivazione 26. In altri termini, la regione di barriera 88 e la regione conduttiva 90 formano una via attraverso lo strato dielettrico 24 e il primo strato di passivazione 26, fornendo un percorso conduttivo dallo strato di interconnessione 23 alla superficie di sommità 26a del primo strato di passivazione 26.
In particolare, la regione di barriera 88 è realizzata con materiale conduttivo, quale titanio (Ti) o titaniotungsteno (TiW) o nitruro di titanio (TiN) ed ha uno spessore compreso per esempio tra 270 nm e 330 nm.
In particolare, la regione conduttiva 90 è realizzata con materiale conduttivo, quale rame (Cu) ed ha uno spessore compreso per esempio tra 8 μm e 12 μm.
Lo strato di ridistribuzione 82 comprende inoltre una prima regione di rivestimento 92, che si estende al di sopra della regione conduttiva 90 e intorno alla regione conduttiva 90, in corrispondenza delle pareti laterali della porzione della regione conduttiva 90 al di sopra della superficie di sommità 26a del primo strato di passivazione 26. In altri termini, la prima regione di rivestimento 92 copre la superficie della regione conduttiva 90 non coperta già dalla regione di barriera 88.
In particolare, la prima regione di rivestimento 92 è realizzata con materiale conduttivo, quale nichel (Ni) ed ha uno spessore compreso per esempio tra 1 μm e 1,8 μm.
Secondo un aspetto della presente descrizione, la prima regione di rivestimento 92 non è a contatto con il primo strato di passivazione 26. In particolare, la porzione della prima regione di rivestimento 92 che si estende intorno alle pareti laterali della regione conduttiva 90 ha una superficie 92a rivolta direttamente verso la superficie di sommità 26a del primo strato di passivazione 26 e sostanzialmente parallela alla superficie di sommità 26a del primo strato di passivazione 26, ad una distanza Hgap2 dalla superficie di sommità 26a del primo strato di passivazione 26 essendo equivalente all’altezza Hgap2 dei distanziatori 86, detta distanza Hgap2 essendo misurata lungo l’asse z.
Lo strato di ridistribuzione 22 comprende inoltre una seconda regione di rivestimento 94, che si estende al di sopra del primo strato di passivazione 26, intorno alla prima regione di rivestimento 92 e al di sopra della prima regione di rivestimento 92. La seconda regione di rivestimento 94 è a contatto con il primo strato di passivazione 26 e la prima regione di rivestimento 92. In altri termini, la seconda regione di rivestimento 94 copre completamente la prima regione di rivestimento 92.
In particolare, la seconda regione di rivestimento 94 è realizzata con materiale conduttivo, quale palladio (Pd) ed ha uno spessore compreso per esempio tra 0,2 μm e 0,5 μm.
Secondo un aspetto della presente invenzione, la seconda regione di rivestimento 94 si estende tra il primo strato di passivazione 26 e la prima regione di rivestimento 92, riempendo uno spazio vuoto tra la prima regione di passivazione 26 e la prima regione di rivestimento 92. In altri termini, la seconda regione di rivestimento 94 sigilla completamente la prima regione di rivestimento 92. Di conseguenza, come nel caso dello strato di ridistribuzione 22 di figura 2, la prima regione di rivestimento 92 non è esposta alle condizioni ambientali, prevenendo così il rischio di corrosioni. Pertanto, lo strato di ridistribuzione 82 secondo la presente forma di realizzazione ha una maggiore affidabilità rispetto alla tecnica anteriore, specialmente in condizioni di alta temperatura ed alto tasso di umidità.
Le figure da 6A a 6F mostrano schematicamente una vista in sezione trasversale delle fasi di un metodo di fabbricazione di uno strato di ridistribuzione secondo una forma di realizzazione della presente invenzione; in particolare, il metodo delle figure da 6A a 6F è un metodo di fabbricazione dello strato di ridistribuzione 82 di figura 5. Lo strato di ridistribuzione è rappresentato in un sistema di coordinate spaziali definite da tre assi x, y, z ortogonali tra loro e la vista in sezione trasversale è presa su un piano xz, definito dall’asse x e dall’asse z.
Facendo riferimento alla figura 6A si fornisce una fetta 100, includente uno strato di interconnessione 103. In particolare, lo strato di interconnessione 103 è lo strato di metallizzazione più esterno sulla back end of line di un circuito integrato. Gli strati inferiori del circuito integrato non sono mostrati nelle figure da 6A a 6F.
Uno strato dielettrico 104 è formato al di sopra dello strato di interconnessione 103. In particolare, lo strato dielettrico 104 è realizzato con un materiale isolante, quale diossido di silicio (SiO2) ed ha uno spessore compreso per esempio tra 90 nm e 1200 nm.
Un primo strato di passivazione 106 è formato al di sopra dello strato dielettrico 104. In particolare, il primo strato di passivazione 106 è realizzato con un materiale isolante, quale nitruro di silicio (Si3N4) ed ha uno spessore compreso per esempio tra 500 nm e 650 nm. Nella parte che segue, si userà l’espressione “strato isolante” per fare riferimento alla pila costituita dallo strato dielettrico 104 e dal primo strato di passivazione 106.
Uno strato di distanziamento 105 è formato al di sopra del primo strato di passivazione 106. In particolare, lo strato di distanziamento 105 è realizzato con un materiale isolante, quale diossido di silicio (SiO2) o nitruro di silicio (Si3N4).
Secondo un aspetto della presente descrizione, lo strato di distanziamento 105 è utilizzato come strato sacrificale, essendo parzialmente attaccato chimicamente in una successiva fase del metodo di fabbricazione. Per tale ragione, preferibilmente, lo strato di distanziamento 105 ha un’elevata selettività in termini di attacco chimico rispetto al primo strato di passivazione 106. Di conseguenza, la scelta del materiale utilizzato per lo strato di distanziamento 105 dipende dal materiale utilizzato per il primo strato di passivazione 106. Per esempio, se il primo strato di passivazione 106 è realizzato in Si3N4, lo strato distanziamento 105 sarà preferibilmente realizzato in SiO2 o Si3N4 con un elevato tasso di attacco chimico. Come è noto, Si3N4 con tasso di attacco chimico superiore può essere ottenuto depositando lo strato di distanziamento 105 ad una temperatura inferiore a quella utilizzata per depositare il primo strato di passivazione 104.
In particolare, lo strato di distanziamento 105 ha lo spessore Hgap2. Quindi, figura 6 B, una trincea 107 è formata attraverso lo strato dielettrico 104 e il primo strato di passivazione 106, fino ad esporre una superficie dello strato di interconnessione 103. Per esempio, la trincea 107 è formata mediante fasi di fotolitografia ed attacco chimico a secco convenienti di tipo noto, in corrispondenza della superficie esposta dello strato di distanziamento 105.
Quindi, uno strato di barriera 108 è formato al di sopra dello strato di distanziamento 105, per esempio mediante PVD. Lo strato di barriera 108 riempie parzialmente la trincea 107, coprendo le pareti laterali precedentemente esposte dello strato di distanziamento 105, del primo strato di passivazione 106 e dello strato dielettrico 104 e coprendo la superficie precedentemente esposta dello strato di interconnessione 103.
In particolare, lo strato di barriera 108 è realizzato con materiale conduttivo, quale titanio (Ti), titaniotungsteno (TiW) o nitruro di titanio (TiN). Inoltre, lo spessore dello strato di barriera 108 è inferiore allo spessore combinato dello strato dielettrico 104, del primo strato di passivazione 106 e dello strato di distanziamento 105 e in particolare è compreso per esempio tra 270 nm e 330 nm. Quindi, uno strato di seme 109 è formato al di sopra dello strato di barriera 108, riempendo parzialmente la trincea 107. Per esempio, lo strato di seme 109 è depositato mediante PVD.
In particolare, lo strato di seme 109 è realizzato con materiale conduttivo, quale rame (Cu) ed ha uno spessore compreso per esempio tra 180 nm e 220 nm in modo tale che la trincea 107 sia riempita soltanto parzialmente dallo strato di seme 109.
Quindi, una maschera fotolitografica (non mostrata nelle figure) è applicata sulla superficie esposta dello strato di seme 109. In particolare, la conformazione della maschera fotolitografica è progettata considerando che le aperture nella maschera definiscono aree in cui si formerà uno strato in una fase successiva del metodo di fabbricazione.
In particolare, la maschera fotolitografica presenta un’apertura in corrispondenza della trincea parzialmente riempita 107.
Quindi, figura 6C, uno strato conduttivo 110 è formato al di sopra delle porzioni dello strato di seme 109 non coperte dalla maschera fotolitografica. In particolare, lo spessore dello strato conduttivo 110 è sufficientemente elevato per riempire completamente la trincea 107.
In particolare, lo strato conduttivo 110 è realizzato con lo stesso materiale conduttivo dello strato di seme 109, quale rame (Cu) ed ha uno spessore compreso per esempio tra 8 μm e 12 μm.
In particolare, lo strato conduttivo 110 è formato mediante elettrodeposizione. Quindi, la maschera fotolitografica è rimossa mediante un processo di rimozione ad umido, esponendo porzioni dello strato di seme 109 non coperte dallo strato conduttivo 110.
Quindi, dette porzioni esposte dello strato di seme 109, non coperte dallo strato conduttivo 110, sono rimosse, per esempio mediante attacco chimico ad umido, fino ad esporre le porzioni dello strato di barriera 108 sottostanti. Pertanto, le restanti porzioni dello strato di seme 109, coperte dallo strato conduttivo 110, formano insieme allo strato conduttivo 110, la regione conduttiva 90 dello strato di ridistribuzione 82 di figura 5.
Quindi, le porzioni esposte dello strato di barriera 108 sono rimosse, per esempio mediante attacco chimico ad umido, fino ad esporre le porzioni dello strato di distanziamento 105 sottostanti, senza incidere sulle porzioni dello strato di barriera 108 al di sotto dello strato conduttivo 110. Di conseguenza, la regione di barriera 88 dello strato di ridistribuzione 82 di figura 5 è formata.
Quindi, figura 6D, un primo strato di rivestimento 112 è formato mediante deposizione per riduzione, in corrispondenza delle superfici esposte dello strato di barriera 108 e dello strato conduttivo 110. Pertanto, il primo strato di rivestimento 112 copre completamente lo strato conduttivo 110 e lo strato di barriera 108 ed è a contatto con la superficie parzialmente esposta dello strato di distanziamento 105. In particolare, il primo strato di rivestimento 112 è a contatto con lo strato di distanziamento 105 in corrispondenza di una superficie di fondo 112a del primo strato di rivestimento 112.
In particolare, il primo strato di rivestimento 112 è realizzato con materiale conduttivo, quale nichel (Ni) ed ha uno spessore compreso per esempio tra 1 μm e 1,8 μm.
Quindi, figura 6E, lo strato di distanziamento 105 è parzialmente attaccato chimicamente per creare uno spazio vuoto 113 tra una superficie di sommità 106a del primo strato di passivazione 106 e la prima regione di rivestimento 112, la superficie di sommità 106a essendo a contatto con le restanti porzioni dello strato di distanziamento 105. In particolare, lo spazio vuoto 113 ha l’altezza Hgap2 nell’intervallo da 10 a 100 nm.
In particolare, lo strato di distanziamento 105 è attaccato chimicamente mediante attacco chimico ad umido, usando sostanze chimiche che rimuovono lo strato di distanziamento 105 selettivamente rispetto al primo strato di rivestimento 112, lo strato di barriera 108 e il primo strato di passivazione 106.
Per esempio, la fetta 100 può essere immersa in un bagno di acido fluoridrico (HF) in un bagno idrofluoridrico tamponato (BHF) se lo strato di distanziamento 105 è realizzato con diossido di silicio o nitruro di silicio ad elevato tasso di attacco chimico, in modo che lo strato di distanziamento 105 sia attaccato chimicamente ad una velocità superiore a quella degli strati circostanti.
In particolare, la fase di attacco chimico procede almeno fino a che lo spazio vuoto 113 non è formato completamente, in modo che le restanti porzioni dello strato di distanziamento 105 non si estendano tra il primo strato di passivazione 106 e il primo strato di rivestimento 112. In altre parole, al termine della fase di attacco chimico di figura 6E, la superficie di fondo 112a del primo strato di rivestimento 112, rivolta direttamente verso la superficie di sommità 106a del primo strato di passivazione 106, non è a contatto diretto con lo strato di distanziamento 105.
Quindi, figura 6F, un secondo strato di rivestimento 114 è formato mediante deposizione per riduzione in corrispondenza delle superfici esposte del primo strato di rivestimento 112. In particolare, il secondo strato di rivestimento 114 cresce a partire da dette superfici del primo strato di rivestimento 112, estendendosi al di sopra del primo strato di rivestimento 112, intorno alle pareti laterali del primo strato di rivestimento 112 e all’interno dello spazio vuoto tra il primo strato di rivestimento 112 e la superficie di sommità 106a del primo strato di passivazione 106. Pertanto, il secondo strato di rivestimento 114 sigilla completamente il primo strato di rivestimento 112 ed è a contatto con la superficie di sommità 106a del primo strato di passivazione 106. Di conseguenza, il primo strato di rivestimento 112 non è esposto all’ambiente.
In particolare, il secondo strato di rivestimento 114 è realizzato con materiale conduttivo, quale palladio (Pd) ed ha uno spessore compreso per esempio tra 0,2 μm e 0,5 μm.
Quindi, un secondo strato di passivazione è formato al di sopra del primo strato di passivazione 106 e intorno alla seconda regione di rivestimento 114. In particolare, il secondo strato di passivazione è realizzato con un materiale isolante quale poliimmide. Pertanto, si ottiene lo strato di ridistribuzione 82 di figura 5.
I vantaggi dell’invenzione descritta precedentemente, secondo le varie forme di realizzazione, emergono chiaramente dalla precedente descrizione.
In particolare, dato che la prima regione di rivestimento è completamente sigillata dalla seconda regione di rivestimento, è possibile usare materiali per la prima regione di rivestimento che sono soggetti a corrosione quando esposti all’ambiente, senza compromettere l’affidabilità dello strato di ridistribuzione.
La sigillatura completa del materiale conduttivo può inoltre migliorare le prestazioni di elettromigrazione del dispositivo.
Infine, è evidente che modifiche e varianti possono essere apportate a ciò che è stato descritto ed illustrato nella presente, senza allontanarsi in questo modo dall’ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.

Claims (14)

  1. RIVENDICAZIONI 1. Metodo di fabbricazione di uno strato di ridistribuzione (82) per un circuito integrato, comprendente le fasi di: - formare, su una fetta (100), uno strato isolante (104, 106), avente una superficie di fondo a contatto con la fetta (100); - formare uno strato di distanziamento (105) al di sopra di una superficie di sommità (106a), opposta alla superficie di fondo, dello strato isolante (104, 106); - formare un corpo conduttivo (88, 90) al di sopra dello strato di distanziamento (105); - formare una prima regione di rivestimento (112) intorno al e sul corpo conduttivo (88, 90), a contatto con il corpo conduttivo (88, 90), ed avente una superficie di fondo (112a) a contatto con lo strato di distanziamento (105); - incavare lo strato di distanziamento (105) per formare uno spazio vuoto (113) tra la prima regione di rivestimento (112) e la superficie di sommità (106a) dello strato isolante (104, 106), esponendo completamente la superficie di fondo (112a) della prima regione di rivestimento (112), detta superficie di fondo (112a) essendo rivolta direttamente verso la superficie di sommità (106a) dello strato isolante (104, 106); - formare, dopo aver incavato lo strato di distanziamento (105), una seconda regione di rivestimento (114) che si estende intorno alla e al di sopra della prima regione di rivestimento (112), che riempie detto spazio vuoto (113) e che sigilla completamente la prima regione di rivestimento (112).
  2. 2. Metodo secondo la rivendicazione 1, in cui la fase di incavare lo strato di distanziamento (105) comprende attaccare lo strato di distanziamento (105) con una sostanza per attacco chimico in modo tale che lo strato di distanziamento (105) sia rimosso ad un tasso di attacco superiore a quello della prima regione di rivestimento (112) e dello strato isolante (104, 106).
  3. 3. Metodo secondo la rivendicazione 2, in cui la sostanza di attacco chimico è acido fluoridrico, e in cui la fase di formare lo strato isolante (104, 106) comprende depositare uno strato dielettrico (104) di un materiale isolante sulla fetta (100) e un primo strato di passivazione (106) di nitruro di silicio al di sopra dello strato dielettrico (104), in cui lo strato di distanziamento (105) è scelto tra uno strato di diossido di silicio e uno strato di nitruro di silicio con un tasso di attacco superiore in acido fluoridrico a quello del primo strato di passivazione (106).
  4. 4. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui lo strato di distanziamento (105) ha uno spessore (Hgap2) compreso tra 10 nm e 100 nm.
  5. 5. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare la prima regione di rivestimento (112) comprende rivestire il corpo conduttivo (88, 90) mediante deposizione per riduzione di un materiale conduttivo, e la fase di formare la seconda regione di rivestimento (114) comprende rivestire la prima regione di rivestimento (112) mediante deposizione per riduzione di un materiale conduttivo.
  6. 6. Metodo secondo una qualsiasi delle precedenti rivendicazioni, in cui la fase di formare la prima regione di rivestimento (112) comprende depositare uno strato di nichel.
  7. 7. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare il corpo conduttivo (88, 90) comprende far crescere o depositare uno strato di barriera (108) di titanio-tungsteno al di sopra dello strato di distanziamento (105) e uno strato conduttivo (110) di rame al di sopra dello strato di barriera (68).
  8. 8. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la fetta (100) comprende uno strato di interconnessione (103), che si estende al di sotto dello strato isolante (104, 106), il metodo comprendendo inoltre la fase di formare una trincea (107) attraverso l’intero spessore dello strato di distanziamento (105) e dello strato isolante (104, 106), fino a raggiungere lo strato di interconnessione (103), la fase di formare il corpo conduttivo (88, 90) comprendendo depositare materiale conduttivo (108, 110) nella trincea (107) in modo da formare un percorso conduttivo diretto tra lo strato di interconnessione (103) e il corpo conduttivo (88, 90).
  9. 9. Metodo secondo la rivendicazione 8, comprendente inoltre le fasi di: - formare un secondo strato di passivazione (36) che si estende intorno alla e al di sopra della seconda regione di rivestimento (114); - formare un’apertura (46) nel secondo strato di passivazione (36) per consentire un’unione mediante filo (48) con la seconda regione di rivestimento (114).
  10. 10. Strato di ridistribuzione (82) per un circuito integrato (81), comprendente: - uno strato isolante (24, 26) che si estende sul circuito integrato (81); - distanziatori (86) che si estendono al di sopra di una superficie (26a) dello strato isolante (24, 26); - un corpo conduttivo (88, 90) che si estende al di sopra dei distanziatori (86), a contatto con i distanziatori (86); - una prima regione di rivestimento (92) che si estende intorno al e al di sopra del corpo conduttivo (88, 90), a contatto con il corpo conduttivo (88, 90), ad una distanza dai distanziatori (86) e ad una distanza (Hgap2) dalla superficie (26a) dello strato isolante (24, 26); - una seconda regione di rivestimento (94) che si estende intorno alla e al di sopra della prima regione di rivestimento (92), ed estendentesi tra la prima regione di rivestimento (92) e lo strato isolante (24, 26), sigillando completamente la prima regione di rivestimento (92).
  11. 11. Strato di ridistribuzione (82) secondo la rivendicazione 10, in cui una porzione della prima regione di rivestimento (92) che si estende intorno alle pareti laterali del corpo conduttivo (88, 90) ha una superficie (92a) rivolta direttamente verso la superficie (26a) dello strato isolante (24, 26), ad una distanza (Hgap2) dalla superficie (26a) dello strato isolante (24, 26) compresa tra 10 nm e 100 nm.
  12. 12. Strato di ridistribuzione (82) secondo la rivendicazione 10 o 11, in cui il corpo conduttivo (88, 90) comprende uno strato di rame, la prima regione di rivestimento (92) è realizzata in nichel e la seconda regione di rivestimento (94) è realizzata in palladio.
  13. 13. Strato di ridistribuzione (82) secondo una qualsiasi delle rivendicazioni da 10 a 12, in cui il circuito integrato (81) comprende uno strato di interconnessione (23) che si estende al di sotto dello strato isolante (24, 26), e in cui il corpo conduttivo (88, 90) si estende al di sotto della superficie (26a) dello strato isolante (24, 26), attraverso l’intera profondità dello strato isolante (24, 26), fino ad essere a contatto con lo strato di interconnessione (23).
  14. 14. Circuito integrato (81) includente uno strato di ridistribuzione (82) secondo una qualsiasi delle rivendicazioni da 10 a 13.
IT102018000007968A 2018-08-08 2018-08-08 Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione IT201800007968A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT102018000007968A IT201800007968A1 (it) 2018-08-08 2018-08-08 Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione
US16/535,029 US11469194B2 (en) 2018-08-08 2019-08-07 Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
US17/944,983 US20230005848A1 (en) 2018-08-08 2022-09-14 Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102018000007968A IT201800007968A1 (it) 2018-08-08 2018-08-08 Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione

Publications (1)

Publication Number Publication Date
IT201800007968A1 true IT201800007968A1 (it) 2020-02-08

Family

ID=63840952

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102018000007968A IT201800007968A1 (it) 2018-08-08 2018-08-08 Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione

Country Status (1)

Country Link
IT (1) IT201800007968A1 (it)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5145571A (en) * 1990-08-03 1992-09-08 Bipolar Integrated Technology, Inc. Gold interconnect with sidewall-spacers
US20050186772A1 (en) * 2004-02-03 2005-08-25 Axel Brintzinger Process for producing metallic interconnects and contact surfaces on electronic components
US20100109159A1 (en) * 2008-11-03 2010-05-06 Chih-Wen Ho Bumped chip with displacement of gold bumps
US7947592B2 (en) * 2007-12-14 2011-05-24 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
US20170221840A1 (en) * 2016-02-01 2017-08-03 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding device
US20180138076A1 (en) * 2016-11-17 2018-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure including air gap

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5145571A (en) * 1990-08-03 1992-09-08 Bipolar Integrated Technology, Inc. Gold interconnect with sidewall-spacers
US20050186772A1 (en) * 2004-02-03 2005-08-25 Axel Brintzinger Process for producing metallic interconnects and contact surfaces on electronic components
US7947592B2 (en) * 2007-12-14 2011-05-24 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
US20100109159A1 (en) * 2008-11-03 2010-05-06 Chih-Wen Ho Bumped chip with displacement of gold bumps
US20170221840A1 (en) * 2016-02-01 2017-08-03 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding device
US20180138076A1 (en) * 2016-11-17 2018-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure including air gap

Similar Documents

Publication Publication Date Title
KR102116060B1 (ko) 반도체 장치 및 그 제조방법
US9728451B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
US7732240B2 (en) Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
KR100989007B1 (ko) 반도체 디바이스
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
JP2006237594A (ja) 半導体装置及びその製造方法
DE102019117792B4 (de) Halbleitervorrichtung
KR20120068007A (ko) 반도체 기판들의 비아들 및 도전성 루팅층들
US9548280B2 (en) Solder pad for semiconductor device package
TWI583267B (zh) 單層球形柵格陣列基材製程方法
US20230005848A1 (en) Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
US8835227B2 (en) Semiconductor device fabrication method and semiconductor device
KR20100066970A (ko) 반도체 소자 및 이를 포함하는 시스템 인 패키지, 반도체 소자를 제조하는 방법
KR101349373B1 (ko) 반도체 소자 및 그 제조 방법
JP2014504032A5 (it)
IT201800007968A1 (it) Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione
IT201800007967A1 (it) Metodo di fabbricazione di uno strato di ridistribuzione, strato di ridistribuzione e circuito integrato includente lo strato di ridistribuzione
TWI588954B (zh) 晶片封裝體及其製造方法
US9281293B2 (en) Microelectronic packages having layered interconnect structures and methods for the manufacture thereof
JP5565272B2 (ja) 貫通電極基板
KR101034634B1 (ko) 비아 패턴 구조물 형성 방법 및 비아 패턴 구조물의 저항 측정 방법
CN105990285B (zh) 半导体结构与其制备方法
KR100617528B1 (ko) 반도체장치의 제조방법
US10424547B2 (en) Semiconductor device package and a method of manufacturing the same
US20100207272A1 (en) Semiconductor device including conductive element