DE102013108704B4 - Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung - Google Patents

Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung Download PDF

Info

Publication number
DE102013108704B4
DE102013108704B4 DE102013108704.3A DE102013108704A DE102013108704B4 DE 102013108704 B4 DE102013108704 B4 DE 102013108704B4 DE 102013108704 A DE102013108704 A DE 102013108704A DE 102013108704 B4 DE102013108704 B4 DE 102013108704B4
Authority
DE
Germany
Prior art keywords
electrically conductive
encapsulation material
over
conductive contact
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013108704.3A
Other languages
English (en)
Other versions
DE102013108704A1 (de
Inventor
Jörg Busch
Johann Gatterbauer
Bernhard Weidgans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013108704A1 publication Critical patent/DE102013108704A1/de
Application granted granted Critical
Publication of DE102013108704B4 publication Critical patent/DE102013108704B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03821—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03827—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05565—Only outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/056 - H01L2224/05691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/4869—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/48693—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a solid not provided for in groups H01L2224/486 - H01L2224/4869, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48869—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/4889—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/48893—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a solid not provided for in groups H01L2224/488 - H01L2224/4889, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Verfahren (400) zum Herstellen einer Metallpadstruktur eines Die, wobei das Verfahren Folgendes aufweist:Ausbilden eines Metallpads (104) zwischen Kapselungsmaterial (106) des Die und Aufbringen einer Über-Pad-Metallisierung (102) über einem Teil des Metallpads (104),wobei die Über-Pad-Metallisierung (102) und das Kapselungsmaterial (106) durch einen Spalt (112) voneinander getrennt sind (410); undAusbilden von zusätzlichem Material in dem Spalt (112), um mindestens einen Teil des Spalts (112) zu schließen (420), so dass das Metallpad (104) vor einem Angriff und/oder Korrosion abgeschirmt wird;wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials (106) haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.

Description

  • Verschiedene Ausführungsformen betreffen allgemein ein Verfahren zum Herstellen einer Metallpadstruktur eines Die, ein Verfahren zum Herstellen eines Bondpads eines Chips, eine Die-Anordnung und eine Chipanordnung.
  • Das Gold-Bonden (Au-Bonden) auf Aluminiumpads (Al-Pads) wird traditionellerweise als Zwischenverbindungen verwendet. Aluminiumpadmetallisierungen besitzen gute Eigenpassivierungseigenschaften. Bezüglich Hochtemperaturanforderungen jedoch, zum Beispiel Temperaturen über 150°C, können die Grenzflächen zu Gold zum Beispiel bezüglich Zuverlässigkeit aus Gründen wie etwa Ausbildung einer metallischen Phase und der Entstehung von Kirkendall-Löchern begrenzt sein. Es gibt zwei Hauptansätze, die von der Halbleiterindustrie verfolgt werden, um diese Zuverlässigkeitsbeschränkungen zu überwinden und die teure Alternative des Implementierens einer Au-Pad-Metallisierung zu vermeiden.
  • Zuerst kann Kupferdraht (Cu-Draht) auf Al-Pads angebracht werden, wodurch die Lebensdauer möglicherweise signifikant erhöht wird, falls die mechanische Auswirkung eines Drahtbondprozesses unter Kontrolle ist.
  • Zweitens kann eine Padverstärkungs-über-Pad-Metallisierung (OPM - Over Pad Metallization) zum Beispiel durch stromlose Abscheidung von beispielsweise Nickel-Phosphor (NiP) oder Palladium (Pd) oder Gold (Au) ausgeführt werden. Wie in 1 gezeigt, kann eine OPM 102, z.B. eine Palladium-OPM, zum Beispiel über einem Metallpad 104, zum Beispiel einem Al-Pad, aufgebracht werden. Eine OPM 102 kann eine zuverlässige Grenzfläche für Au-Drahtbonden bilden, kann aber auch für Aluminium- oder Kupferzwischenverbindungen verwendet werden. Ein optionales Au-Flash als Pad-Finish kann die Padrobustheit gegenüber Oxidation vergrößern. Ein Vorzug des stromlosen Plattierens für OPM ist, dass das Metallaufwachsen nur auf der Padmetallisierung 104, z.B. auf der Umverdrahtungsschicht (RDL - Redistribution Layer), ausgeführt werden kann. Da es keine Reaktion mit isolierenden Materialien 106 wie etwa Polyimid- oder Passivierungsschichten geben kann, kann es folglich keine Haftung der OPM an Seitenwänden 108 geben. Nach der Plattierung, z.B. der stromlosen Plattierung, besteht möglicherweise ein unendlich kleiner Spalt 112 entlang dieser Seitenwände, was akzeptabel sein könnte. Wenn jedoch eine Wärmebehandlung angewendet wird, z.B. während eines Data Retention Bake (Überprüfung der Datenhaltungsfähigkeit) kann die amorphe abgeschiedene NiP-Schicht bei etwa 350°C kristallisieren und kann ein Schrumpfen der NiP-Schicht, d.h. der OPM-Schicht, und/oder eine Änderung bei der Gestalt des Imids verursachen, was den Spalt an Seitenwänden vergrößern kann. Der vergrößerte breitere Spalt 112 eröffnet einen Pfad für nachfolgende Prozessschritte, z.B. Au-Flash, was die Grenzfläche des Metallpads, z.B. des Al-Pad und der NiP-Schicht, kontaktierten kann. Danach können diese Grenzflächen angegriffen werden, da der Spalt zwischen der OPM und der Imid/Passivierung einen korrosiven Angriff ermöglichen kann. Zudem kann für Packages mit offenem Hohlraum, z.B. Kapselungsprozesse für einen isolierten Chip, ein Chip durch ein Gel bedeckt werden, z.B. ein Kapselungsmaterial, und ein Spalt kann zu Korrosion in gefährlichen Umgebungen führen. Alternative OPM-Anordnungen sind in 2 und 3 gezeigt.
  • US 2011 / 0 198 751 A1 offenbart eine Halbleiterbauelementstruktur mit einem Halbleiterchip, der ein Bondpad mit einer Passivierungsschicht aufweist, die einen Teil des Bondpads umgibt. Das Bondpad kann über einem Nickelkontakt, der von der Passivierungsschicht umgeben ist, gebildet werden. Ein Spalt zwischen dem Nickelkontakt und der Passivierungsschicht ist mittels einer Palladiumschicht geschlossen. US 2011 / 0 272 819 A1 offenbart ein Wafer-Level-Package, das aufweist eine Umleitungsstruktur und eine Verkapselung, in welcher ein Loch eingebracht ist. In dem Loch kann eine externer Anschlussklemme angeordnet sein. Um die Stabilität der externen Anschlussklemme innerhalb des Loches zu erhöhen, kann eine zweite Verkapselungsschicht, die wasserdampfdurchlässig sein kann, einen Bereich zwischen der ersten Verkapselungsschicht und der externen Anschlussklemme ausfüllen.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Herstellen einer Metallpadstruktur eines Die bereit, wobei das Verfahren Folgendes beinhaltet: Ausbilden eines Metallpads zwischen Kapselungsmaterial des Die und Aufbringen einer Über-Pad-Metallisierung über einem Teil des Metallpads, wobei die Über-Pad-Metallisierung und das Kapselungsmaterial durch einen Spalt voneinander getrennt sind; und Ausbilden von zusätzlichem Material in dem Spalt, um mindestens einen Teil des Spalts zu schließen, so dass das Metallpad vor einem Angriff und/oder Korrosion abgeschirmt wird; wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin: Abscheiden des Kapselungsmaterials über einem elektrisch leitenden Abschnitt des Die; Ausbilden einer Öffnung in dem Kapselungsmaterial, die mindestens einen Teil des elektrisch leitenden Abschnitts exponiert; und Ausbilden des Metallpads über dem durch das Öffnen in dem Kapselungsmaterial exponierten Teil des elektrisch leitenden Abschnitts.
  • Gemäß einer Ausführungsform umfasst das Ausbilden einer Öffnung im Kapselungsmaterial, die mindestens einen Teil des elektrisch leitenden Abschnitts exponiert, das selektive Entfernen des Kapselungsmaterials von einem Teil des elektrisch leitenden Abschnitts, so dass ein Teil des elektrisch leitenden Abschnitts von dem Kapselungsmaterial frei ist.
  • Gemäß einer Ausführungsform umfasst das Ausbilden einer Öffnung in dem Kapselungsmaterial, die mindestens einen Teil des elektrisch leitenden Abschnitts exponiert, das Exponieren eines Teils des elektrisch leitenden Abschnitts durch Entfernen des Kapselungsmaterials von dem Teil des elektrisch leitenden Abschnitts.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin: Abscheiden des Kapselungsmaterials über einem elektrisch leitenden Kontakt des Die; Ausbilden einer Öffnung in dem Kapselungsmaterial, die mindestens einen Teil des elektrisch leitenden Kontakts exponiert; und Ausbilden des Metallpads über dem durch das Öffnen in dem Kapselungsmaterial exponierten Teil des elektrisch leitenden Kontakts.
  • Gemäß einer Ausführungsform beinhaltet das Abscheiden des Kapselungsmaterials über einem elektrisch leitenden Kontakt des Die das Abscheiden von Kapselungsmaterial über einer elektrisch leitenden Umverdrahtungsschicht des Die.
  • Gemäß einer Ausführungsform umfasst das Ausbilden einer Öffnung in dem Kapselungsmaterial, die mindestens einen Teil des elektrisch leitenden Abschnitts exponiert, das selektive Entfernen des Kapselungsmaterials von einem Teil des elektrisch leitenden Kontakts, so dass ein Teil des elektrisch leitenden Kontakts von dem Kapselungsmaterial frei ist.
  • Gemäß einer Ausführungsform umfasst das Ausbilden einer Öffnung in dem Kapselungsmaterial, die mindestens einen Teil des elektrisch leitenden Abschnitts exponiert, das Exponieren eines Teils des elektrisch leitenden Kontakts durch Entfernen des Kapselungsmaterials von dem Teil des elektrisch leitenden Kontakts.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin: Abscheiden des Kapselungsmaterials über einem einen elektrisch leitenden Kontakt umfassenden Die; selektives Entfernen eines Abschnitts des Kapselungsmaterials, um mindestens einen Teil des elektrisch leitenden Kontakts zu exponieren; und Ausbilden des Metallpads über dem durch das selektive Entfernen des Abschnitts des Kapselungsmaterials exponierten Teil des elektrisch leitenden Kontakts.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin: Abscheiden von Passivierungsmaterial über einem einen elektrisch leitenden Kontakt umfassenden Die; Abscheiden des Kapselungsmaterials über dem Passivierungsmaterial; selektives Entfernen eines Abschnitts des Passivierungsmaterials und des Kapselungsmaterials, so dass ein Teil des elektrisch leitenden Kontakts exponiert wird; und Ausbilden des Metallpads über dem durch das selektive Entfernen des Passivierungsmaterials und des Kapselungsmaterials exponierten Teil des elektrisch leitenden Kontakts.
  • Gemäß einer Ausführungsform umfasst das Ausbilden eines Metallpads zwischen dem Kapselungsmaterial des Die das Abscheiden eines Metallpads zwischen dem Kapselungsmaterial des Die durch mindestens ein Abscheidungsverfahren aus der folgenden Gruppe von Abscheidungsverfahren, wobei die Gruppe aus stromlosem Plattieren, Elektroplattieren, galvanischer Abscheidung, Sputtern, Aufdampfen besteht.
  • Gemäß einer Ausführungsform sind das Metallpad und das Kapselungsmaterial voneinander durch einen Spalt im Bereich von etwa 10 nm bis etwa 500 nm getrennt.
  • Gemäß einer Ausführungsform enthält das zusätzliche Material mindestens ein elektrisch isolierendes Material aus der Gruppe von elektrisch isolierenden Materialien, wobei die Gruppe von elektrisch isolierenden Materialien aus Epoxid, organischem Polymer, anorganischem Polymer, Polyimid, einem kohlenstoffbasierten Material besteht.
  • Gemäß einer Ausführungsform beinhaltet das Ausbilden des zusätzlichen Materials in dem Spalt das Ausbilden des zusätzlichen Materials in dem Spalt durch mindestens ein Abscheidungsverfahren aus der folgenden Gruppe von Abscheidungsverfahren, wobei die Gruppe aus Sprühen, Abscheidung aus der Dampfphase, Aufschleudern, Tauchbeschichten, chemischer Abscheidung aus der Dampfphase, plasmaunterstützter chemischer Abscheidung aus der Dampfphase, Atomlagenabscheidung, stromlosem Plattieren, Elektroplattieren besteht.
  • Gemäß einer Ausführungsform beinhaltet das Ausbilden des zusätzlichen Materials in dem Spalt, um mindestens einen Teil des Spalts zu schließen, das mindestens teilweise Füllen des Spalts mit dem zusätzlichen Material.
  • Gemäß einer Ausführungsform beinhaltet das Metallpad eine Dicke im Bereich von etwa 200 nm bis etwa 20 µm.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Herstellen eines Bondpads eines Chips bereit, wobei das Verfahren Folgendes beinhaltet: Ausbilden von Kapselungsmaterial über einem einen elektrisch leitenden Kontakt umfassenden Chip; selektives Entfernen eines Abschnitts des Kapselungsmaterials, um mindestens einen Teil des elektrisch leitenden Kontakts zu exponieren; Ausbilden eines Bondpads über dem durch das selektive Entfernen des Abschnitts des Kapselungsmaterials exponierten Teil des elektrisch leitenden Kontakts, indem eine Über-Pad-Metallisierung über einem Teil des elektrisch leitenden Kontakts ausgebildet wird und wobei die Über-Pad-Metallisierung des Bondpads und das Kapselungsmaterial durch einen Spalt voneinander getrennt sind; und Ausbilden zusätzlichen Materials in dem Spalt, um mindestens einen Teil des Spalts zu schließen, so dass der elektrisch leitende Kontakt vor einem Angriff und/oder Korrosion abgeschirmt wird, wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.
  • Verschiedene Ausführungsformen stellen eine Die-Anordnung bereit, die Folgendes enthält: einen Die, der ein zwischen dem Kapselungsmaterial des Die ausgebildetes Metallpad und eine über einem Teil des Metallpads aufgebrachte Über-Pad-Metallisierung umfasst, wobei die Über-Pad-Metallisierung und das Kapselungsmaterial durch einen Spalt voneinander getrennt sind; und in dem Spalt ausgebildetes zusätzliches Material, um mindestens einen Teil des Spalts zu schließen, so dass das Metallpad vor einem Angriff und/oder Korrosion abgeschirmt wird, wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.
  • Verschiedene Ausführungsformen stellen eine Chipanordnung bereit, die Folgendes enthält: einen Chip, der einen elektrisch leitenden Kontakt umfasst; Kapselungsmaterial, das über dem Chip ausgebildet ist; eine in dem Kapselungsmaterial ausgebildete Öffnung, die mindestens einen Teil des elektrisch leitenden Kontakts exponiert, ein über dem exponierten Teil des elektrisch leitenden Kontakts ausgebildetes Bondpad, wobei das Bondpad eine Über-Pad-Metallisierung aufweist, die über einem Teil des elektrisch leitenden Kontakts ausgebildet ist, und wobei das die Über-Pad-Metallisierung des Bondpads und das Kapselungsmaterial durch einen Spalt voneinander getrennt sind; und zusätzliches Material in dem Spalt, um mindestens einen Teil des Spalts zu schließen, so dass der elektrisch leitende Kontakt vor einem Angriff und/oder Korrosion abgeschirmt wird, wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein in den verschiedenen Ansichten auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen allgemein das Darstellen der Prinzipien der Erfindung betont wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben. Es zeigen:
    • 1 ein Metallpad eines unter Verwendung eines Verhältnis-Imid-Prozesses hergestellten Chips;
    • 2 ein Metallpad eines unter Verwendung eines Nicht-Verhältnis- Imid-Prozesses hergestellten Chips;
    • 3 ein Metallpad eines unter Verwendung eines ProCoat-Prozesses hergestellten Chips;
    • 4 ein Verfahren zum Herstellen einer Metallpadstruktur eines Die gemäß einer Ausführungsform;
    • 5A bis 5F ein Verfahren zum Herstellen einer Metallpadstruktur eines Die gemäß einer Ausführungsform;
    • 6 ein Verfahren zum Herstellen eines Bondpads eines Chips gemäß einer Ausführungsform; und
    • 7 eine Die-Anordnung gemäß einer Ausführungsform.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen zeigen, wie die Erfindung praktiziert werden kann.
  • Das Wort „beispielhaft“ wird hier verwendet, um „als ein Beispiel, eine Instanz oder eine Darstellung dienend“ zu bedeuten. Jede Ausführungsform oder jedes Design, das hierin als „beispielhaft“ beschrieben wird, ist nicht notwendigerweise als gegenüber anderen Ausführungsformen oder Designs bevorzugt oder vorteilhaft auszulegen.
  • Das Wort „über“, das bezüglich eines „über“ einer Seite oder Oberfläche ausgebildeten abgeschiedenen Materials verwendet wird, kann hierin verwendet werden, um zu bedeuten, dass das abgeschiedene Material „direkt auf“, z.B. in direktem Kontakt mit, der implizierten Seite oder Oberfläche ausgebildet werden kann. Das Wort „über“, das bezüglich eines „über“ einer Seite oder Oberfläche ausgebildeten abgeschiedenen Materials verwendet wird, kann hierin verwendet werden, um zu bedeuten, dass das abgeschiedene Material „indirekt auf“ der implizierten Seite oder Oberfläche ausgebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sein können.
  • Verschiedene Ausführungsformen liefern ein Verfahren zum Schließen eines Spalts, z.B. eines zwischen einer Metallpadstruktur und Isolation ausgebildeten Spalts. Das Verfahren gemäß verschiedener Ausführungsformen kann zusätzliche Lithographieschichten und/oder -schritte vermeiden.
  • 4 zeigt ein Verfahren 400 zum Herstellen einer Metallpadstruktur eines Die. Das Verfahren 400 kann Folgendes beinhalten:
    • Ausbilden eines Metallpads zwischen Kapselungsmaterial des Die, wobei das Metallpad und das Kapselungsmaterial durch einen Spalt voneinander getrennt sind (in 410); und
    • Ausbilden von zusätzlichem Material in dem Spalt, um mindestens einen Teil des Spalts zu verengen (in 420).
  • 5 zeigt ein Verfahren 500 zum Herstellen einer Metallpadstruktur eines Die.
  • Im Prozess 510 des Verfahrens 500 kann das Passivierungsmaterial 514 über einem Die 516 abgeschieden werden, der einen elektrisch leitenden Kontakt 504 enthält. Der Die 516 kann einen Halbleiterchip enthalten, z.B. einen Halbleiterchip, der eine integrierte Schaltung enthält, mit einem oder mehreren Sensoren, z.B. einem oder mehreren Controllern, z.B. einem oder mehreren Transistoren. Der Die 516 kann einen Halbleiterchip enthalten, der eine oder mehrere über und/oder innerhalb mindestens eines Teils eines Wafersubstrats ausgebildete Elektronikkomponenten enthalten kann. Das Wafersubstrat kann verschiedene Materialien enthalten, z.B. ein Halbleitermaterial. Das Wafersubstrat kann mindestens eines aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe von Materialien aus Silizium, Germanium, Gruppe-III-bis-V-Materialien, Polymeren, dotiertem oder undotiertem Silizium, einem Silizium-auf-Isolator-Wafer (SOI-Wafer), einem Halbleiterverbindungsmaterial, z.B. Galliumarsenid (GaAs), z.B. Indiumphosphid (InP), einem quaternären Halbleiterverbindungsmaterial, z.B. Indiumgalliumarsenid (InGaAs) besteht.
  • Der elektrisch leitende Kontakt 504 kann als ein elektrisch leitendes Kontaktpad bezeichnet werden und kann beispielsweise über eine Vorderseite 524 oder Rückseite (nicht gezeigt) des Die 516 ausgebildet werden. Es ist zu verstehen, dass sich die Vorderseite 524 auf eine Seite des Chips beziehen kann, die in der Regel ein oder mehrere Kontaktpads oder elektrische Kontakte tragen kann, wobei die Bondingpads oder elektrischen Kontakte angebracht sein können; oder wo es die Seite des Chips ist, die meist von Metallisierungsschichten bedeckt ist, beispielsweise bezüglich von Logikbauelementen. Der elektrisch leitende Kontakt 504 kann elektrisch mit einer oder mehreren innerhalb des Die 516 ausgebildeten elektrischen Schaltungen und/oder Komponenten verbunden sein und kann zum Bereitstellen eines externen Verbindungspads (beispielsweise auf einer Die-Vorderseite oder Rückseite) dienen, um elektrische Leistung zu liefern, um die elektrischen Schaltungen elektrisch zu aktivieren. Beispielsweise kann der elektrisch leitende Kontakt 504 mit Hilfe verdrahteter Verbindungen, z.B. Bonddrähten, elektrisch mit einem anderen Die und/oder oder einer Leiterplatte verbunden sein, elektrisch mit einem elektrisch leitenden Kontakt 504 verbunden sein und/oder daran haften. Der elektrisch leitende Kontakt 504 kann mindestens ein Material, Element oder eine Legierung aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe aus Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink, Nickel, Eisen besteht. Der elektrisch leitende Kontakt 504 kann mindestens Teil einer elektrisch leitenden Umverdrahtungsschicht des Die enthalten. Der elektrisch leitende Kontakt 504 kann eine elektrisch leitende Umverdrahtungsschicht des Die enthalten.
  • Das Passivierungsmaterial 514 kann mindestens ein Material aus der folgenden Gruppe von Materialien beinhalten, wobei die Gruppe aus Siliziumoxid (SiO), Siliziumdioxid (SiO2), Siliziumnitrid (Si3N4), Siliziumcarbid (SiC) besteht. Das Passivierungsmaterial 514 kann durch mindestens ein Verfahren aus der folgenden Gruppe von Abscheidungsverfahren abgeschieden werden, wobei die Gruppe aus Dampfphasenabscheidung, Verdampfung, Sputtern, chemischer Abscheidung aus der Dampfphase besteht. Das Passivierungsmaterial 514 kann eine Dicke im Bereich von etwa 40 nm bis etwa 1000 nm, z.B. von etwa 50 nm bis etwa 800 nm, z.B. von etwa 100 nm bis etwa 500 nm, aufweisen. Das Passivierungsmaterial 514 kann über einer Oberseite des elektrisch leitenden Kontakts 504 und über einer oder mehreren Seitenwänden des elektrisch leitenden Kontakts ausgebildet werden. Mit anderen Worten kann das Passivierungsmaterial 514 den elektrisch leitenden Kontakt wesentlich bedecken.
  • Im Prozess 520 des Verfahrens 500 kann Kapselungsmaterial 506 über dem Passivierungsmaterial 514 abgeschieden werden. Das Kapselungsmaterial 506 kann mindestens ein Material aus der folgenden Gruppe von Materialien enthalten, wobei die Gruppe aus Polyimid, Epoxid, Polymeren, Siliziumdioxid, Siliziumnitrid besteht. Das Kapselungsmaterial 506 kann so gewählt werden (beispielsweise das ursprüngliche Polyimid), dass es eine geeignete Chipoberfläche und/oder eine geeignete Chippackageoberfläche bereitstellt, um das Package betreffende Anforderungen zu erfüllen, z.B. eine gute Haftung an einer Vergussmasse. Das Kapselungsmaterial 506 kann eine Dicke im Bereich von etwa 5 µm bis etwa 15 µm aufweisen.
  • Im Prozess 530 des Verfahrens 500 kann der Abschnitt 518 des Passivierungsmaterials 514 und des Kapselungsmaterials 506 selektiv entfernt werden, so dass ein Teil 522 des elektrisch leitenden Kontakts 504 von Passivierungsmaterial 514 und Kapselungsmaterial 506 befreit werden kann. Mit anderen Worten kann eine Öffnung in dem Kapselungsmaterial 506 und dem Passivierungsmaterial 514 ausgebildet werden, wobei die Öffnung mindestens einen Teil des elektrisch leitenden Kontakts 504 exponiert.
  • Falls über dem Die 516 kein Passivierungsmaterial 514 abgeschieden wird, kann das Kapselungsmaterial 506 z.B. direkt auf dem elektrisch leitenden Kontakt 504 des Die 516 abgeschieden werden und mindestens ein Teil des elektrisch leitenden Kontakts 504 kann exponiert und/oder von Kapselungsmaterial 506 befreit werden, indem eine Öffnung im Kapselungsmaterial 506 ausgebildet wird. Mit anderen Worten kann das Kapselungsmaterial 506 über einem elektrisch leitenden Abschnitt des Die 516 abgeschieden werden, z.B. einer elektrisch leitenden Umverdrahtungsschicht; und mindestens ein Teil 522 des elektrisch leitenden Kontakts 504 kann exponiert und/oder von dem Kapselungsmaterial 506 befreit werden, indem eine Öffnung in dem Kapselungsmaterial 506 ausgebildet wird. Ein Teil 522 des elektrisch leitenden Kontakts 504 kann von dem Kapselungsmaterial 506 und/oder dem Passivierungsmaterial 514 frei sein, und ein weiterer Teil 523 des elektrisch leitenden Kontakts 504 kann von einem Kapselungsmaterial 506 und/oder Passivierungsmaterial 514 bedeckt sein. Der Teil 522 des elektrisch leitenden Kontakts 504 kann eine Länge im Bereich von etwa 2 µm bis etwa 1000 µm aufweisen.
  • Das Kapselungsmaterial 506 kann über einen Lithographie- bzw. Entwicklungsprozess entfernt werden.
  • Das Passivierungsmaterial 514 kann in einem einzelnen Prozess unter Verwendung von chemischem Ätzen und/oder Plasmaätzen entweder durch separate Lithographie oder durch den Einsatz einer Struktur aus Kapselungsmaterial 506 selektiv geätzt werden. Gemäß weiterer Ausführungsformen kann das Passivierungsmaterial 506 unter Einsatz reaktiver Chemien, z.B. Fluor oder Chlor, selektiv entfernt werden.
  • Im Prozess 540 des Verfahrens 500 kann das Metallpad 502 über dem Teil 522 (ein elektrisch leitender Abschnitt) des elektrisch leitenden Kontakts 504 ausgebildet werden, der frei von Passivierungsmaterial 514 und Kapselungsmaterial 506 sein kann. Mit anderen Worten kann das Metallpad 502 über dem Teil 522 ausgebildet werden, der aufgrund des selektiven Entfernens des Passivierungsmaterials 514 und des Kapselungsmaterials 506 exponiert worden sein kann. Das selektive Entfernen von Passivierungsmaterial 514 und Kapselungsmaterial 506 kann durch Ausbilden einer Öffnung in dem und/oder durch das Passivierungsmaterial 514 und das Kapselungsmaterial 506 ausgebildet worden sein. Das Metallpad 502 kann eine Dicke im Bereich von etwa 200 nm bis etwa 20 µm, z.B. von etwa 500 nm bis etwa 10 µm, z.B. von etwa 1 µm bis etwa 5 µm, aufweisen. Das Metallpad 502 kann eine Über-Pad-Metallisierungsschicht (OPM-Schicht) enthalten.
  • Das Metallpad 502 kann über dem Teil 522 des elektrisch leitenden Kontakts 504 zwischen Kapselungsmaterial 506 ausgebildet werden. Das Metallpad 502 kann zwischen dem Kapselungsmaterial 506 des Die 516 ausgebildet werden, wobei das Metallpad 502 und das Kapselungsmaterial 506 durch den Spalt 512 voneinander getrennt sein können. Der Spalt 512 kann einen oder mehrere Spalte 512 enthalten, die Räume zwischen dem Metallpad 502 und dem Kapselungsmaterial 506 sind. Das Ausbilden des Metallpads 502 zwischen dem Kapselungsmaterial 506 des Die 516 kann das Abscheiden des Metallpads 502 zwischen dem Kapselungsmaterial 506 des Die 516 durch mindestens ein Abscheidungsverfahren aus der folgenden Gruppe von Abscheidungsverfahren beinhalten, wobei die Gruppe aus stromlosem Plattieren, Elektroplattieren, galvanischer Abscheidung, Sputtern, Aufdampfen besteht. Beispielsweise kann das Kapselungsmaterial 506 als eine Maske für das Metallpad 502 (OPM), dienen, z.B. eine Plattierungsmaske für die OPM 502. Mit anderen Worten kann das Metallpad 502 gemäß den Konturen der Seitenwände 508 des Kapselungsmaterials ausgebildet werden. Das Metallpad 502 kann jedoch möglicherweise nicht auf Seitenwände 508 plattiert werden.
  • Das Metallpad 502 und das Kapselungsmaterial 506 können durch einen Spalt 512, z.B. einen Raum, im Bereich zwischen etwa 10 nm und etwa 500 nm, z.B. etwa 15 nm bis etwa 400 nm, z.B. etwa 20 nm bis etwa 300 nm, voneinander getrennt sein.
  • Das Verfahren 500 kann deshalb das Abscheiden von Kapselungsmaterial 506 über dem Die 516 einschließlich dem elektrisch leitenden Kontakt 504; das selektive Entfernen eines Abschnitts des Kapselungsmaterials 506, um den Teil 522 des elektrisch leitenden Kontakts 504 zu exponieren; und das Ausbilden des Metallpads 502 über dem Teil 522 des elektrisch leitenden Kontakts 504 beinhalten.
  • Im Prozess 550 des Verfahrens 500 kann zusätzliches Material 526 in dem Spalt 512 ausgebildet werden, um mindestens einen Teil des Spalts 512 zu verengen. Lediglich zur beispielhaften Veranschaulichung kann das Ausbilden von zusätzlichem Material 526 im Spalt 512, um mindestens einen Teil des Spalts 512 zu verengen, das Ausbilden eines elektrisch leitenden Materials im Spalt 512 beinhalten. Zusätzliche Materialien 526 können mindestens ein elektrisch leitendes Material aus der Gruppe von elektrisch leitenden Materialien beinhalten, wobei die Gruppe aus elektrisch leitenden Materialien aus Palladium, Silber, Platin, Gold besteht. Das zusätzliche Material 526 kann ein Edelmetall enthalten. Gemäß anderer Ausführungsformen kann das Ausbilden von zusätzlichem Material 526 im Spalt 512, um mindestens einen Teil des Spalts 512 zu verengen, das Ausbilden eines elektrisch isolierenden Materials im Spalt beinhalten. Das zusätzliche Material 526 kann mindestens ein elektrisch isolierendes Material aus der Gruppe von elektrisch isolierenden Materialien beinhalten, wobei die Gruppe aus elektrisch isolierenden Materialien aus Epoxid, organischem Polymer, anorganischem Polymer, Polyimid, einem kohlenstoffbasierten Material besteht. Das zusätzliche Material 526 kann unter Berücksichtigung des Wärmeausdehnungskoeffizienten (CTE - Coefficient of Thermal Expansion) bezüglich des Kapselungsmaterials 506 und des Metallpads 502 gewählt werden. Das zusätzliche Material 526 kann eine dünne Isolierschicht enthalten, z.B. eine elektrisch isolierende und/oder thermisch leitende Schicht, die sowohl an dem Kapselungsmaterial 506, z.B. Polyimid (Imid), als auf dem Metallpad 502 haften kann. Deshalb wird der Spalt 512 geschlossen. Mit anderen Worten kann das zusätzliche Material 526 einen Pfropfen oder Stopfen innerhalb des Spalts 512 derart ausbilden, dass der elektrisch leitende Kontakt 504 vor einem externen Angriff, z.B. vor korrodierenden Chemikalien, abgeschirmt werden kann.
  • Das Ausbilden des zusätzlichen Materials 526 im Spalt 512 kann das Ausbilden des zusätzlichem Materials 526 im Spalt 512 durch mindestens ein Abscheidungsverfahren aus der folgenden Gruppe von Abscheidungsverfahren beinhalten, wobei die Gruppe aus Sprühen, Abscheidung aus der Dampfphase, Aufschleudern, Tauchbeschichten, chemischer Abscheidung aus der Dampfphase, plasmaunterstützter chemischer Abscheidung aus der Dampfphase, Atomlagenabscheidung, stromlosem Plattieren, Elektroplattieren besteht. Das zusätzliche Material 526 kann eine Flüssigkeit oder einen Dampf enthalten. Das zusätzliche Material 526 kann im Spalt 512 durch einen Kapillareffekt ausgebildet werden, der zusätzliches Material 526 in den Spalt 512 zieht. Das Ausbilden des zusätzlichen Materials 526 im Spalt 512, um mindestens einen Teil des Spalts 512 zu verengen, kann das mindestens teilweise Füllen des Spalts mit dem zusätzlichen Material 526 beinhalten. Das Ausbilden des zusätzlichen Materials 526 im Spalt 512, um mindestens einen Teil des Spalts 512 zu schließen, kann das Haften des zusätzlichen Materials 526 an einer oder mehreren Seitenwänden 508 des Kapselungsmaterials 506 und/oder an einer oder mehreren Seitenwänden 507 des Metallpads 502 beinhalten. Das Ausbilden des zusätzlichen Materials 526 im Spalt 512, um mindestens einen Teil des Spalts 512 zu schließen, kann das Haften des zusätzlichen Materials 526 an einem Teil der Seitenwände 508 des Kapselungsmaterials 506 und/oder an einem Teil der Seitenwände 507 des Metallpads 502 beinhalten. Weiterhin kann das Ausbilden des zusätzlichen Materials 526 im Spalt 512, um mindestens einen Teil des Spalts 512 zu schließen, das Ausbilden des zusätzlichen Materials 526 über mindestens einen Abschnitt des Teils 522 des elektrisch leitenden Kontakts 504 beinhalten. Weiterhin kann das zusätzliche Material 526 über dem Metallpad 502, z.B. über einer Oberfläche 528 des Metallpads 502, und/oder über den Kapselungsmaterialseiten, z.B. Kapselungsmaterialoberseiten 532, und über dem Metallpad 502 ausgebildet sein. Das zusätzliche Material 526 kann einem Finalisierungsprozess unterzogen werden, z.B. Erhitzen und/oder Härten und/oder Ausheizen, was optional das zusätzliche Material 526 verfestigt und/oder das zusätzliche Material 526 innerhalb des Spalts 512 anhaftet.
  • Im Prozess 560 des Verfahrens 500 können ein oder mehrere Abschnitte des zusätzlichen Materials 526 entfernt werden. Beispielsweise können über der Oberfläche 528 des Metallpads 502 ausgebildete Abschnitte des zusätzlichen Materials 526 entfernt werden. Beispielsweise können über der Kapselungsmaterialseite, z.B. der Kapselungsmaterialoberseite 532, ausgebildete Abschnitte des zusätzlichen Materials 526 entfernt werden. Mit anderen Worten verbleibt möglicherweise nur im Spalt 512 ausgebildetes zusätzliches Material 526. Beispielsweise kann das zusätzliche Material 526 über den Seitenwänden 508 des Kapselungsmaterials 506 und/oder zwischen den Seitenwänden 508 und dem Metallpad 502 und/oder über Seitenwänden 507 des Metallpads 502 und/oder über dem elektrisch leitenden Kontakt 504 zurückbleiben. Ein oder mehrere Abschnitte des zusätzlichen Materials 526 können beispielsweise durch einen Ätzprozess entfernt werden. Zudem kann ein nachfolgender Ätzprozess ausgeführt werden, um die Pads zu reinigen, z.B. die Oberseite 528 des Metallpads 502, um eine gute Bondfähigkeit sicherzustellen, z.B. ein gutes Bonden von Drähten an dem Metallpad 502.
  • Gemäß verschiedener anderer Ausführungsformen kann das Metallpad 502 ein Bondpad eines Chips enthalten. Verschiedene Ausführungsformen stellen das Verfahren 600 zum Herstellen des Bondpads 502 des Chips 516 bereit. In Verbindung mit den 5A bis 5F kann das Verfahren 600 Folgendes beinhalten: Ausbilden des Kapselungsmaterials 506 über dem Chip 516 einschließlich dem elektrisch leitenden Kontakt 504 (in 610); selektives Entfernen eines Abschnitts des Kapselungsmaterials 506, um mindestens den Teil 522 des elektrisch leitenden Kontakts 504 zu exponieren (in 620); Ausbilden des Bondpads 502 über dem Teil 522 des elektrisch leitenden Kontakts 504, durch selektives Entfernen des Abschnitts des Kapselungsmaterials 506 exponiert, wobei das Bondpad 502 und das Kapselungsmaterial 506 durch den Spalt 512 voneinander getrennt sein können (in 630); und Ausbilden des zusätzlichen Materials 526 im Spalt 512, um mindestens einen Teil des Spalts 512 zu verengen (in 640).
  • Es versteht sich, dass verschiedene Ausführungsformen eine Die-Anordnung bereitstellen können, z.B. wie in 5E (570), 5F (580) und 7 (710) gezeigt. Die Die-Anordnung, z.B. 710, z.B. 570, z.B. 580, kann Folgendes enthalten: einen Die 516, z.B. einen Halbleiterchip, einschließlich eines zwischen dem Kapselungsmaterial 506 des Die 516 ausgebildeten Metallpads 502, wobei das Metallpad 502 und das Kapselungslungsmaterial 506 durch einen Spalt 512 voneinander getrennt sein können; und zusätzliches Material 526, das im Spalt 512 ausgebildet ist, um mindestens einen Teil des Spalts 512 zu schließen.
  • Es versteht sich, dass verschiedene Ausführungsformen eine Chipanordnung bereitstellen können, z.B. wie in 5E (570) und 5F (580) gezeigt. Die Chipanordnung z.B. 570, z.B. 580, kann einen elektrisch leitenden Kontakt 504; das über dem Chip 506 ausgebildete Kapselungsmaterial 506; eine in dem Kapselungsmaterial 506 ausgebildete Öffnung, die mindestens einen Teil des elektrisch leitenden Kontakts 504 exponiert; das über dem exponierten Teil 522 des elektrisch leitenden Kontakts 504 ausgebildete Bondpad 502, wobei das Bondpad 502 und das Kapselungsmaterial 506 durch den Spalt 512 voneinander getrennt sein können; und das zusätzliche Material 526 im Spalt 512, um mindestens einen Teil des Spalts 512 zu schließen, enthalten.
  • Verschiedene Ausführungsformen liefern ein Verfahren, das das Kombinieren eines spaltfreien Konzepts für Nicht-Verhältnis- und Verhältnis-Imid-Prozesse zum Schließen eines Spalts 512 beinhalten können. Weiterhin werden möglicherweise keine zusätzlichen Lithographieschichten benötigt und deshalb können die Kosten moderat gehalten werden.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Füllen des Spalts 512 bereit, wobei eine isolierende und adhäsive Kappenschicht, z.B. das zusätzliche Material 526, ohne eine zusätzliche Lithographieschicht strukturiert werden kann, um den Spalt 512 zu füllen. Weiterhin können wohlbekanntes Packagematerialien und/oder Grenzflächen zum Bonden und Ausformen relativ unverändert bleiben. Unter der Annahme einer guten Verarbeitbarkeit des zusätzlichen Materials 526, das eine Haftschicht enthalten kann, das heißt, es kann Hafteigenschaften zum Füllen des Spalts 512 aufweisen, können bekannte Materialien, z.B. mit der Halbleiterfabrikation kompatible Materialien, z.B. Polyimid, z.B. kohlenstoffbasierte Materialien, z.B. organische Lösungen, verwendet werden.
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Schützen von Chipkomponenten vor einem Angriff und/oder Korrosion bereit. Umverdrahtungsschichten, z.B. nickelbasierte Umverdrahtungsschichten und/oder elektrisch leitende Kontakte 504, können für Korrosion extrem anfällig sein.
  • Es versteht sich, dass die Verfahren 400, 500 und 600 auch in Lötanwendungen angewendet werden können, z.B. Flip-Chip-Bonden, z.B. embedded Wafer Level Packages, z.B. eWLB, wobei das Metallpad 502 zum Beispiel Lothöcker und/oder Lotlegierung und/oder Lotkugeln enthalten kann. Die Verfahren 400 und 500 können auch eine Anwendung für die Fine Pitch Bonding-Technologie sein, wobei enge Spalte gefüllt werden können.

Claims (19)

  1. Verfahren (400) zum Herstellen einer Metallpadstruktur eines Die, wobei das Verfahren Folgendes aufweist: Ausbilden eines Metallpads (104) zwischen Kapselungsmaterial (106) des Die und Aufbringen einer Über-Pad-Metallisierung (102) über einem Teil des Metallpads (104), wobei die Über-Pad-Metallisierung (102) und das Kapselungsmaterial (106) durch einen Spalt (112) voneinander getrennt sind (410); und Ausbilden von zusätzlichem Material in dem Spalt (112), um mindestens einen Teil des Spalts (112) zu schließen (420), so dass das Metallpad (104) vor einem Angriff und/oder Korrosion abgeschirmt wird; wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials (106) haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.
  2. Verfahren (400) nach Anspruch 1, das weiterhin Folgendes aufweist: Abscheiden des Kapselungsmaterials (106) über einem elektrisch leitenden Abschnitt des Die; Ausbilden einer Öffnung in dem Kapselungsmaterial (106), die mindestens einen Teil des elektrisch leitenden Abschnitts exponiert; und Ausbilden (410) des Metallpads (104) über dem durch das Öffnen in dem Kapselungsmaterial (106) exponierten Teil des elektrisch leitenden Abschnitts.
  3. Verfahren (400) nach Anspruch 1, das weiterhin Folgendes aufweist: Abscheiden des Kapselungsmaterials (106) über einem elektrisch leitenden Kontakt des Die; Ausbilden einer Öffnung in dem Kapselungsmaterial (106), die mindestens einen Teil des elektrisch leitenden Kontakts exponiert; und Ausbilden (410) des Metallpads (104) über dem durch das Öffnen in dem Kapselungsmaterial (106) exponierten Teil des elektrisch leitenden Kontakts.
  4. Verfahren (400) nach Anspruch 3, wobei das Abscheiden des Kapselungsmaterials (106) über dem elektrisch leitenden Kontakt des Die das Abscheiden von Kapselungsmaterial (106) über einer elektrisch leitenden Umverdrahtungsschicht des Die aufweist.
  5. Verfahren (400) nach einem der Ansprüche 1 bis 4, das weiterhin Folgendes aufweist: Abscheiden des Kapselungsmaterials (106) über einen elektrisch leitenden Kontakt umfassenden Die; selektives Entfernen eines Abschnitts des Kapselungsmaterials (106), um mindestens einen Teil des elektrisch leitenden Kontakts zu exponieren; und Ausbilden des Metallpads (104) über dem durch das selektive Entfernen des Abschnitts des Kapselungsmaterials (106) exponierten Teil des elektrisch leitenden Kontakts.
  6. Verfahren (400) nach einem der Ansprüche 1 bis 5, das weiterhin Folgendes aufweist: Abscheiden von Passivierungsmaterial über dem einen elektrisch leitenden Kontakt umfassenden Die; Abscheiden des Kapselungsmaterials (106) über dem Passivierungsmaterial; selektives Entfernen eines Abschnitts des Passivierungsmaterials und des Kapselungsmaterials (106), um mindestens einen Teil des elektrisch leitenden Kontakts zu exponieren; und Ausbilden des Metallpads (104) über dem durch das selektive Entfernen des Passivierungsmaterials und des Kapselungsmaterials (106) exponierten Teil des elektrisch leitenden Kontakts.
  7. Verfahren (400) nach einem der Ansprüche 1 bis 6, wobei das Ausbilden (410) des Metallpads (104) zwischen dem Kapselungsmaterial (106) des Die ein das Abscheiden des Metallpads (104) zwischen dem Kapselungsmaterial (106) des Die durch mindestens ein Abscheidungsverfahren aus der folgenden Gruppe von Abscheidungsverfahren aufweist, wobei die Gruppe aus stromlosem Plattieren, Elektroplattieren, galvanischer Abscheidung, Sputtern, Aufdampfen besteht.
  8. Verfahren (400) nach einem der Ansprüche 1 bis 7, wobei die Über-Pad-Metallisierung (102) und das Kapselungsmaterial (106) durch den Spalt (112) im Bereich von etwa 10 nm bis etwa 500 nm voneinander getrennt sind.
  9. Verfahren (400) nach einem der Ansprüche 1 bis 8, wobei das zusätzliche Material mindestens ein elektrisch isolierendes Material aus der Gruppe von elektrisch isolierenden Materialien aufweist, wobei die Gruppe von elektrisch isolierenden Materialien aus Epoxid, organischem Polymer, anorganischem Polymer, Polyimid, einem kohlenstoffbasierten Material besteht.
  10. Verfahren (400) nach einem der Ansprüche 1 bis 9, wobei das Ausbilden (420) des zusätzlichen Materials in dem Spalt (112) das Ausbilden des zusätzlichen Materials in dem Spalt (112) durch mindestens ein Abscheidungsverfahren aus der folgenden Gruppe von Abscheidungsverfahren aufweist, wobei die Gruppe aus Sprühen, Abscheidung aus der Dampfphase, Aufschleudern, Tauchbeschichten, chemischer Abscheidung aus der Dampfphase, plasmaunterstützter chemischer Abscheidung aus der Dampfphase, Atomlagenabscheidung, stromlosem Plattieren besteht.
  11. Verfahren (400) nach einem der Ansprüche 1 bis 10, wobei das Ausbilden (420) des zusätzlichen Materials in dem Spalt (112), um mindestens einen Teil des Spalts (112) zu schließen, das mindestens teilweise Füllen des Spalts (112) mit dem zusätzlichen Material aufweist.
  12. Verfahren (400) nach einem der Ansprüche 1 bis 11, wobei das Metallpad eine Dicke im Bereich von etwa 200 nm bis etwa 20 um aufweist.
  13. Verfahren (400) nach einem der Ansprüche 2 bis 12, wobei das Ausbilden der Öffnung in dem Kapselungsmaterial (106), die mindestens den Teil des elektrisch leitenden Abschnitts exponiert, selektives Entfernen des Kapselungsmaterials (106) von dem Teil des elektrisch leitenden Abschnitts, so dass der Teil des elektrisch leitenden Abschnitts von dem Kapselungsmaterial (106) frei ist, aufweist.
  14. Verfahren (400) nach einem der Ansprüche 2 bis 13, wobei das Ausbilden der Öffnung in dem Kapselungsmaterial (106), die mindestens den Teil des elektrisch leitenden Abschnitts exponiert, das Exponieren des Teils des elektrisch leitenden Abschnitts durch Entfernen des Kapselungsmaterials (106) von dem Teil des elektrisch leitenden Abschnitts aufweist.
  15. Verfahren (400) nach einem der Ansprüche 3 bis 14, wobei das Ausbilden der Öffnung in dem Kapselungsmaterial (106), die mindestens den Teil des elektrisch leitenden Kontakts exponiert, selektives Entfernen des Kapselungsmaterials (106) von dem Teil des elektrisch leitenden Kontakts, so dass der Teil des elektrisch leitenden Kontakts von dem Kapselungsmaterial (106) frei ist, aufweist.
  16. Verfahren (400) nach einem der Ansprüche 3 bis 15, wobei das Ausbilden der Öffnung in dem Kapselungsmaterial (106), die mindestens den Teil des elektrisch leitenden Kontakts exponiert, das Exponieren des Teils des elektrisch leitenden Kontakts durch Entfernen des Kapselungsmaterials (106) von dem Teil des elektrisch leitenden Kontakts aufweist.
  17. Verfahren zum Herstellen eines Bondpads eines Chips, wobei das Verfahren Folgendes aufweist: Ausbilden von Kapselungsmaterial (106) über dem einen elektrisch leitenden Kontakt aufweisenden Chip; selektives Entfernen eines Abschnitts des Kapselungsmaterials (106), um mindestens einen Teil des elektrisch leitenden Kontakt zu exponieren; Ausbilden eines Bondpads über dem durch das selektive Entfernen des Abschnitts des Kapselungsmaterials (106) exponierten Teil des elektrisch leitenden Kontakts, indem eine Über-Pad-Metallisierung (102) über einem Teil des elektrisch leitenden Kontakts ausgebildet wird und wobei die Über-Pad-Metallisierung (102) des Bondpads und das Kapselungsmaterial (106) durch einen Spalt (112) voneinander getrennt sind; und Ausbilden zusätzlichen Materials in dem Spalt (112), um mindestens einen Teil des Spalts (112) zu schließen, so dass der elektrisch leitende Kontakt vor einem Angriff und/oder Korrosion abgeschirmt wird; wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials (106) haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.
  18. Die-Anordnung, die Folgendes aufweist: einen Die, der ein zwischen Kapselungsmaterial (106) des Die ausgebildetes Metallpad (104) und eine über einem Teil des Metallpads (104) aufgebrachte Über-Pad-Metallisierung (102) umfasst, wobei die Über-Pad-Metallisierung (102) und das Kapselungsmaterial (106) durch einen Spalt (112) voneinander getrennt sind; und in dem Spalt (112) ausgebildetes zusätzliches Material, um mindestens einen Teil des Spalts (112) zu schließen, so dass das Metallpad (104) vor einem Angriff und/oder Korrosion abgeschirmt wird; wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials (106) haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.
  19. Chipanordnung, die Folgendes aufweist: einen Chip, der einen elektrisch leitenden Kontakt aufweist; Kapselungsmaterial (106), das über dem Chip ausgebildet ist; eine in dem Kapselungsmaterial (106) ausgebildete Öffnung, die mindestens einen Teil des elektrisch leitenden Kontakts exponiert; ein über dem exponierten Teil des elektrisch leitenden Kontakts ausgebildetes Bondpad, wobei das Bondpad eine Über-Pad-Metallisierung (102), die über einem Teil des elektrisch leitenden Kontakts ausgebildet ist, aufweist, und wobei die Über-Pad-Metallisierung (102)des Bondpads und das Kapselungsmaterial (106) durch einen Spalt (112) voneinander getrennt sind; und zusätzliches Material in dem Spalt (112), um mindestens einen Teil des Spalts (112) zu schließen, so dass der elektrisch leitende Kontakt vor einem Angriff und/oder Korrosion abgeschirmt wird; wobei das zusätzliche Material an einer oder mehreren Seitenwänden des Kapselungsmaterials (106) haftet, und wobei das zusätzliche Material elektrisch isolierendes Material ist.
DE102013108704.3A 2012-08-21 2013-08-12 Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung Active DE102013108704B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/590,218 2012-08-21
US13/590,218 US8765531B2 (en) 2012-08-21 2012-08-21 Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement

Publications (2)

Publication Number Publication Date
DE102013108704A1 DE102013108704A1 (de) 2014-02-27
DE102013108704B4 true DE102013108704B4 (de) 2023-05-17

Family

ID=50069701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013108704.3A Active DE102013108704B4 (de) 2012-08-21 2013-08-12 Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung

Country Status (3)

Country Link
US (1) US8765531B2 (de)
CN (1) CN103632985B (de)
DE (1) DE102013108704B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140242777A1 (en) * 2013-02-26 2014-08-28 Varughese Mathew Method for Bonding Semiconductor Devices
US9941244B2 (en) * 2013-12-09 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Protective layer for contact pads in fan-out interconnect structure and method of forming same
US9472515B2 (en) 2014-03-11 2016-10-18 Intel Corporation Integrated circuit package
TWI551199B (zh) * 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
EP3037810B1 (de) * 2014-12-23 2017-10-25 EM Microelectronic-Marin SA Verbesserter feuchtigkeitssensor
CN107204294A (zh) * 2016-03-18 2017-09-26 联芯科技有限公司 一种倒装焊芯片的制作方法及裸芯片组件
JP6562467B2 (ja) * 2016-06-21 2019-08-21 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
GB2557614A (en) 2016-12-12 2018-06-27 Infineon Technologies Austria Ag Semiconductor device, electronic component and method
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11501979B1 (en) 2021-06-17 2022-11-15 Infineon Technologies Austria Ag Semiconductor device and method of producing a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110198751A1 (en) 2010-02-12 2011-08-18 Varughese Mathew Bond pad with multiple layer over pad metallization and method of formation
US20110272819A1 (en) 2010-05-07 2011-11-10 Samsung Electronics Co., Ltd. Wafer level package and methods of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5769761A (en) * 1980-10-17 1982-04-28 Citizen Watch Co Ltd Manufacture of semiconductor device
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
JP3886712B2 (ja) * 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
CN102237330B (zh) * 2010-05-07 2015-08-05 三星电子株式会社 晶片级封装
US8642384B2 (en) * 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110198751A1 (en) 2010-02-12 2011-08-18 Varughese Mathew Bond pad with multiple layer over pad metallization and method of formation
US20110272819A1 (en) 2010-05-07 2011-11-10 Samsung Electronics Co., Ltd. Wafer level package and methods of fabricating the same

Also Published As

Publication number Publication date
CN103632985B (zh) 2017-04-12
CN103632985A (zh) 2014-03-12
DE102013108704A1 (de) 2014-02-27
US20140054800A1 (en) 2014-02-27
US8765531B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
US8110505B2 (en) Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
US4182781A (en) Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
KR100313706B1 (ko) 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
DE102008038815B4 (de) Integrierte Schaltung mit einer Parylen-Materialschicht und Verfahren zu deren Herstellung
DE102013111452B4 (de) Halbleitervorrichtungen und Halbleiterverarbeitungsverfahren
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102019129834B4 (de) Integriertes schaltungs-package und verfahren
DE102014114004B4 (de) Metallumverdrahtungsschicht für geformte Substrate
DE102013106378B4 (de) Verfahren zur herstellung eines chipgehäuses
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
CN109755137A (zh) 半导体装置以及半导体装置的制造方法
CN211879377U (zh) 器件
DE102020115288A1 (de) Halbleitervorrichtungen und herstellungsverfahren
US10217687B2 (en) Semiconductor device and manufacturing method thereof
DE102008039939B4 (de) Integriertes Schaltungsbauelement mit einer aus der Gasphase abgeschiedenen Isolationsschicht und Verfahren zu seiner Herstellung
US11410947B2 (en) Brass-coated metals in flip-chip redistribution layers
US7172966B2 (en) Method for fabricating metallic interconnects on electronic components
DE102004058413A1 (de) Chipgroße Packungsstruktur und Verfahren hierfür
US20210028060A1 (en) Contact fabrication to mitigate undercut
US20240006351A1 (en) Selective plating for packaged semiconductor devices

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative